顯示器裝置的制造方法
【專利摘要】一種顯示器裝置，包括柵極驅(qū)動(dòng)電路，該柵極驅(qū)動(dòng)電路包括多個(gè)串接的移位寄存器。至少一移位寄存器包括一驅(qū)動(dòng)電路以及一輸出電路。驅(qū)動(dòng)電路具有一輸入信號(hào)與一第一時(shí)鐘信號(hào)及一第一輸出端產(chǎn)生一第一輸出信號(hào)。輸出電路與驅(qū)動(dòng)電路耦接于第一輸出端，根據(jù)第一輸出信號(hào)于一第二輸出端產(chǎn)生一柵極驅(qū)動(dòng)信號(hào)。柵極驅(qū)動(dòng)信號(hào)與第一輸出信號(hào)具有相同的波形，并且輸出電路的高電壓電平與低電壓電平分別接至一高操作電壓與一低操作電壓。輸出電路包括耦接于高操作電壓與第二輸出端之間的第一輸出晶體管以及耦接于低操作電壓與第二輸出端之間的第二輸出晶體管。
【專利說明】
曰f哭駐罷 業(yè)不m衣直
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種雙向移位寄存器。
【背景技術(shù)】
[0002]移位寄存器(shift register)被廣泛應(yīng)用于數(shù)據(jù)驅(qū)動(dòng)電路與柵極驅(qū)動(dòng)電路，用以分別控制各數(shù)據(jù)線采樣數(shù)據(jù)信號(hào)的時(shí)序，以及為各柵極線產(chǎn)生掃描信號(hào)的時(shí)序。在數(shù)據(jù)驅(qū)動(dòng)電路中，移位寄存器用以輸出一選取信號(hào)至各數(shù)據(jù)線，使得圖像圖像數(shù)據(jù)可依序被寫入各數(shù)據(jù)線。另一方面，在柵極驅(qū)動(dòng)電路中，移位寄存器用以產(chǎn)生一掃描信號(hào)至各柵極線，用以依序?qū)⒐?yīng)至各數(shù)據(jù)線的圖像信號(hào)寫入一像素矩陣的像素。
[0003]傳統(tǒng)移位寄存器僅能以單一掃描順序產(chǎn)生采樣信號(hào)或掃描信號(hào)。然而，單一掃描順序已無法滿足現(xiàn)今圖像顯示系統(tǒng)產(chǎn)品的需求了。例如，一些數(shù)字相機(jī)的顯示屏幕可根據(jù)相機(jī)的擺放角度而被旋轉(zhuǎn)。此外，一些圖像顯示系統(tǒng)可包括旋轉(zhuǎn)屏幕的功能。因此，需要一種全新的雙向移位寄存器架構(gòu)，其可以不同掃描順序產(chǎn)生輸出信號(hào)，并且相較于傳統(tǒng)移位寄存器，可有效降低功耗且輸出信號(hào)可具有更強(qiáng)的驅(qū)動(dòng)能力。

【發(fā)明內(nèi)容】

[0004]本發(fā)明公開一種顯示器裝置包括一柵極驅(qū)動(dòng)電路，包括多個(gè)串接的移位寄存器。至少一移位寄存器包括一驅(qū)動(dòng)電路以及一輸出電路。驅(qū)動(dòng)電路具有一輸入信號(hào)與一第一時(shí)鐘信號(hào)及一第一輸出端產(chǎn)生一第一輸出信號(hào)。輸出電路與驅(qū)動(dòng)電路親接于第一輸出端，根據(jù)第一輸出信號(hào)在一第二輸出端產(chǎn)生一柵極驅(qū)動(dòng)信號(hào)。柵極驅(qū)動(dòng)信號(hào)與第一輸出信號(hào)具有相同的波形，并且輸出電路的高電壓電平與低電壓電平分別接至一高操作電壓與一低操作電壓。輸出電路包括耦接于高操作電壓與第二輸出端之間的第一輸出晶體管以及耦接于低操作電壓與第二輸出端之間的第二輸出晶體管。
[0005]本發(fā)明還提出一種顯示器裝置包括一柵極驅(qū)動(dòng)電路，包括多個(gè)串接的移位寄存器。至少一移位寄存器包括一驅(qū)動(dòng)電路，具有一輸入信號(hào)與一第一時(shí)鐘信號(hào)及一第一輸出端產(chǎn)生一第一輸出信號(hào)。該驅(qū)動(dòng)電路包括親接于該第一時(shí)鐘信號(hào)與該第一輸出端之間的一第一驅(qū)動(dòng)晶體管以及耦接于該第一輸出端與一高操作電壓之間的一第二驅(qū)動(dòng)晶體管。一輸出電路與該驅(qū)動(dòng)電路親接于該第一輸出端，具有一第二輸出端輸出一柵極驅(qū)動(dòng)信號(hào)，該輸出電路包括一第一輸出晶體管以及一第二輸出晶體管，該第一輸出晶體管與該第二輸出晶體管串聯(lián)耦接于該高操作電壓與一低操作電壓之間。
【附圖說明】
[0006]圖1是顯示根據(jù)本發(fā)明的一實(shí)施例所述的顯示器裝置方塊圖。
[0007]圖2是顯示時(shí)鐘信號(hào)波形范例圖。
[0008]圖3是顯示根據(jù)本發(fā)明的一實(shí)施例所述的雙向移位寄存器電路方塊圖。
[0009]圖4是顯示根據(jù)本發(fā)明的一實(shí)施例所述的移位寄存器方塊圖。
[0010]圖5是顯示根據(jù)本發(fā)明的一實(shí)施例所述的移位寄存器電路圖。
[0011]圖6是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的移位寄存器電路圖。
[0012]圖7A是顯示根據(jù)本發(fā)明的一實(shí)施例所述的在正向掃描時(shí)控制信號(hào)。
[0013]圖7B是顯示根據(jù)本發(fā)明的一實(shí)施例所述的在正向掃描時(shí)移位寄存器信號(hào)的波形圖。
[0014]圖8A是顯示根據(jù)本發(fā)明的一實(shí)施例所述的在反向掃描時(shí)控制信號(hào)、起始脈沖與時(shí)鐘信號(hào)的波形圖。
[0015]圖SB是顯示根據(jù)本發(fā)明的一實(shí)施例所述的在反向掃描時(shí)移位寄存器信號(hào)的波形圖。
[0016]圖9A是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的在正向掃描時(shí)控制信號(hào)。
[0017]圖9B是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的在正向掃描時(shí)移位寄存器信號(hào)的波形圖。
[0018]圖1OA是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的在反向掃描時(shí)控制信號(hào)、起始脈沖與時(shí)鐘信號(hào)的波形圖。
[0019]圖1OB是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的在反向掃描時(shí)移位寄存器信號(hào)的波形圖。
[0020]【符號(hào)說明】
[0021]100?顯示器裝置；
[0022]101?顯示器面板；
[0023]102?輸入單元；
[0024]110?柵極驅(qū)動(dòng)電路；
[0025]120?數(shù)據(jù)驅(qū)動(dòng)電路；
[0026]130?像素矩陣；
[0027]140?控制芯片；
[0028]201、202 ?波形；
[0029]300?雙向移位寄存器電路；
[0030]400、500、600、SR(I)、SR(2)、SR(3)、SR(4)、SR(M)?移位寄存器；
[0031]410、510、610 ?驅(qū)動(dòng)電路；
[0032]420、520、620 ?輸出電路；
[0033]421?上拉電路；
[0034]422?下拉電路；
[0035]423?緩沖電路；
[0036]BCSV、CSV?控制信號(hào)；
[0037]Cl、C2 ?電容；
[0038]CLKl?第一時(shí)鐘輸入端；
[0039]CLK2?第二時(shí)鐘輸入端；
[0040]CKVl、CKV2、CKV3、CKVn、CKVm ?時(shí)鐘信號(hào)；
[0041]G⑴、G⑵、G⑶、G(4)、G(M)?柵極驅(qū)動(dòng)信號(hào)；
[0042]G(OUT)?第二輸出端；
[0043]INl?第一輸入端；
[0044]IN2?第二輸入端；
[0045]MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10、MN11、MN12、MN13、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13 ?晶體管；
[0046]N、N_next、N_prev ?第一輸出端；
[0047]N1、N2、N3、N、N5 ?控制節(jié)點(diǎn)；
[0048]Phase_l ?第一階段；
[0049]Phase_2 ?第二階段；
[0050]Phase_3?第三階段；
[0051]STV?起始脈沖；
[0052]Tfl、Tf2?下降時(shí)間；
[0053]VL?低操作電壓；
[0054]VL2、VL3 ?低電壓；
[0055]VH?高操作電壓；
[0056]VH2、VH3 ?高電壓。
【具體實(shí)施方式】
[0057]為使本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明。
[0058]圖1是顯示根據(jù)本發(fā)明的一實(shí)施例所述的顯示器裝置方塊圖。如圖所示，顯示器裝置100可包括一顯示器面板101、一數(shù)據(jù)驅(qū)動(dòng)電路120與一控制芯片140，其中顯示器面板101包括一柵極驅(qū)動(dòng)電路110及一像素矩陣130。柵極驅(qū)動(dòng)電路110用以產(chǎn)生多個(gè)柵極驅(qū)動(dòng)信號(hào)以驅(qū)動(dòng)像素矩陣130的多個(gè)像素。數(shù)據(jù)驅(qū)動(dòng)電路120用以產(chǎn)生多個(gè)數(shù)據(jù)驅(qū)動(dòng)信號(hào)以提供圖像數(shù)據(jù)至像素矩陣130的多個(gè)像素?？刂菩酒?40用以產(chǎn)生多個(gè)時(shí)序信號(hào)，包括時(shí)鐘信號(hào)、重置信號(hào)與起始脈沖等。
[0059]此外，顯示器裝置100可進(jìn)一步包括一輸入單元102。輸入單元102用于接收圖像信號(hào)，以控制顯示器面板101顯示圖像。根據(jù)本發(fā)明的實(shí)施例，顯示器裝置100可應(yīng)用于一電子裝置中，其中電子裝置有多種實(shí)施方式，包括:一移動(dòng)電話、一數(shù)字相機(jī)、一個(gè)人數(shù)字助理、一移動(dòng)計(jì)算機(jī)、一桌上型計(jì)算機(jī)、一電視機(jī)、一汽車用顯示器、一便攜式光盤撥放器、或任何包括圖像顯示功能的裝置。
[0060]根據(jù)本發(fā)明的一實(shí)施例，柵極驅(qū)動(dòng)電路110可被設(shè)計(jì)為單邊驅(qū)動(dòng)的柵極驅(qū)動(dòng)電路，并且被設(shè)置于像素矩陣130的一側(cè)，或者可被設(shè)計(jì)為雙邊驅(qū)動(dòng)的柵極驅(qū)動(dòng)電路，并且被設(shè)置在像素矩陣130的兩側(cè)，而本發(fā)明并不限于任一種實(shí)施方式。此外，雖然在圖1中，柵極驅(qū)動(dòng)電路110被設(shè)置在顯示器面板101上，但本發(fā)明并不限于此。在本發(fā)明的其他實(shí)施例中，柵極驅(qū)動(dòng)電路110也可不被設(shè)置在顯示器面板101上。
[0061]此外，根據(jù)本發(fā)明的一實(shí)施例，依據(jù)單邊驅(qū)動(dòng)或雙邊驅(qū)動(dòng)的設(shè)計(jì)，柵極驅(qū)動(dòng)電路110可包括一或多個(gè)移位寄存器電路，所述的移位寄存器電路為雙向移位寄存器電路，用以支持兩種不同掃描方向(正向掃描與反向掃描)的運(yùn)作。在本發(fā)明的實(shí)施例中，雙向移位寄存器電路可包括多個(gè)串接的移位寄存器(Shift Register，縮寫為SR)，其各級(jí)移位寄存器可依序產(chǎn)生一柵極驅(qū)動(dòng)信號(hào)至各柵極線，用以驅(qū)動(dòng)各柵極線上的像素。舉例而言，當(dāng)雙向移位寄存器電路操作在正向掃描時(shí)，各級(jí)移位寄存器以一第一順序(例如，SR(I)?SR(M)，其中M代表移位寄存器的數(shù)量，并且M為一正整數(shù))依序輸出對(duì)應(yīng)的柵極驅(qū)動(dòng)信號(hào)，而當(dāng)雙向移位寄存器電路操作在反向掃描時(shí)，各級(jí)移位寄存器以一第二順序(例如，SR(M)?SR(I))依序輸出對(duì)應(yīng)的柵極驅(qū)動(dòng)信號(hào)。
[0062]—般而言，當(dāng)顯示器面板的解析度增加時(shí)，所需的移位寄存器數(shù)量也必須隨著增加。然而，一旦移位寄存器數(shù)量增加，對(duì)于供應(yīng)至移位寄存器電路的時(shí)鐘信號(hào)而言，所承受的負(fù)載也會(huì)隨之增加，造成遠(yuǎn)端移位寄存器接收到的時(shí)鐘信號(hào)較容易有波形失真的情況。
[0063]圖2是顯示時(shí)鐘信號(hào)波形范例圖。波形201代表近端移位寄存器所接收到的時(shí)鐘信號(hào)波形，波形202代表遠(yuǎn)端移位寄存器所接收到的時(shí)鐘信號(hào)波形，在此，所述的近端與遠(yuǎn)端代表移位寄存器與提供時(shí)鐘信號(hào)的控制芯片的相對(duì)距離。由圖中可以看出，遠(yuǎn)端移位寄存器所接收到的時(shí)鐘信號(hào)的脈沖之下降時(shí)間(falling time)Tf2遠(yuǎn)比近端移位寄存器所接收到的時(shí)鐘信號(hào)的脈沖的下降時(shí)間Tfl來得長。然而，在時(shí)鐘信號(hào)的脈沖寬度具有多個(gè)水平時(shí)間(horizontal time)的設(shè)計(jì)中，時(shí)鐘信號(hào)的下降沿為讀取圖像數(shù)據(jù)的重要時(shí)間點(diǎn)，因此，時(shí)鐘信號(hào)的脈沖的下降時(shí)間必須要越短越好。
[0064]如此一來，于傳統(tǒng)技術(shù)中用以輸出時(shí)鐘信號(hào)的一脈沖作為柵極驅(qū)動(dòng)信號(hào)的柵極脈沖的晶體管(例如，第5、6圖的實(shí)施例中所示的晶體管MP1、麗I)的尺寸無法被縮小，以避免延長柵極脈沖的下降時(shí)間。然而，大尺寸的晶體管造成電路面積無法有效縮減，且具有較高的功率耗損。有鑒于此，本發(fā)明提出一種可-縮小晶體管尺寸并且降低功耗的雙向移位寄存器。以下段落將做更詳細(xì)的介紹。
[0065]圖3是顯示根據(jù)本發(fā)明的一實(shí)施例所述的雙向移位寄存器電路方塊圖。如圖所示，雙向移位寄存器電路300可包括多個(gè)串接的移位寄存器SR(I)?SR(M)。各移位寄存器可至少包括第一輸入端IN1、第二輸入端IN2、第一輸出端N、第二輸出端G(OUT)、第一時(shí)鐘輸入端CLKl與第二時(shí)鐘輸入端CLK2。第一級(jí)移位寄存器SR(I)在第一輸入端INl接收起始脈沖STV作為第一輸入信號(hào)，其他級(jí)移位寄存器SR(2)?SR(M)分別在第一輸入端INl接收前一級(jí)移位寄存器SR(I)?SR(M-1)于第一輸出端N所輸出的第一輸出信號(hào)作為第一輸入信號(hào)。最后一級(jí)移位寄存器SR(M)在第二輸入端IN2接收起始脈沖STV作為第二輸入信號(hào)，其他級(jí)移位寄存器SR(M-1)?SR(I)分別在第二輸入端IN2接收后一級(jí)移位寄存器SR(M)?SR(2)在第一輸出端N所輸出的第一輸出信號(hào)作為第二輸入信號(hào)。
[0066]值得注意的是，在本發(fā)明的實(shí)施例中，由于各移位寄存器由第一輸出端N所輸出的第一輸出信號(hào)與由第二輸出端G(OUT)所輸出的第二輸出信號(hào)具有相同的波形，因此，在本發(fā)明的其他實(shí)施例中，也可設(shè)計(jì)為第一級(jí)移位寄存器SR(I)在第一輸入端INl接收起始脈沖STV作為第一輸入信號(hào)，其他級(jí)移位寄存器SR(2)?SR(M)分別在第一輸入端INl接收前一級(jí)移位寄存器SR(I)?SR(M-1)在第二輸出端G(OUT)所輸出的第二輸出信號(hào)作為第一輸入信號(hào)。最后一級(jí)移位寄存器SR(M)在第二輸入端IN2接收起始脈沖STV作為第二輸入信號(hào)，其他級(jí)移位寄存器SR(M-1)?SR(I)分別于第二輸入端IN2接收后一級(jí)移位寄存器SR(M)?SR(2)在第二輸出端G(OUT)所輸出的第二輸出信號(hào)作為第二輸入信號(hào)。因此，本發(fā)明并不限于圖3所示的內(nèi)容。
[0067]此外，在本發(fā)明的實(shí)施例中，由于第二輸出端G(OUT)所輸出的第二輸出信號(hào)的電壓電平由電壓源所驅(qū)動(dòng)(以下將做更詳細(xì)的介紹)，因而較不會(huì)受到時(shí)鐘信號(hào)的失真(如圖2所示)所影響。因此，在本發(fā)明的實(shí)施例中，各級(jí)移位寄存器在第二輸出端G(OUT)所輸出的第二輸出信號(hào)將提供做為該極所輸出的柵極驅(qū)動(dòng)信號(hào)，例如圖中所示的柵極驅(qū)動(dòng)信號(hào)6(1)、6(2)、6(3)、6(4)..飾)。
[0068]根據(jù)本發(fā)明的一實(shí)施例，各移位寄存器可接收兩個(gè)時(shí)鐘信號(hào)，例如，圖中所示的時(shí)鐘信號(hào)CKVUCKV2與CKV3的其中兩者。如圖3所示，各移位寄存器依循一既定規(guī)律在各時(shí)鐘輸入端接收時(shí)鐘信號(hào)。在本發(fā)明的實(shí)施例中，一時(shí)鐘信號(hào)的一上升沿/下降沿以鄰近次一時(shí)鐘信號(hào)的一下降沿/上升沿為較佳，但本發(fā)明并不限于此。此外，如圖7A與圖9A所示，于正向掃描時(shí)，時(shí)鐘信號(hào)CKVl?CKV3的脈沖依序循環(huán)被產(chǎn)生，并且如圖8A與圖1OA所示，在反向掃描時(shí)，改為時(shí)鐘信號(hào)CKV3?CKVl的脈沖依序循環(huán)被產(chǎn)生。值得注意的是，圖3中所示的時(shí)鐘信號(hào)CKVn與CKVm依循上述既定規(guī)律可以分別是CKV1、CKV2與CKV3的其中一個(gè)。
[0069]此外，根據(jù)本發(fā)明的一實(shí)施例，在正向掃描時(shí)，各級(jí)移位寄存器的運(yùn)作因應(yīng)自第一輸入端INl所接收的第一輸入信號(hào)被啟動(dòng)，并且因應(yīng)自第二時(shí)鐘輸入端CLK2所接收的時(shí)鐘信號(hào)被關(guān)閉。在反向掃描時(shí)，各級(jí)移位寄存器的運(yùn)作因應(yīng)自第二輸入端IN2所接收的第二輸入信號(hào)被啟動(dòng)，并且因應(yīng)自第二時(shí)鐘輸入端CLK2所接收的時(shí)鐘信號(hào)被關(guān)閉。以下段落將更詳細(xì)地介紹本發(fā)明所提出的移位寄存器電路。
[0070]圖4是顯示根據(jù)本發(fā)明的一實(shí)施例所述的移位寄存器方塊圖。根據(jù)本發(fā)明的一實(shí)施例，移位寄存器400可包括驅(qū)動(dòng)電路410與輸出電路420。驅(qū)動(dòng)電路410可以是任一種傳統(tǒng)柵極驅(qū)動(dòng)電路或柵極驅(qū)動(dòng)電路內(nèi)所包含的可用以產(chǎn)生柵極驅(qū)動(dòng)信號(hào)的移位寄存器電路。輸出電路420可包括上拉電路421、下拉電路422與緩沖電路423。
[0071 ] 根據(jù)本發(fā)明的一實(shí)施例，驅(qū)動(dòng)電路410用以根據(jù)輸入信號(hào)(例如，在正向掃描時(shí)的第一輸入信號(hào)或在反向掃描時(shí)的第二輸入信號(hào))與在第一時(shí)鐘輸入端CLKl所接收到的第一時(shí)鐘信號(hào)于第一輸出端N產(chǎn)生第一輸出信號(hào)。驅(qū)動(dòng)電路410與輸出電路420親接于第一輸出端N，用以根據(jù)該第一輸出信號(hào)在第二輸出端G(OUT)產(chǎn)生一第二輸出信號(hào)作為柵極驅(qū)動(dòng)信號(hào)。
[0072]根據(jù)本發(fā)明的一實(shí)施例，緩沖電路423根據(jù)顯示器裝置的高操作電壓VH與低操作電壓VL驅(qū)動(dòng)?xùn)艠O驅(qū)動(dòng)信號(hào)，上拉電路421用以輔助緩沖電路423拉高第二輸出端G(OUT)的電壓電平，下拉電路422用以輔助緩沖電路423拉低第二輸出端G (OUT)的電壓電平。在本發(fā)明的實(shí)施例中，通過輸出電路420，各移位寄存器所產(chǎn)生的柵極驅(qū)動(dòng)信號(hào)并非由時(shí)鐘信號(hào)所驅(qū)動(dòng)，改為由系統(tǒng)的操作電壓所驅(qū)動(dòng)。由于系統(tǒng)的操作電壓具有穩(wěn)定的電壓電平以及較佳的驅(qū)動(dòng)能力，因此可有效解決傳統(tǒng)技術(shù)中因時(shí)鐘信號(hào)的失真而對(duì)柵極驅(qū)動(dòng)信號(hào)所產(chǎn)生的影響，并且可縮小晶體管尺寸與降低功耗。
[0073]圖5是顯示根據(jù)本發(fā)明的一實(shí)施例所述的移位寄存器電路圖。在此實(shí)施例中，移位寄存器500內(nèi)所包含的晶體管均為PMOS晶體管。移位寄存器500可包含驅(qū)動(dòng)電路510與輸出電路520。值得注意的是，驅(qū)動(dòng)電路510可以是任一種傳統(tǒng)柵極驅(qū)動(dòng)電路或柵極驅(qū)動(dòng)電路內(nèi)所包含的可用以產(chǎn)生柵極驅(qū)動(dòng)信號(hào)的移位寄存器電路，因此，圖5所示的驅(qū)動(dòng)電路510僅為本發(fā)明的多種驅(qū)動(dòng)電路實(shí)施例的其中一種，并且本發(fā)明并不限于此。
[0074]根據(jù)本發(fā)明的一實(shí)施例，驅(qū)動(dòng)電路510可包含多個(gè)驅(qū)動(dòng)晶體管MPl?MP8(為簡化說明，以下均簡稱為晶體管)以及電容Cl。晶體管MPl耦接在第一時(shí)鐘輸入端CLKl與第一輸出端N之間，并且具有一控制極耦接至控制節(jié)點(diǎn)NI。晶體管MP2耦接在用以輸出高操作電壓VH的第一電壓源與第一輸出端N之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N3。晶體管MP3耦接在控制節(jié)點(diǎn)NI與用以輸出低操作電壓VL的第二電壓源之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N2。晶體管MP4耦接在控制節(jié)點(diǎn)NI與第一電壓源之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N3。晶體管MP5耦接在控制節(jié)點(diǎn)N3與第二電壓源之間，并且具有一控制極耦接至第二時(shí)鐘輸入端CLK2。晶體管MP6耦接在第一電壓源與控制節(jié)點(diǎn)N3之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N2。晶體管MP7耦接在控制節(jié)點(diǎn)N2與第二輸入端IN2之間，并且具有一控制極接收控制信號(hào)CSV。晶體管MP8耦接于控制節(jié)點(diǎn)N2與第一輸入端INl之間，并且具有一控制極接收控制信號(hào)BCSV。電容Cl耦接在控制節(jié)點(diǎn)NI與第一輸出端N之間。
[0075]輸出電路520可包含多個(gè)輸出晶體管MP9?MP13(為簡化說明，以下均簡稱為晶體管)。晶體管MP9耦接于第一輸出端N與控制節(jié)點(diǎn)N4之間，并且具有一控制極耦接至第二電壓源。晶體管MPlO耦接在第二輸出端G(OUT)與第二電壓源之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N4。晶體管MPl I耦接在第一電壓源與控制節(jié)點(diǎn)N5之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N4。晶體管MP12耦接在第一電壓源與第二輸出端G(OUT)之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N5。晶體管MP13耦接在控制節(jié)點(diǎn)N5與第二電壓源之間，并且具有一控制極耦接至第二時(shí)鐘輸入端CLK2。電容C2耦接在控制節(jié)點(diǎn)N4與第二輸出端G (OUT)之間。
[0076]圖6是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的移位寄存器電路圖。在此實(shí)施例中，移位寄存器600內(nèi)所包含的晶體管均為NMOS晶體管。移位寄存器600可包含驅(qū)動(dòng)電路610與輸出電路620。值得注意的是，驅(qū)動(dòng)電路610可以是任一種傳統(tǒng)柵極驅(qū)動(dòng)電路或柵極驅(qū)動(dòng)電路內(nèi)所包含的可用以產(chǎn)生柵極驅(qū)動(dòng)信號(hào)的移位寄存器電路，因此，圖6所示的驅(qū)動(dòng)電路610僅為本發(fā)明的多種驅(qū)動(dòng)電路實(shí)施例的其中一種，并且本發(fā)明并不限于此。
[0077]根據(jù)本發(fā)明的一實(shí)施例，驅(qū)動(dòng)電路610可包含多個(gè)驅(qū)動(dòng)晶體管麗I?MN8(為簡化說明，以下均簡稱為晶體管)以及電容Cl。晶體管MNl耦接在第一時(shí)鐘輸入端CLKl與第一輸出端N之間，并且具有一控制極耦接至控制節(jié)點(diǎn)NI。晶體管MN2耦接在用以輸出低操作電壓VL的第二電壓源與第一輸出端N之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N3。晶體管MN3耦接在控制節(jié)點(diǎn)NI與用以輸出高操作電壓VH的第一電壓源之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N2。晶體管MN4耦接在控制節(jié)點(diǎn)NI與第二電壓源之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N3。晶體管MN5耦接在控制節(jié)點(diǎn)N3與第一電壓源之間，并且具有一控制極耦接至第二時(shí)鐘輸入端CLK2。晶體管MN6耦接在第二電壓源與控制節(jié)點(diǎn)N3之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N2。晶體管MN7耦接在控制節(jié)點(diǎn)N2與第一輸入端INl之間，并且具有一控制極接收控制信號(hào)BCSV。晶體管MN8耦接在控制節(jié)點(diǎn)N2與第二輸入端IN2之間，并且具有一控制極接收控制信號(hào)CSV。電容Cl耦接在控制節(jié)點(diǎn)NI與第一輸出端N之間。
[0078]輸出電路620可包含多個(gè)輸出晶體管MN9?麗13(為簡化說明，以下均簡稱為晶體管)。晶體管MN9耦接在第一輸出端N與控制節(jié)點(diǎn)N4之間，并且具有一控制極耦接至第一電壓源。晶體管MNlO耦接在第二輸出端G(OUT)與第一電壓源之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N4。晶體管MNl I耦接在第二電壓源與控制節(jié)點(diǎn)N5之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N4。晶體管MN12耦接在第二電壓源與第二輸出端G(OUT)之間，并且具有一控制極耦接至控制節(jié)點(diǎn)N5。晶體管MN13耦接在控制節(jié)點(diǎn)N5與第一電壓源之間，并且具有一控制極耦接至第二時(shí)鐘輸入端CLK2。電容C2耦接在控制節(jié)點(diǎn)N4與第二輸出端G (OUT)之間。
[0079]圖7A是顯示根據(jù)本發(fā)明的一實(shí)施例所述的在正向掃描時(shí)控制信號(hào)、起始脈沖與時(shí)鐘信號(hào)的波形圖。圖7B是顯示根據(jù)本發(fā)明的一實(shí)施例所述的在正向掃描時(shí)移位寄存器信號(hào)的波形圖。圖7A與圖7B所顯示的波形圖是對(duì)應(yīng)于圖5所示的全PMOS晶體管的移位寄存器500操作在正向掃描時(shí)所對(duì)應(yīng)的信號(hào)波形圖。結(jié)合圖5所示的移位寄存器電路圖以及第7A、7B圖所示的波形圖，以下將針對(duì)本申請所提出的移位寄存器電路的運(yùn)作做更詳細(xì)的介紹。
[0080]在初始狀態(tài)，控制節(jié)點(diǎn)N5的電壓電平被重置為具有低操作電壓VL的一電壓電平，用以導(dǎo)通晶體管MP12，使得第二輸出端G (OUT的一電壓通過晶體管MP12被充電至高電壓電平VH0
[0081]在第一階段Phase_l，輸入信號(hào)的脈沖(例如，圖中所示的起始脈沖STV，或前一級(jí)移位寄存器所輸出的第一輸出信號(hào)或第二輸出信號(hào)的脈沖)抵達(dá)，拉低控制節(jié)點(diǎn)N2的一電壓電平，進(jìn)而導(dǎo)通晶體管MP3與MP6。此時(shí)，控制節(jié)點(diǎn)N3的電壓會(huì)通過晶體管MP6被拉高至高電壓電平VH，因此關(guān)閉了 MP4與MP2，控制節(jié)點(diǎn)NI的電壓會(huì)通過晶體管MP3被拉低至低電壓電平VL。晶體管MPl會(huì)因應(yīng)控制節(jié)點(diǎn)NI的低電壓電平被導(dǎo)通，使得第一輸出端N將第一時(shí)鐘輸入端CLKl所接收到的時(shí)鐘信號(hào)(例如，圖中所示的時(shí)鐘信號(hào)CKV1)輸出作為第一輸出信號(hào)。此時(shí)，由于時(shí)鐘信號(hào)CKVl的脈沖尚未抵達(dá)，具有高電壓電平，因此，第一輸出端N同樣具有高電壓電平。因第一輸出端N具有高電壓電平，因此晶體管MP9會(huì)被導(dǎo)通，進(jìn)而拉高控制節(jié)點(diǎn)N4的電壓電平，此時(shí)晶體管MPlO與MPll不會(huì)被導(dǎo)通。此外，由于此時(shí)控制節(jié)點(diǎn)NI具有低電壓電平而第一輸出端N具有高電壓電平，因此，耦接于第一輸出端N與控制節(jié)點(diǎn)NI之間的電容Cl將存儲(chǔ)一既定壓差。
[0082]在第二階段Phase_2，時(shí)鐘信號(hào)CKVl的脈沖抵達(dá)，第一輸出端N的電壓電平同時(shí)被拉低。此時(shí)，由于電容Cl存儲(chǔ)一既定壓差，控制節(jié)點(diǎn)NI的電壓會(huì)進(jìn)一步被拉得更低，例如，圖中所示的低電壓VL2，使得晶體管MPl可完全被導(dǎo)通，用以將時(shí)鐘信號(hào)CKVl的脈沖完全輸出至第一輸出端N作為第一輸出信號(hào)。此外，在第一輸出端N的電壓電平被拉低的過程中，晶體管MP9會(huì)先被導(dǎo)通，再被關(guān)閉(因晶體管MP9的源極與柵極壓差Vsg變化)。在晶體管MM被導(dǎo)通的區(qū)間，控制節(jié)點(diǎn)N4的電壓電平會(huì)隨著第一輸出端N的電壓電平被拉低而同時(shí)被拉低，進(jìn)而導(dǎo)通晶體管MPlO與MP11。由于第一輸出端N的電壓電平先被拉低，控制節(jié)點(diǎn)N4的電壓電平后被拉低，使得耦接在第一輸出端N與控制節(jié)點(diǎn)N4之間的電容C2將存儲(chǔ)另一既定壓差，并且此既定壓差會(huì)將控制節(jié)點(diǎn)N4的電壓會(huì)進(jìn)一步拉得更低，例如，圖中所示的低電壓VL3。根據(jù)本發(fā)明的一實(shí)施例，低電壓VL2與VL3的關(guān)系為:VL2〈VL3〈=VL-Vt，其中Vt為晶體管的臨界電壓。
[0083]此外，由于晶體管MPlO與MPll因應(yīng)控制節(jié)點(diǎn)N4的低電壓電平被導(dǎo)通，使得第二輸出端G(OUT)的電壓通過晶體管MPlO被放電至低電壓電平VL，并且控制節(jié)點(diǎn)N5的電壓會(huì)通過晶體管MPll被拉高至高電壓電平VH，進(jìn)而關(guān)閉晶體管MP12。
[0084]在第三階段Phase_3，時(shí)鐘信號(hào)CKV2的脈沖抵達(dá)，導(dǎo)通晶體管MP5與MP13，進(jìn)而拉低控制節(jié)點(diǎn)N3與N5的電壓。此時(shí)晶體管MP2與MP4會(huì)被導(dǎo)通，使得第一輸出端N與控制節(jié)點(diǎn)NI的電壓電平被拉高至高電壓電平VH。因第一輸出端N具有高電壓電平，因此晶體管MP9會(huì)被導(dǎo)通，進(jìn)而拉高控制節(jié)點(diǎn)N4的電壓電平，此時(shí)晶體管MPlO與MPll會(huì)被關(guān)閉。此夕卜，此時(shí)控制節(jié)點(diǎn)N5的低電壓電平VL會(huì)導(dǎo)通晶體管MP12，使得第二輸出端G(OUT)的電壓通過晶體管MP12被充電至高電壓電平VH。此外，此時(shí)下一級(jí)移位寄存器的第一輸出端N_next也會(huì)因應(yīng)時(shí)鐘信號(hào)CKV2的脈沖抵達(dá)而輸出對(duì)應(yīng)的一柵極脈沖。
[0085]值得注意的是，在本發(fā)明的實(shí)施例中，通過晶體管MPlO與MP12，第二輸出端G (OUT)所輸出的柵極驅(qū)動(dòng)信號(hào)的高低電壓電平分別是由高電壓電平VH與低電壓電平VL所驅(qū)動(dòng)。因此可有效解決傳統(tǒng)技術(shù)中因時(shí)鐘信號(hào)的失真而對(duì)柵極驅(qū)動(dòng)信號(hào)所產(chǎn)生的影響，并且可縮小晶體管(例如，晶體管MPl)的尺寸與降低功耗。此外，在本發(fā)明的實(shí)施例中，由于各移位寄存器由第一輸出端N所輸出的第一輸出信號(hào)與由第二輸出端G (OUT)所輸出的第二輸出信號(hào)(即，柵極驅(qū)動(dòng)信號(hào))具有相同的波形，因此，第一輸出信號(hào)與柵極驅(qū)動(dòng)信號(hào)的任何一個(gè)皆可被提供至前一級(jí)與下一級(jí)移位寄存器，用以作為至前一級(jí)以及下一級(jí)移位寄存器的第一與第二輸入信號(hào)。
[0086]圖8A是顯示根據(jù)本發(fā)明的一實(shí)施例所述的在反向掃描時(shí)控制信號(hào)、起始脈沖與時(shí)鐘信號(hào)的波形圖。圖SB是顯示根據(jù)本發(fā)明的一實(shí)施例所述的在反向掃描時(shí)移位寄存器信號(hào)的波形圖。圖8A與圖8B所顯示的波形圖是對(duì)應(yīng)于圖5所示的全PMOS晶體管的移位寄存器500操作在反向掃描時(shí)所對(duì)應(yīng)的信號(hào)波形圖。
[0087]由于在本發(fā)明的實(shí)施例中，移位寄存器的掃描順序是利用控制信號(hào)BCSV與CSV的電壓電平以及時(shí)鐘信號(hào)的時(shí)序變化而控制的，因此，移位寄存器500在反向掃描時(shí)的操作大體與正向掃描相同，差別僅在于第三階段Phase_3的時(shí)間區(qū)間較正向掃描長，這是因?yàn)橐莆患拇嫫魉邮盏臅r(shí)鐘信號(hào)的脈沖時(shí)序的關(guān)系。因此，在反向掃描時(shí)，控制節(jié)點(diǎn)N3與N5維持高電壓電平的時(shí)間區(qū)間較正向掃描長，且控制節(jié)點(diǎn)NI維持低電壓電平的時(shí)間區(qū)間較正向掃描長。此外，在第三階段Phase_3，前一級(jí)移位寄存器的第一輸出端N_prev也會(huì)因應(yīng)時(shí)鐘信號(hào)CKV2的脈沖抵達(dá)而輸出對(duì)應(yīng)的一柵極脈沖。
[0088]由于移位寄存器500在反向掃描時(shí)的操作大體與正向掃描相同，因此有關(guān)于圖8A與圖SB的信號(hào)波形圖的介紹，可直接參考圖7A與圖7B的描述做推導(dǎo)，并在此不再贅述。
[0089]圖9A是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的在正向掃描時(shí)控制信號(hào)、起始脈沖與時(shí)鐘信號(hào)的波形圖。圖9B是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的在正向掃描時(shí)移位寄存器信號(hào)的波形圖。圖9A與圖9B所顯示的波形圖是對(duì)應(yīng)于圖6所示的全NMOS晶體管的移位寄存器600操作在正向掃描時(shí)所對(duì)應(yīng)的信號(hào)波形圖。
[0090]圖1OA是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的在反向掃描時(shí)控制信號(hào)、起始脈沖與時(shí)鐘信號(hào)的波形圖。圖1OB是顯示根據(jù)本發(fā)明的另一實(shí)施例所述的在反向掃描時(shí)移位寄存器信號(hào)的波形圖。圖1OA與圖1OB所顯示的波形圖是對(duì)應(yīng)于圖6所示的全NMOS晶體管的移位寄存器600操作在反向掃描時(shí)所對(duì)應(yīng)的信號(hào)波形圖。
[0091]在本發(fā)明的實(shí)施例中，移位寄存器600操作在正向掃描與反向掃描所對(duì)應(yīng)的信號(hào)波形大體與移位寄存器500相同，差別僅在于其所對(duì)應(yīng)的信號(hào)波形的高態(tài)與低態(tài)相反。例如，在第二階段Phase_2，控制節(jié)點(diǎn)NI的電壓會(huì)因電容Cl所存儲(chǔ)的既定壓差進(jìn)一步被推得比高操作電壓VH更高，例如，圖中所示的高電壓VH2，并且控制節(jié)點(diǎn)N4的電壓也會(huì)因電容C2所存儲(chǔ)的既定壓差進(jìn)一步推得比高操作電壓VH更高，例如，圖中所示的高電壓VH3，其中根據(jù)本發(fā)明的一實(shí)施例，高電壓VH2與VH3的關(guān)系為:VH2>VH3> = VH+Vt，其中Vt為晶體管的臨界電壓。
[0092]因此，有關(guān)于圖9A與圖9B以及于圖1OA與圖1OB的信號(hào)波形圖的介紹，可直接參考圖7A與圖7B以及圖8A與圖SB的描述做推導(dǎo)，并在此不再贅述。
[0093]如上述，在本發(fā)明的實(shí)施例中，通過輸出電路，各移位寄存器所產(chǎn)生的柵極驅(qū)動(dòng)信號(hào)并非由時(shí)鐘信號(hào)所驅(qū)動(dòng)，改為由系統(tǒng)的操作電壓VH與VL所驅(qū)動(dòng)。由于系統(tǒng)的操作電壓具有穩(wěn)定的電壓電平以及較佳的驅(qū)動(dòng)能力，因此可有效解決傳統(tǒng)技術(shù)中因時(shí)鐘信號(hào)的失真而對(duì)柵極驅(qū)動(dòng)信號(hào)所產(chǎn)生的影響，并且可縮小晶體管(例如，晶體管MPl)的尺寸與降低功耗。
[0094]權(quán)利要求書中用以修飾元件的“第一”、“第二”等序數(shù)詞的使用本身未暗示任何優(yōu)先權(quán)、優(yōu)先次序、各元件之間的先后次序、或方法所執(zhí)行的步驟的次序，而僅用作標(biāo)識(shí)來區(qū)分具有相同名稱(具有不同序數(shù)詞)的不同元件。
[0095]雖然本發(fā)明已以優(yōu)選實(shí)施例公開如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求書界定范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種顯示器裝置，包括: 柵極驅(qū)動(dòng)電路，包括多個(gè)串接的移位寄存器，其中至少一移位寄存器包括: 驅(qū)動(dòng)電路，具有輸入信號(hào)與第一時(shí)鐘信號(hào)及第一輸出端產(chǎn)生第一輸出信號(hào)；以及輸出電路，與該驅(qū)動(dòng)電路親接在該第一輸出端，根據(jù)該第一輸出信號(hào)在第二輸出端產(chǎn)生柵極驅(qū)動(dòng)信號(hào)， 其中該柵極驅(qū)動(dòng)信號(hào)與該第一輸出信號(hào)具有相同的波形，并且該輸出電路的高電壓電平與低電壓電平分別接至高操作電壓與低操作電壓，并且其中該輸出電路包括: 第一輸出晶體管，耦接在該高操作電壓與該第二輸出端之間；以及 第二輸出晶體管，親接在該低操作電壓與該第二輸出端之間。2.如權(quán)利要求1所述的顯示器裝置，其中該輸出電路還包括: 第三輸出晶體管；以及 第四輸出晶體管，其中該第三輸出晶體管與該第四輸出晶體管串聯(lián)耦接在該高操作電壓與該低操作電壓之間。3.如權(quán)利要求2所述的顯示器裝置，其中該第二輸出晶體管具有第二控制極耦接至第一控制節(jié)點(diǎn)，其中該第一輸出晶體管具有第一控制極耦接至第二控制節(jié)點(diǎn)，其中該第三輸出晶體管具有第三控制極耦接至該第一控制節(jié)點(diǎn)，并且該第三輸出晶體管耦接在該高操作電壓與該第二控制節(jié)點(diǎn)之間，并且該第四輸出晶體管耦接在該第二控制節(jié)點(diǎn)與該低操作電壓之間，并且具有一第四控制極用以接收一第二時(shí)鐘信號(hào)。4.如權(quán)利要求3所述的顯示器裝置，其中該輸出電路還包括: 第五輸出晶體管，耦接在該第一輸出端與該第一控制節(jié)點(diǎn)之間，并且具有第五控制極耦接至該低操作電壓；以及 電容，耦接在該第一控制節(jié)點(diǎn)與該第二輸出端之間。5.如權(quán)利要求1所述的顯示器裝置，其中該驅(qū)動(dòng)電路包括: 第一驅(qū)動(dòng)晶體管，耦接在該第一時(shí)鐘信號(hào)與該第一輸出端之間；以及 第二驅(qū)動(dòng)晶體管，耦接在該第一輸出端與該高操作電壓之間。6.一種顯示器裝置，包括: 柵極驅(qū)動(dòng)電路，包括多個(gè)串接的移位寄存器，其中至少一移位寄存器包括: 驅(qū)動(dòng)電路，具有輸入信號(hào)與第一時(shí)鐘信號(hào)及第一輸出端產(chǎn)生第一輸出信號(hào)，其中該驅(qū)動(dòng)電路包括: 第一驅(qū)動(dòng)晶體管，耦接在該第一時(shí)鐘信號(hào)與該第一輸出端之間；以及第二驅(qū)動(dòng)晶體管，耦接于該第一輸出端與一高操作電壓之間；以及輸出電路，與該驅(qū)動(dòng)電路親接在該第一輸出端，具有第二輸出端輸出一柵極驅(qū)動(dòng)信號(hào)，其中該輸出電路包括: 第一輸出晶體管；以及 第二輸出晶體管， 其中該第一輸出晶體管與該第二輸出晶體管串聯(lián)耦接在該高操作電壓與一低操作電壓之間。7.如權(quán)利要求6所述的顯示器裝置，其中該柵極驅(qū)動(dòng)信號(hào)與該第一輸出信號(hào)具有相同的波形。8.如權(quán)利要求6所述的顯示器裝置，其中該第二輸出晶體管耦接在該低操作電壓與該第二輸出端之間，并且具有第二控制極耦接至第一控制節(jié)點(diǎn)，其中該第一輸出晶體管具有第一控制極耦接至第二控制節(jié)點(diǎn)，其中該輸出電路還包括: 第三輸出晶體管，耦接在該高操作電壓與該第二控制節(jié)點(diǎn)之間，并且具有第三控制極耦接至該第一控制節(jié)點(diǎn)；以及 第四輸出晶體管，耦接在該第二控制節(jié)點(diǎn)與該低操作電壓之間，并且具有第四控制極用以接收第二時(shí)鐘信號(hào)。9.如權(quán)利要求8所述的顯示器裝置，其中該輸出電路還包括: 第五輸出晶體管，耦接在該第一輸出端與該第一控制節(jié)點(diǎn)之間，并且具有第五控制極耦接至該低操作電壓；以及 電容，耦接在該第一控制節(jié)點(diǎn)與該第二輸出端之間。10.如權(quán)利要求9所述的顯示器裝置，其中該第一輸出信號(hào)與該柵極驅(qū)動(dòng)信號(hào)的任何一個(gè)還提供至前一級(jí)與下一級(jí)移位寄存器的至少一個(gè)，用以作為至前一級(jí)和/或下一級(jí)移位寄存器的該輸入信號(hào)。
【文檔編號(hào)】G09G3/20GK106033658SQ201510118765
【公開日】2016年10月19日
【申請日】2015年3月18日
【發(fā)明人】蔡煜生
【申請人】群創(chuàng)光電股份有限公司