移位寄存器單元和顯示裝置的制造方法
【專利摘要】本實用新型提供了一種移位寄存器單元和顯示裝置。所述移位寄存器單元包括：第一上拉節(jié)點控制模塊；輸出模塊以及第一下拉節(jié)點控制模塊所述移位寄存器單元還包括：第二上拉節(jié)點控制模塊，用于當(dāng)所述下拉節(jié)點的電位為高電平時下拉所述上拉節(jié)點的電位；下拉模塊；以及，反向偏置控制模塊，用于在每一顯示周期的反向偏置階段，控制所述第二上拉節(jié)點控制模塊包括的晶體管和/或所述下拉模塊包括的晶體管處于反向偏置狀態(tài)。本實用新型通過反向偏置控制模塊在反向偏置階段控制第二上拉節(jié)點控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態(tài)，對受到應(yīng)力嚴(yán)重的晶體管進(jìn)行反向偏置，降低上述晶體管的閾值漂移。
【專利說明】
移位寄存器單元和顯示裝置
技術(shù)領(lǐng)域
[0001]本實用新型涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元和顯示裝置。
【背景技術(shù)】
[0002]顯示裝置的驅(qū)動器主要包括柵極驅(qū)動電路與數(shù)據(jù)驅(qū)動電路，而柵極驅(qū)動電路主要由多級移位寄存器單元組成，每一級移位寄存器單元均與一根柵線對接，通過移位寄存器單元輸出的柵極驅(qū)動信號，逐行掃描驅(qū)動像素TFT(Thin Film Transistor，薄膜晶體管)。在現(xiàn)有的G0A(Gate On Array，陣列基板行驅(qū)動)設(shè)計中，隨著工作的時間的增長，移位寄存器單元中工作時間長的晶體管的閾值會由于受到Stress(應(yīng)力)影響而產(chǎn)生閾值漂移的現(xiàn)象，導(dǎo)致穩(wěn)定性差。
【實用新型內(nèi)容】
[0003]本實用新型的主要目的是提供一種移位寄存器單元和顯示裝置，以解決現(xiàn)有技術(shù)中移位寄存器中常用的晶體管的閾值漂移的問題。
[0004]為了達(dá)到上述目的，本實用新型提供了一種移位寄存器單元，包括:第一上拉節(jié)點控制模塊，用于在每一顯示周期的輸入階段由輸入端接入的相鄰上一級移位寄存器單元輸出的柵極驅(qū)動信號控制拉高上拉節(jié)點的電位，并通過在每一顯示周期的輸出階段自舉拉高所述上拉節(jié)點的電位，在每一顯示周期的復(fù)位階段由復(fù)位端輸入的相鄰下一級移位寄存器單元輸出的柵極驅(qū)動信號控制拉低所述上拉節(jié)點的電位;輸出模塊，用于在每一顯示周期的輸出階段由所述上拉節(jié)點控制本級柵極驅(qū)動信號輸出端輸出高電平；以及，第一下拉節(jié)點控制模塊，用于當(dāng)所述上拉節(jié)點的電位為高電平時控制下拉節(jié)點的電位為低電平，并在每一顯示周期的輸入階段控制由所述輸入端接入的相鄰上一級移位寄存器單元輸出的柵極驅(qū)動信號控制下拉所述下拉節(jié)點的電位；
[0005]所述移位寄存器單元還包括:
[0006]第二上拉節(jié)點控制模塊，分別與所述下拉節(jié)點和所述上拉節(jié)點連接，用于當(dāng)所述下拉節(jié)點的電位為高電平時下拉所述上拉節(jié)點的電位；
[0007]下拉模塊，分別與所述下拉節(jié)點和所述本級柵極驅(qū)動信號輸出端連接，用于在每一顯示周期的復(fù)位階段通過控制所述下拉節(jié)點的電位為高電平而控制所述本級柵極驅(qū)動信號輸出端輸出低電平，并在每一顯示周期的復(fù)位保持階段通過控制所述下拉節(jié)點的電位而控制所述本級柵極驅(qū)動信號輸出端持續(xù)輸出低電平；以及，
[0008]反向偏置控制模塊，分別與所述第二上拉節(jié)點控制模塊和/或所述下拉模塊連接，用于在每一顯示周期的反向偏置階段，控制所述第二上拉節(jié)點控制模塊包括的晶體管和/或所述下拉模塊包括的晶體管處于反向偏置狀態(tài)。
[0009]實施時，所述移位寄存器單元還包括控制電平端；
[0010]所述反向偏置控制模塊包括:第一晶體管，柵極與所控制電平端連接，第一極與所述下拉節(jié)點連接，第二極接入低電平。
[0011]實施時，所述第二上拉節(jié)點控制模塊包括:第二晶體管，柵極與所述下拉節(jié)點連接，第一極與所述上拉節(jié)點連接，第二極與所述控制電平端連接。
[0012]實施時，所述移位寄存器單元還包括第一偏置控制端和第二偏置控制端；
[0013]所述下拉模塊包括:
[0014]第三晶體管，柵極和第一極都與所述第二偏置控制端連接，第二極與所述下拉節(jié)點連接；
[0015]第四晶體管，柵極與所述第一偏置控制端連接，第一極與所述下拉節(jié)點連接，第二極與所述控制電平端連接;以及，
[0016]第五晶體管，柵極與所述下拉節(jié)點連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極與所述控制電平端連接。
[0017]實施時，在每一顯示周期的輸入階段、輸出階段、復(fù)位階段和復(fù)位保持階段，所述控制電平端輸出低電平，所述第一偏置控制端輸出第一時鐘信號，所述第二偏置控制端輸出第二時鐘信號，所述第一時鐘信號和所述第二時鐘信號反相；
[0018]在每一顯示周期的反向偏置階段，所述控制電平端輸出高電平，所述第一偏置控制端和所述第二偏置控制端都輸出低電平。
[0019]實施時，本實用新型所述的移位寄存器單元還包括:輸出控制模塊，與所述本級柵極驅(qū)動信號輸出端連接，用于在所述反向偏置階段控制所述本級柵極驅(qū)動信號輸出端輸出低電平。
[0020]實施時，所述輸出控制模塊包括:第六晶體管，柵極與時鐘信號輸入端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。
[0021]實施時，所述第一上拉節(jié)點控制模塊包括:
[0022]第七晶體管，柵極和第一極都與所述輸入端連接，第二極與所述上拉節(jié)點連接；
[0023]第八晶體管，柵極與所述復(fù)位端連接，第一極與所述上拉節(jié)點連接，第二極接入低電平；以及，
[0024]存儲電容，第一端與所述上拉節(jié)點連接，第二端與所述本級柵極驅(qū)動信號輸出端連接。
[0025]實施時，所述輸出模塊包括:第九晶體管，柵極與所述上拉節(jié)點連接，第一極與所述第一偏置控制端連接，第二極與所述本級柵極驅(qū)動信號輸出端連接。
[0026]實施時，所述第一下拉節(jié)點控制模塊包括:
[0027]第十晶體管，柵極與所述上拉節(jié)點連接，第一極與所述下拉節(jié)點連接，第二極接入低電平；以及，
[0028]第十一晶體管，柵極與所述輸入端連接，第一極與所述下拉節(jié)點連接，第二極接入低電平。
[0029]實施時，本實用新型所述的移位寄存器單元還包括:
[0030]起始模塊，與起始端連接，并與所述下拉節(jié)點連接，用于在由所述起始端接入的所述起始信號的電位為高電平時控制所述下拉節(jié)點的電位為高電平；
[0031]移位重置模塊，與移位重置端連接，并與所述上拉節(jié)點連接，用于在由所述移位重置端接入的移位重置信號的電位為高電平時控制所述上拉節(jié)點的電位為低電平；以及，
[0032]輸出下拉模塊，用于由所述復(fù)位端輸入的相鄰下一級移位寄存器的柵極驅(qū)動信號輸出端輸出高電平時控制所述本級柵極驅(qū)動信號輸出端輸出低電平。
[0033]實施時，所述起始模塊包括:所述起始模塊包括:第十二晶體管，柵極和第一極都接入所述起始信號，第二極與所述上拉節(jié)點連接；
[0034]所述移位重置模塊包括:第十三晶體管，柵極與所述移位重置端連接，第一極與所述上拉節(jié)點連接，第二極接入低電平；以及，
[0035]所述輸出下拉模塊包括:第十四晶體管，柵極與所述復(fù)位端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。
[0036]本實用新型還提供了一種移位寄存器單元，包括:本級柵極驅(qū)動信號輸出端、第一偏置控制端、第二偏置控制端和控制電平端;所述移位寄存器單元還包括:
[0037]第一晶體管，柵極與所述第一偏置控制端連接，第一極與下拉節(jié)點連接，第二極與所述控制電平端連接；
[0038]第二晶體管，柵極與所述下拉節(jié)點連接，第一極與上拉節(jié)點連接，第二極與所述控制電平端連接；
[0039]第三晶體管，柵極和第一極都與所述第一偏置控制端連接，第二極與所述控制電平端連接；
[0040]第四晶體管，柵極與所述第二偏置控制端連接，第一極與所述上拉節(jié)點連接，第二極與所述控制電平端連接;以及，
[0041]第五晶體管，柵極與所述下拉節(jié)點連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極與所述控制電平端連接。
[0042]實施時，本實用新型所述的移位寄存器單元還包括:第六晶體管，柵極與時鐘信號輸入端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。
[0043]本實用新型還提供了一種顯示裝置，包括柵極驅(qū)動電路；
[0044]所述柵極驅(qū)動電路包括多級上述的移位寄存器單元。
[0045]與現(xiàn)有技術(shù)相比，本實用新型所述的移位寄存器單元和顯示裝置通過反向偏置控制模塊在每一顯示周期的反向偏置階段控制第二上拉節(jié)點控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態(tài)，以對受到stress(應(yīng)力)嚴(yán)重的晶體管進(jìn)行反向偏置，從而達(dá)到降低上述晶體管的閾值漂移，提升信賴性的目的。
【附圖說明】
[0046]圖1是本實用新型實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0047]圖2是本實用新型另一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0048]圖3是本實用新型又一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0049]圖4是本實用新型再一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0050]圖5是本實用新型如圖4所示的移位寄存器單元的工作時序圖；
[0051]圖6是本實用新型所述的移位寄存器單元的一具體實施例的電路圖；
[0052]圖7是本實用新型如圖6所示的移位寄存器單元的具體實施例的工作時序圖；
[0053]圖8是包括多級本實用新型實施例所述的移位寄存器單元的柵極驅(qū)動電路的結(jié)構(gòu)圖；
[0054]圖9是本實用新型如圖8所不的棚.極驅(qū)動電路的工作時序圖；
[0055]圖10是本實用新型所述的柵極驅(qū)動電路的一具體實施例的結(jié)構(gòu)圖。
【具體實施方式】
[0056]下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護(hù)的范圍。
[0057]如圖1所示，本實用新型實施例所述的移位寄存器單元，包括:
[0058]第一上拉節(jié)點控制模塊11，用于在每一顯示周期的輸入階段由輸入端接入的相鄰上一級移位寄存器單元輸出的柵極驅(qū)動信號Gout(n-l)控制拉高上拉節(jié)點PU的電位，并通過在每一顯示周期的輸出階段自舉拉高所述上拉節(jié)點HJ的電位，在每一顯示周期的復(fù)位階段由復(fù)位端輸入的相鄰下一級移位寄存器單元輸出的柵極驅(qū)動信號Gout(n+l)控制拉低所述上拉節(jié)點PU的電位；
[0059]輸出模塊12，用于在每一顯示周期的輸出階段由所述上拉節(jié)點PU控制本級柵極驅(qū)動信號輸出端Gout(n)輸出高電平；以及，
[0060 ]第一下拉節(jié)點控制模塊13，用于當(dāng)所述上拉節(jié)點PU的電位為高電平時控制下拉節(jié)點ro的電位為低電平，并在每一顯示周期的輸入階段控制由所述輸入端接入的相鄰上一級移位寄存器單元輸出的柵極驅(qū)動信號Gout(n-l)控制下拉所述下拉節(jié)點ro的電位；
[0061]本實用新型實施例所述的移位寄存器單元還包括:
[0062]第二上拉節(jié)點控制模塊14，分別與下拉節(jié)點PD和上拉節(jié)點PU連接，用于當(dāng)所述下拉節(jié)點F1D的電位為高電平時下拉所述上拉節(jié)點PU的電位；
[0063]下拉模塊15，分別與下拉節(jié)點ro和本級柵極驅(qū)動信號輸出端Gout(n)連接，用于在每一顯示周期的復(fù)位階段通過控制所述下拉節(jié)點ro的電位為高電平而控制所述本級柵極驅(qū)動信號輸出端Gout(n)輸出低電平，并在每一顯示周期的復(fù)位保持階段通過控制所述下拉節(jié)點ro的電位而控制所述本級柵極驅(qū)動信號輸出端Gout(n)持續(xù)輸出低電平；以及，
[0064]反向偏置控制模塊16，與第二上拉節(jié)點控制模塊14和/或所述下拉模塊15連接，用于在每一顯示周期的反向偏置階段，控制所述第二上拉節(jié)點控制模塊14包括的晶體管和/或所述下拉模塊15包括的晶體管處于反向偏置狀態(tài)。
[0065]本實用新型實施例所述的移位寄存器單元通過反向偏置控制模塊16在每一顯示周期的反向偏置階段控制第二上拉節(jié)點控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態(tài)，以對受到stress(應(yīng)力)嚴(yán)重的晶體管進(jìn)行反向偏置，從而達(dá)到降低上述晶體管的閾值漂移，提升信賴性的目的。
[0066]由于在本實用新型實施例所述的移位寄存器單元中，第二上拉節(jié)點控制模塊14和下拉模塊15的工作時間最長，因此第二上拉節(jié)點控制模塊14包括的晶體管和/或下拉模塊15包括的晶體管最容易受到應(yīng)力影響而造成閾值電壓漂移，因此本實用新型實施例所述的移位寄存器單元著重對該兩個模塊包括的晶體管進(jìn)行反向偏置操作，以改善上述問題。
[0067]如圖2所示，本實用新型實施例所述的移位寄存器單元還包括控制電平端CKVl;
[0068]所述反向偏置控制模塊16包括:第一晶體管Ml，柵極與所述控制電平端CKVl連接，第一極與所述下拉節(jié)點H)連接，第二極接入低電平VGL;
[0069]Ml是η型晶體管。
[0070]如圖3所示，在本實用新型實施例所述的移位寄存器單元中，所述第二上拉節(jié)點控制模塊14包括:第二晶體管M2，柵極與所述下拉節(jié)點PD連接，第一極與所述上拉節(jié)點PU連接，第二極與所述控制電平端CKVl連接；
[0071]M2是η型晶體管。
[0072]如圖4所示，所述移位寄存器單元還包括第一偏置控制端CLKl和第二偏置控制端CLK2；
[0073]所述下拉模塊15包括:
[0074]第三晶體管M3，柵極和第一極都與所述第二偏置控制端CLK2連接，第二極與所述下拉節(jié)點F1D連接；
[0075]第四晶體管Μ4，柵極與所述第一偏置控制端CLKl連接，第一極與所述下拉節(jié)點PD連接，第二極與所述控制電平端CKVl連接;以及，
[0076]第五晶體管Μ5，柵極與所述下拉節(jié)點PD連接，第一極與所述本級柵極驅(qū)動信號輸出端Gout (η)連接，第二極與所述控制電平端CKVI連接；
[0077]Ml、Μ2、Μ3、Μ4和Μ5都是η型晶體管。
[0078]實施時，如圖5所示，在每一顯示周期的輸入階段Tl、輸出階段Τ2、復(fù)位階段Τ3和復(fù)位保持階段Τ4，所述控制電平端CKVl輸出低電平，所述第一偏置控制端CLKl輸出第一時鐘信號，所述第二偏置控制端CLK2輸出第二時鐘信號，所述第一時鐘信號和所述第二時鐘信號反相，以使得本實用新型實施例所述的移位寄存器單元處于正常輸出柵極驅(qū)動信號的狀態(tài)；
[0079]在每一顯示周期的反向偏置階段Τ5，所述控制電平端CKVl輸出高電平，所述第一偏置控制端CLKl和所述第二偏置控制端都輸出CLK2低電平，以使得第二上拉節(jié)點控制模塊包括的晶體管和下拉模塊包括的晶體管處于反向截止?fàn)顟B(tài)。
[0080]下面以本實用新型如圖4所示的移位寄存器單元的實施例在反向偏置階段的工作過程為例來說明:
[0081]在所述反向偏置階段Τ5，所述控制電平端CKVl輸出高電平，則Ml開啟，低電平VGL接入下拉節(jié)點PD，并所述第一偏置控制端CLKl和所述第二偏置控制端都輸出CLK2低電平，此時M2的柵極電位為低電平VGL，M2的源極電位為高電平，則M2處于反向截止?fàn)顟B(tài)，M3的柵極電位為CLK2輸出的低電平，M3的源極電位為低電平VGL，此時需要設(shè)置CLK2輸出的低電平的電位小于低電平VGL的電位，以使得M3處于反向截止?fàn)顟B(tài);M4的柵極電位為CLKl輸出的低電平，M4的源極電位為高電平，M4處于反向截止?fàn)顟B(tài);M5的柵極電位為低電平VGL，M5的源極電位為高電平，M5處于反向截止?fàn)顟B(tài)。
[0082]具體的，本實用新型所述的移位寄存器單元還可以包括:輸出控制模塊，與所述本級柵極驅(qū)動信號輸出端連接，用于在所述反向偏置階段控制所述本級柵極驅(qū)動信號輸出端輸出低電平。
[0083]具體的，所述輸出控制模塊可以包括:第六晶體管，柵極與時鐘信號輸入端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。
[0084]以上輸出控制模塊的具體結(jié)構(gòu)將在下面的具體實施例中根據(jù)附圖介紹。
[0085]具體的，所述第一上拉節(jié)點控制模塊可以包括:
[0086]第七晶體管，柵極和第一極都與所述輸入端連接，第二極與所述上拉節(jié)點連接；
[0087]第八晶體管，柵極與所述復(fù)位端連接，第一極與所述上拉節(jié)點連接，第二極接入低電平；以及，
[0088]存儲電容，第一端與所述上拉節(jié)點連接，第二端與所述本級柵極驅(qū)動信號輸出端連接。
[0089]以上第一上拉節(jié)點控制模塊的具體結(jié)構(gòu)將在下面的具體實施例中根據(jù)附圖介紹。
[0090]具體的，所述輸出模塊可以包括:第九晶體管，柵極與所述上拉節(jié)點連接，第一極與所述第一偏置控制端連接，第二極與所述本級柵極驅(qū)動信號輸出端連接。
[0091]以上輸出模塊的具體結(jié)構(gòu)將在下面的具體實施例中根據(jù)附圖介紹。
[0092]具體的，所述第一下拉節(jié)點控制模塊可以包括:
[0093]第十晶體管，柵極與所述上拉節(jié)點連接，第一極與所述下拉節(jié)點連接，第二極接入低電平；以及，
[0094]第十一晶體管，柵極與所述輸入端連接，第一極與所述下拉節(jié)點連接，第二極接入低電平。
[0095]以上第一下拉節(jié)點控制模塊的具體結(jié)構(gòu)將在下面的具體實施例中根據(jù)附圖介紹。
[0096]具體的，本實用新型所述的移位寄存器單元還可以包括:
[0097]起始模塊，與起始端連接，并與所述下拉節(jié)點連接，用于在由所述起始端接入的所述起始信號的電位為高電平時控制所述下拉節(jié)點的電位為高電平；
[0098]移位重置模塊，與移位重置端連接，并與所述上拉節(jié)點連接，用于在由所述移位重置端接入的移位重置信號的電位為高電平時控制所述上拉節(jié)點的電位為低電平；以及，
[0099]輸出下拉模塊，用于由所述復(fù)位端輸入的相鄰下一級移位寄存器的柵極驅(qū)動信號輸出端輸出高電平時控制所述本級柵極驅(qū)動信號輸出端輸出低電平。
[0100]實施時，所述起始模塊可以包括:第十二晶體管，柵極和第一極都接入所述起始信號，第二極與所述上拉節(jié)點連接；
[0101]所述移位重置模塊可以包括:第十三晶體管，柵極與所述移位重置端連接，第一極與所述上拉節(jié)點連接，第二極接入低電平；
[0102]所述輸出下拉模塊可以包括:第十四晶體管，柵極與所述復(fù)位端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。
[0103]以上起始模塊、移位重置模塊和輸出下拉模塊的具體結(jié)構(gòu)將在下面具體實施例中結(jié)合附圖進(jìn)一步介紹。
[0104]下面通過一具體實施例來說明本實用新型所述的移位寄存器單元。
[0105]如圖6所示，本實用新型所述的移位寄存器單元的一具體實施例包括第一上拉節(jié)點控制模塊、輸出模塊、第一下拉節(jié)點控制模塊、第二上拉節(jié)點控制模塊、下拉模塊、反向偏置控制模塊、控制電平端CKVl、第一偏置控制端CLKl、第二偏置控制端CLK2、輸出控制模塊、起始模塊、移位重置模塊和輸出下拉模塊，其中，
[0106]所述反向偏置控制模塊包括:第一晶體管M1，柵極與所述控制電平端CKVl連接，漏極與所述下拉節(jié)點ro連接，源極接入低電平VGL。
[0107]所述第二上拉節(jié)點控制模塊包括:第二晶體管M2，柵極與所述下拉節(jié)點ro連接，漏極與所述上拉節(jié)點PU連接，源極與所述控制電平端CKVI連接。
[0108]所述下拉模塊包括:
[0109]第三晶體管M3，柵極和漏極都與所述第二偏置控制端CLK2連接，源極與所述下拉節(jié)點ro連接；
[0110]第四晶體管M4，柵極與所述第一偏置控制端CLKl連接，漏極與所述下拉節(jié)點PD連接，源極與所述控制電平端CKVl連接;以及，
[0111]第五晶體管M5，柵極與所述下拉節(jié)點PD連接，漏極與所述本級柵極驅(qū)動信號輸出端Gout (η)連接，源極與所述控制電平端CKVI連接；
[0112]所述輸出控制模塊包括:第六晶體管Μ6，柵極與時鐘信號輸入端CLKB連接，漏極與所述本級柵極驅(qū)動信號輸出端Gout(n)連接，源極接入低電平VGL;
[0113]所述第一上拉節(jié)點控制模塊包括:
[0114]第七晶體管M7，柵極和漏極都與所述輸入端連接，源極與所述上拉節(jié)點PU連接；
[0115]第八晶體管M8，柵極與所述復(fù)位端連接，漏極與所述上拉節(jié)點PU連接，源極接入低電平VGL;以及，
[0116]存儲電容Cl，第一端與所述上拉節(jié)點PU連接，第二端與所述本級柵極驅(qū)動信號輸出端Gout (η)連接；
[0117]所述輸入端與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端Gout(n-l)連接，所述復(fù)位端與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端Gout(n+l)連接；
[0118]所述輸出模塊包括:第九晶體管M9，柵極與所述上拉節(jié)點HJ連接，漏極與所述第一偏置控制端CLKl連接，源極與所述本級柵極驅(qū)動信號輸出端Gout(n)連接；
[0119]所述第一下拉節(jié)點控制模塊包括:
[0120]第十晶體管M10，柵極與所述上拉節(jié)點PU連接，漏極與所述下拉節(jié)點PD連接，源極接入低電平VGL;以及，
[0121 ]第十一晶體管Ml I，柵極與所述輸入端連接，漏極與所述下拉節(jié)點PD連接，源極接入低電平VGL;
[0122]所述起始模塊包括:第十二晶體管M12，柵極和漏極都接入所述起始信號STV，源極與所述上拉節(jié)點PU連接；
[0123]所述移位重置模塊包括:第十三晶體管Ml3，柵極與所述移位重置端1'_1?1'連接，漏極與所述上拉節(jié)點HJ連接，源極接入低電平VGL;
[0124]所述輸出下拉模塊包括:第十四晶體管M14，柵極與所述復(fù)位端連接，漏極與所述本級柵極驅(qū)動信號輸出端Gout(n)連接，源極接入低電平。
[0125]在圖6中，所有的晶體管都是η型晶體管。
[0126]如圖7所示，本實用新型所述的移位寄存器單元的該具體實施例在工作時，在每一顯示周期，
[0127]在起始階段TO，STV為高電平，此時Μ12導(dǎo)通，H)的電位為高電平；
[0128]在輸入階段!^^為低電平^訓(xùn)^^^輸出高電平^訓(xùn)^奸^和^丨都輸出低電平，CLK 2輸出高電平，M4導(dǎo)通以將PD的電位拉低，M7導(dǎo)通，以將PU的電位拉高，此時M9導(dǎo)通，但由于此時CLKl是低電平，因此Gout(n)輸出低電平；
[0129]在輸出階段T2，STV為低電平，Gout(n-l)和Gout(n+l)都輸出低電平，CLKl輸出高電平，CLK2輸出低電平，PU的電位被Cl自舉拉升，PD的電位維持為低電平，M9導(dǎo)通，Gout(n)輸出高電平；
[0130]在復(fù)位階段T3，STV為低電平，Gout(n-l)輸出低電平，Gout(n+l)輸出高電平，CLKl輸出低電平，CLK2輸出高電平，M8導(dǎo)通，以將PU的電位拉低，M3導(dǎo)通，H)的電位為高電平；
[0131]在復(fù)位保持階段T4，STV為低電平，Gout (η-1)和Gout (n+1)都輸出低電平，CLKl和CLK2輸出相位相反的時鐘信號(即CLKI輸出第一時鐘信號CLK，CLK2輸出第二時鐘信號CLKB)，HJ的電位維持為低電平，H)的波形與CLK2的波形一致，Gout (η)輸出低電平；
[0132]在T1_T4，CKV1都輸出低電平，Ml斷開；
[0133]在反向偏置階段T5，CKV1輸出高電平，Ml導(dǎo)通，以將H)的電位拉低為低電平VGL;所述第一偏置控制端CLKl和所述第二偏置控制端CLK2都輸出低電平，此時M2的柵極電位為低電平VGL，M2的源極電位為高電平，則M2處于反向截止?fàn)顟B(tài)，M3的柵極電位為CLK2輸出的低電平，M3的源極電位為低電平VGL，此時需要設(shè)置CLK2輸出的低電平的電位小于低電平VGL的電位，以使得M3處于反向截止?fàn)顟B(tài);M4的柵極電位為CLKl輸出的低電平，M4的源極電位為高電平，M4處于反向截止?fàn)顟B(tài);M5的柵極電位為低電平VGL，M5的源極電位為高電平，M5處于反向截止?fàn)顟B(tài);從而M2、M3、M4和M5受到應(yīng)力的影響就會被減低，提高了信賴性；
[0134]在結(jié)束階段T6，T-RST輸出高電平，M13導(dǎo)通，PU的電位被拉低為VGL，Gout(n)輸出低電平。
[0135]在具體實施時，本實用新型如圖6所示的移位寄存器單元在工作時，在處于反向偏置階段時，Gout(n)會發(fā)生Floating(浮空)，為了解決浮空問題，時鐘信號輸入端引入了CLKB來驅(qū)動M6保持Gout (η)間隔接入VGL，來保持Gout (η)輸出穩(wěn)定。
[0136]本實用新型實施例所述的移位寄存器單元包括:本級柵極驅(qū)動信號輸出端、第一偏置控制端、第二偏置控制端和控制電平端;所述移位寄存器單元還包括:
[0137]第一晶體管，柵極與所述第一偏置控制端連接，第一極與下拉節(jié)點連接，第二極與所述控制電平端連接；
[0138]第二晶體管，柵極與所述下拉節(jié)點連接，第一極與上拉節(jié)點連接，第二極與所述控制電平端連接；
[0139]第三晶體管，柵極和第一極都與所述第一偏置控制端連接，第二極與所述控制電平端連接；
[0140]第四晶體管，柵極與所述第二偏置控制端連接，第一極與所述上拉節(jié)點連接，第二極與所述控制電平端連接;以及，
[0141]第五晶體管，柵極與所述下拉節(jié)點連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極與所述控制電平端連接。
[0142]具體的，本實用新型實施例所述的移位寄存器單元還包括:
[0143]第六晶體管，柵極與時鐘信號輸入端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。
[0144]如圖8所示，柵極驅(qū)動電路包括多級本實用新型實施例所述的移位寄存器單元；
[0145]前N級移位寄存器單元的第一偏置控制端接入第一偏置信號CLKl，前N級移位寄存器單元的第二偏置控制端接入第二偏置信號CLK2，前N級移位寄存器單元的控制電平端接入第一控制電平VCl ； N為正整數(shù)；
[0146]后M級移位寄存器單元的第一偏置控制端接入第三偏置信號CLK3，后M級移位寄存器單元的第二偏置控制端接入第四偏置信號CLK4，后M級移位寄存器單元的控制電平端接入第二控制電平VC2;M為正整數(shù);N與M的和值等于所述柵極驅(qū)動電路包括的移位寄存器單元的總級數(shù)；
[0147]每一顯示周期包括第一顯示子周期和第二顯示子周期；
[0148]如圖9所示，在第一顯示子周期，所述第一偏置信號CLKl和所述第二偏置信號CLK2為相互反相的時鐘信號，所述第一控制電平VCl為低電平，以控制前N級移位寄存器單元處于正常輸出柵極驅(qū)動信號的狀態(tài);所述第三偏置信號CLK3的電位和所述第四偏置信號CLK4的電位都為低電平，所述第二控制電平VC2為高電平，以控制后M級移位寄存器單元中的第二上拉節(jié)點控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態(tài)，即控制后M級移位寄存器單元處于反向偏置階段；
[0149]在第二顯示子周期，所述第一偏置信號CLKl的電位和所述第二偏置信號CLK2的電位都為低電平，所述第一控制電平VCl為高電平，以控制前N級移位寄存器單元中的第二上拉節(jié)點控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態(tài)，即控制前N級移位寄存器單元處于反向偏置階段;所述第三偏置信號CLK3和所述第四偏置信號CLK4為相互反相的時鐘信號，所述第二控制電平VC2為低電平，以控制后M級移位寄存器單元處于正常輸出柵極驅(qū)動信號的狀態(tài)。
[0150]在圖8中，G2標(biāo)示第二級移位寄存器單元，G3標(biāo)示第三級移位寄存器單元，GN+M-2標(biāo)示第(N+M-2)級移位寄存器單元，第N+M-1標(biāo)示第(N+M-1)級移位寄存器單元。
[0151]優(yōu)選的，M和N相等，所述第一顯示子周期持續(xù)的時間和所述第二顯示子周期持續(xù)的時間相等，以使得每一移位寄存器單元中晶體管的工作時間與處于反向偏置狀態(tài)的時間相等，從而閾值漂移改善的效果較好。
[0152]具體的，在圖8中，除了第一級移位寄存器Gl之外，每一級移位寄存器單元的輸入端Input都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接，除了最后一級移位寄存器單元GN+M之外，所有移位寄存器單元的復(fù)位端Rst都與相鄰下一級移位寄存器單元的本級柵極驅(qū)動信號輸出端連接；
[0153]第一級移位寄存器單元的輸入端Gl接入起始信號STV，最后一級移位寄存器單元的復(fù)位端Rst接入復(fù)位信號RST。
[0154]具體的，每一級移位寄存單元的起始端都接入所述起始信號，每一級移位寄存器單元的移位重置端都接入所述復(fù)位信號。
[0155]具體的，相鄰級移位寄存器單元的時鐘信號輸入端接入的時鐘信號相互反相，例如，第一級移位寄存器單元Gl的時鐘信號輸入端接入CLKB，則第二級移位寄存器單元G2的時鐘信號輸入端即接入CLK，依次類推。
[0156]采用上述的驅(qū)動方式，CLK1、CLK2或者CLK3、CLK4在保持低電平時，柵極驅(qū)動信號輸出端會發(fā)生Floating(浮空)現(xiàn)象，為了解決浮空問題，引入了 CLKB與CLK來保持柵極驅(qū)動信號輸出問題；以具體的電路為例，引入CLKB或CLK來驅(qū)動圖6中的M6來保證柵極驅(qū)動信號穩(wěn)定的輸出。
[0157]本實用新型實施例所述的顯示裝置包括柵極驅(qū)動電路；
[0158]所述柵極驅(qū)動電路包括多級上述的移位寄存器單元。
[0159]下面根據(jù)一具體實施例來說明包括多級本實用新型實施例所述的移位寄存器單元的柵極驅(qū)動電路；
[0160]整個顯示面板需要包括320行移位寄存器單元的柵極驅(qū)動電路來提供柵極驅(qū)動信號；
[0161]第一偏置信號CLKl、第二偏置信號CLK2和第一控制電平VCl驅(qū)動?xùn)艠O驅(qū)動電路包括的前160級移位寄存器單元G1-G160 ；
[0162]第三偏置信號CLK3、第二偏置信號CLK4和第二控制電平VC2驅(qū)動?xùn)艠O驅(qū)動電路包括的后160級移位寄存器單元G161-G320;
[0163]如圖10所示，前160級移位寄存器單元的第一偏置控制端接入第一偏置信號CLKl，前N級移位寄存器單元的第二偏置控制端接入第二偏置信號CLK2，前160級移位寄存器單元的控制電平端接入第一控制電平VCl;
[0164]第一級移位寄存器單元Gl的輸入端Input接入起始信號STV;
[0165]除了第一級移位寄存器單元Gl之外，每一級移位寄存器單元的輸入端Input都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸入端連接；
[0166]后160級移位寄存器單元的第一偏置控制端接入第三偏置信號CLK3，后160級移位寄存器單元的第二偏置控制端接入第四偏置信號CLK4，后160級移位寄存器單元的控制電平端接入第二控制電平VC2;
[0167]除了最后一級移位寄存器單元G320之外，每一級移位寄存器單元的復(fù)位端Rst都與向相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸入端連接；
[0168]在圖10中，G2標(biāo)示第二級移位寄存器單元，G3標(biāo)示第三級移位寄存器單元，G318標(biāo)示第318級移位寄存器單元，G319標(biāo)示第319級移位寄存器單元；
[0169]并圖10中的每一級移位寄存器單元的結(jié)構(gòu)都如圖6所示。
[0170]本實用新型如圖10所示的柵極驅(qū)動電路的具體實施例在工作時，每一顯示周期包括第一顯示子周期SI和第二顯示子周期S2;
[0171 ] 在第一顯示子周期SI (即G1-G160工作區(qū)間)，在每幀開始時STV接入顯示面板，即STV接入Gl的輸入端Input，Gl開始輸出柵極驅(qū)動信號直到G160結(jié)束輸出高電平的柵極驅(qū)動信號，CLKl和CLK2在SI接入相反的時鐘信號來保證G1-G160正常輸出柵極驅(qū)動信號;此時，在G161-G320中，CLK3和CLK4都接入低電平，VC2為高電平，這樣Ml打開，以拉低H)的電位，從而使得M2、M3、M4和M5都處于反向偏置狀態(tài)，以對M2、M3、M4和M5的閾值漂移有一定恢復(fù)作用；
[0172]在第二顯示子周期S2(S卩G161-G320工作區(qū)間)，G161開始輸出柵極驅(qū)動信號直到G320結(jié)束輸出高電平的柵極驅(qū)動信號，CLK3和CLK4在S2接入相反的時鐘信號來保證G161-G320正常輸出柵極驅(qū)動信號;此時，在G1-G160中，CLKl和CLK2都接入低電平，VCl為高電平，這樣Ml打開，以拉低PD的電位，從而使得M2、M3、M4和M5都處于反向偏置狀態(tài)，以對M2、M3、M4和M5的閾值漂移有一定恢復(fù)作用；
[0173]通過采用上述驅(qū)動方式，CLK1、CLK2或者CLK3、CLK4在保持低電平的反向偏置階段時，相應(yīng)的柵極驅(qū)動信號輸出端會發(fā)生Floating(浮空)。為了解決Floating問題，引入了CLK與CLKB信號來驅(qū)動M6來保持柵極驅(qū)動信號輸出穩(wěn)定。
[0174]綜上所述，本實用新型所述的移位寄存器單元、柵極驅(qū)動電路和顯示裝置，通過反向偏置控制模塊在每一顯示周期的反向偏置階段控制第二上拉節(jié)點控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態(tài)，以對受到stress(應(yīng)力)嚴(yán)重的晶體管進(jìn)行反向偏置，從而達(dá)到降低上述晶體管的閾值漂移，提升信賴性的目的。
[0175]以上所述是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實用新型的保護(hù)范圍。
【主權(quán)項】
1.一種移位寄存器單元，包括:第一上拉節(jié)點控制模塊，用于在每一顯示周期的輸入階段由輸入端接入的相鄰上一級移位寄存器單元輸出的柵極驅(qū)動信號控制拉高上拉節(jié)點的電位，并通過在每一顯示周期的輸出階段自舉拉高所述上拉節(jié)點的電位，在每一顯示周期的復(fù)位階段由復(fù)位端輸入的相鄰下一級移位寄存器單元輸出的柵極驅(qū)動信號控制拉低所述上拉節(jié)點的電位;輸出模塊，用于在每一顯示周期的輸出階段由所述上拉節(jié)點控制本級柵極驅(qū)動信號輸出端輸出高電平；以及，第一下拉節(jié)點控制模塊，用于當(dāng)所述上拉節(jié)點的電位為高電平時控制下拉節(jié)點的電位為低電平，并在每一顯示周期的輸入階段控制由所述輸入端接入的相鄰上一級移位寄存器單元輸出的柵極驅(qū)動信號控制下拉所述下拉節(jié)點的電位;其特征在于，所述移位寄存器單元還包括: 第二上拉節(jié)點控制模塊，分別與所述下拉節(jié)點和所述上拉節(jié)點連接，用于當(dāng)所述下拉節(jié)點的電位為高電平時下拉所述上拉節(jié)點的電位； 下拉模塊，分別與所述下拉節(jié)點和所述本級柵極驅(qū)動信號輸出端連接，用于在每一顯示周期的復(fù)位階段通過控制所述下拉節(jié)點的電位為高電平而控制所述本級柵極驅(qū)動信號輸出端輸出低電平，并在每一顯示周期的復(fù)位保持階段通過控制所述下拉節(jié)點的電位而控制所述本級柵極驅(qū)動信號輸出端持續(xù)輸出低電平；以及， 反向偏置控制模塊，與所述第二上拉節(jié)點控制模塊和/或所述下拉模塊連接，用于在每一顯示周期的反向偏置階段，控制所述第二上拉節(jié)點控制模塊包括的晶體管和/或所述下拉模塊包括的晶體管處于反向偏置狀態(tài)。2.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述移位寄存器單元還包括控制電平端； 所述反向偏置控制模塊包括:第一晶體管，柵極與所控制電平端連接，第一極與所述下拉節(jié)點連接，第二極接入低電平。3.如權(quán)利要求2所述的移位寄存器單元，其特征在于，所述第二上拉節(jié)點控制模塊包括:第二晶體管，柵極與所述下拉節(jié)點連接，第一極與所述上拉節(jié)點連接，第二極與所述控制電平端連接。4.如權(quán)利要求2所述的移位寄存器單元，其特征在于，所述移位寄存器單元還包括第一偏置控制端和第二偏置控制端； 所述下拉模塊包括: 第三晶體管，柵極和第一極都與所述第二偏置控制端連接，第二極與所述下拉節(jié)點連接； 第四晶體管，柵極與所述第一偏置控制端連接，第一極與所述下拉節(jié)點連接，第二極與所述控制電平端連接;以及， 第五晶體管，柵極與所述下拉節(jié)點連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極與所述控制電平端連接。5.如權(quán)利要求4所述的移位寄存器單元，其特征在于，在每一顯示周期的輸入階段、輸出階段、復(fù)位階段和復(fù)位保持階段，所述控制電平端輸出低電平，所述第一偏置控制端輸出第一時鐘信號，所述第二偏置控制端輸出第二時鐘信號，所述第一時鐘信號和所述第二時鐘信號反相； 在每一顯示周期的反向偏置階段，所述控制電平端輸出高電平，所述第一偏置控制端和所述第二偏置控制端都輸出低電平。6.如權(quán)利要求1至4中任一權(quán)利要求所述的移位寄存器單元，其特征在于，還包括:輸出控制模塊，與所述本級柵極驅(qū)動信號輸出端連接，用于在所述反向偏置階段控制所述本級柵極驅(qū)動信號輸出端輸出低電平。7.如權(quán)利要求6所述的移位寄存器單元，其特征在于，所述輸出控制模塊包括:第六晶體管，柵極與時鐘信號輸入端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。8.如權(quán)利要求1至4中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述第一上拉節(jié)點控制模塊包括: 第七晶體管，柵極和第一極都與所述輸入端連接，第二極與所述上拉節(jié)點連接； 第八晶體管，柵極與所述復(fù)位端連接，第一極與所述上拉節(jié)點連接，第二極接入低電平；以及， 存儲電容，第一端與所述上拉節(jié)點連接，第二端與所述本級柵極驅(qū)動信號輸出端連接。9.如權(quán)利要求4所述的移位寄存器單元，其特征在于，所述輸出模塊包括:第九晶體管，柵極與所述上拉節(jié)點連接，第一極與所述第一偏置控制端連接，第二極與所述本級柵極驅(qū)動信號輸出端連接。10.如權(quán)利要求1至4中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述第一下拉節(jié)點控制模塊包括: 第十晶體管，柵極與所述上拉節(jié)點連接，第一極與所述下拉節(jié)點連接，第二極接入低電平；以及， 第十一晶體管，柵極與所述輸入端連接，第一極與所述下拉節(jié)點連接，第二極接入低電平。11.如權(quán)利要求1至4中任一權(quán)利要求所述的移位寄存器單元，其特征在于，還包括: 起始模塊，與起始端連接，并與所述下拉節(jié)點連接，用于在由所述起始端接入的起始信號的電位為高電平時控制所述下拉節(jié)點的電位為高電平； 移位重置模塊，與移位重置端連接，并與所述上拉節(jié)點連接，用于在由所述移位重置端接入的移位重置信號的電位為高電平時控制所述上拉節(jié)點的電位為低電平；以及， 輸出下拉模塊，用于由所述復(fù)位端輸入的相鄰下一級移位寄存器的柵極驅(qū)動信號輸出端輸出高電平時控制所述本級柵極驅(qū)動信號輸出端輸出低電平。12.如權(quán)利要求11所述的移位寄存器單元，其特征在于，所述起始模塊包括:所述起始模塊包括:第十二晶體管，柵極和第一極都接入所述起始信號，第二極與所述上拉節(jié)點連接； 所述移位重置模塊包括:第十三晶體管，柵極與所述移位重置端連接，第一極與所述上拉節(jié)點連接，第二極接入低電平；以及， 所述輸出下拉模塊包括:第十四晶體管，柵極與所述復(fù)位端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。13.—種移位寄存器單元，其特征在于，包括:本級柵極驅(qū)動信號輸出端、第一偏置控制端、第二偏置控制端和控制電平端;所述移位寄存器單元還包括: 第一晶體管，柵極與所述第一偏置控制端連接，第一極與下拉節(jié)點連接，第二極與所述控制電平端連接； 第二晶體管，柵極與所述下拉節(jié)點連接，第一極與上拉節(jié)點連接，第二極與所述控制電平端連接； 第三晶體管，柵極和第一極都與所述第一偏置控制端連接，第二極與所述控制電平端連接； 第四晶體管，柵極與所述第二偏置控制端連接，第一極與所述上拉節(jié)點連接，第二極與所述控制電平端連接;以及， 第五晶體管，柵極與所述下拉節(jié)點連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極與所述控制電平端連接。14.如權(quán)利要求13所述的移位寄存器單元，其特征在于，還包括:第六晶體管，柵極與時鐘信號輸入端連接，第一極與所述本級柵極驅(qū)動信號輸出端連接，第二極接入低電平。15.一種顯示裝置，其特征在于，包括柵極驅(qū)動電路； 所述柵極驅(qū)動電路包括多級如權(quán)利要求1至14中任一權(quán)利要求所述的移位寄存器單J L ο
【文檔編號】G09G3/20GK205564249SQ201620110021
【公開日】2016年9月7日
【申請日】2016年2月3日
【發(fā)明人】鄭皓亮, 韓承佑, 姚星, 崔賢植, 商廣良, 韓明夫, 林允植, 田正牧, 董學(xué)
【申請人】京東方科技集團(tuán)股份有限公司