陣列基板、液晶面板及顯示裝置制造方法
【專利摘要】本實用新型涉及液晶顯示【技術(shù)領(lǐng)域】，公開了一種陣列基板、液晶面板及顯示裝置。所述陣列基板包括柵線和數(shù)據(jù)線，以及由柵線和數(shù)據(jù)線限定的多個像素單元，所述像素單元包括薄膜晶體管、像素電極和耦合電極。其中，像素電極的一部分與所述柵線位置對應(yīng)，形成第一存儲電容。耦合電極與像素電極電性連接，其至少一部分與所述柵線位置對應(yīng)，形成第二存儲電容，且所述耦合電極和像素電極分別位于所述柵線的兩側(cè)，則陣列基板的像素存儲電容的電容量為第一存儲電容和第二存儲電容的電容量之和，大大提高了Cst?on?gate的電荷存儲能力，從而提高了畫面顯示的質(zhì)量。
【專利說明】陣列基板、液晶面板及顯示裝置
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及液晶顯示【技術(shù)領(lǐng)域】，特別是涉及一種陣列基板、液晶面板及顯示裝置。
【背景技術(shù)】
[0002]薄膜晶體管液晶顯不器(ThinFilm Transistor-Liquid Crystal Display,簡稱TFT-LCD)具有體積小，功耗低，無輻射等特點(diǎn)，近年來得到迅速發(fā)展，在當(dāng)前的平板顯示器市場中占據(jù)主導(dǎo)地位。TFT-LCD的主體結(jié)構(gòu)為由陣列基板和彩膜基板對盒形成的液晶面板。其中，陣列基板包括柵線、數(shù)據(jù)線和為陣列基板提供基準(zhǔn)電壓的公共電極線，柵線和數(shù)據(jù)線橫縱交叉分布，限定多個像素單元，每個像素單元包括薄膜晶體管(Thin FilmTransistor，簡稱TFT)和像素電極。TFT包括柵電極、源電極和漏電極，以及位于源電極和漏電極之間的有源層(形成TFT的溝道)，漏電極與像素電極電性連接。柵線、公共電極線與柵電極由同一柵金屬層形成，數(shù)據(jù)線與源電極和漏電極由同一源漏金屬層形成。
[0003]液晶面板還包括透明公共電極，其與像素電極位置對應(yīng)，形成驅(qū)動液晶旋轉(zhuǎn)的電場。TFT-1XD的顯示原理為:通過柵線傳輸掃描信號，逐行打開TFT，然后通過數(shù)據(jù)線向像素電極傳輸像素電壓，驅(qū)動液晶旋轉(zhuǎn)，實現(xiàn)對應(yīng)灰階的顯示。為了在下一次掃描信號開啟薄膜晶體管之前，保持原先寫入像素電極的電壓，需要設(shè)置存儲電容(Storage Capacitor, Cst)來增加整體的電容量，使得寫入像素電極的電壓能夠保持一較長時間，具體為一幀畫面的顯示時間。
[0004]根據(jù)驅(qū)動電場的方向，將TFT-1XD分為以橫向電場作為驅(qū)動電場的TFT-1XD(如=IPS型TFT-LCD)、以縱向電場作為驅(qū)動電場的TFT-LCD (如:TN型TFT-LCD和ITN型TFT-1XD)、以及以多維電場作為驅(qū)動電場的TFT-1XD(如:ADS型TFT-1XD)。對于以橫向電場和多維電場作為驅(qū)動電場的TFT-LCD，其透明公共電極形成在陣列基板上，其存儲電容Cst由像素電極和透明公共電極之間的耦合電容提供，電容量較大，能夠滿足時間上的需求。
[0005]而對于以縱向電場作為驅(qū)動電場的TFT-1XD，其透明公共電極形成在彩膜基板上，可以通過像素電極和柵線之間的耦合電容來提供存儲電容Cst，即Cst on gate，但是由于柵線與像素電極的交疊面積較小，導(dǎo)致Cst on gate的儲存電荷能力較弱。為了解決Cst ongate的儲存電荷能力較弱的問題，現(xiàn)有技術(shù)中，一般是在像素區(qū)域增加公共電極線布線，通過公共電極線和像素電極之間的耦合電容來提供存儲電容CstjPCst on com，由于公共電極線和像素電極交疊面積較大，使得Cst on com的儲存電荷能力較強(qiáng)。但是由于公共電極線是由柵金屬形成的，不透光，因此勢必會損失像素單元的開口率。
實用新型內(nèi)容
[0006]本實用新型提供一種陣列基板,用以解決Cst on gate的儲存電荷能力較弱的問題。
[0007]本實用新型還提供一種液晶面板及顯示裝置，采用上述的陣列基板，用于提高顯不品質(zhì)。
[0008]為解決上述技術(shù)問題，本實用新型提供一種陣列基板，包括柵線和數(shù)據(jù)線，以及由柵線和數(shù)據(jù)線限定的多個像素單元，所述像素單元包括薄膜晶體管和像素電極，所述像素電極與柵線之間形成有第一絕緣層，且所述像素電極的一部分與所述柵線位置對應(yīng)，形成第一交疊區(qū)域，所述像素電極和柵線在所述第一交疊區(qū)域形成第一存儲電容，其中，
[0009]所述像素單元還包括一耦合電極，所述耦合電極與所述像素電極電性連接，所述耦合電極與所述像素電極分別位于所述柵線的兩側(cè)；
[0010]所述耦合電極與柵線之間形成有第二絕緣層，且所述耦合電極的至少一部分與所述柵線位置對應(yīng)，形成第二交疊區(qū)域，所述耦合電極和柵線在所述第二交疊區(qū)域形成第二存儲電容。
[0011]進(jìn)一步地,所述I禹合電極為透明電極。
[0012]進(jìn)一步地，所述耦合電極通過第一絕緣層過孔和第二絕緣層過孔與所述像素電極電性連接，其中，所述第一絕緣層過孔和第二絕緣層過孔的位置對應(yīng)，位于所述耦合電極的上方且不與所述柵線相對的位置。
[0013]進(jìn)一步地，所述像素電極位于所述柵線的上方，所述耦合電極位于所述柵線的下方；
[0014]所述第一絕緣層包括柵絕緣層和鈍化層；
[0015]所述第一絕緣層過孔包括柵絕緣層過孔和鈍化層過孔；
[0016]所述柵絕緣層在所述耦合電極的上方，與所述第二絕緣層過孔相對的位置形成所述柵絕緣層過孔，所述鈍化層在所述耦合電極的上方，與所述柵絕緣層過孔相對的位置形成所述鈍化層過孔；
[0017]所述耦合電極通過第二絕緣層過孔、柵絕緣層過孔和鈍化層過孔與所述像素電極電性連接。
[0018]進(jìn)一步地，所述第二絕緣層過孔中填充有形成柵線的柵金屬。
[0019]進(jìn)一步地，所述柵金屬的材料為Al、Cu、Ta或M0/AL/M0合金。
[0020]進(jìn)一步地，所述柵絕緣層過孔中填充有形成數(shù)據(jù)線的源漏金屬。
[0021]進(jìn)一步地，所述源漏金屬的材料為Al、Cu、Ta或M0/AL/M0合金。
[0022]本實施例還提供一種液晶面板，包括對盒設(shè)置的陣列基板和彩膜基板，所述陣列基板包括像素電極，所述彩膜基板包括公共電極，其中，所述陣列基板采用如上所述的陣列基板。
[0023]本實施例還提供一種顯示裝置，采用如上所述的液晶面板。
[0024]本實用新型的上述技術(shù)方案的有益效果如下:
[0025]上述技術(shù)方案中，陣列基板上的像素電極和柵線在交疊區(qū)域形成第一存儲電容，在陣列基板上還設(shè)置一與像素電極電性連接的耦合電極，且其至少一部分與所述柵線位置對應(yīng)，形成交疊區(qū)域，所述耦合電極和柵線在交疊區(qū)域形成第二存儲電容。其中，所述耦合電極和像素電極位于所述柵線的兩側(cè)，則陣列基板的像素存儲電容的電容量為第一存儲電容和第二存儲電容的電容量之和，大大提高了 Cst on gate的電荷存儲能力。
【專利附圖】

【附圖說明】[0026]為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0027]圖1表示本實用新型實施例中陣列基板的局部結(jié)構(gòu)示意圖；
[0028]圖2表示圖1沿A-A方向的剖視圖；
[0029]圖3-6表示本實用新型實施例中陣列基板的制備過程示意圖。
【具體實施方式】
[0030]本實用新型針對現(xiàn)有技術(shù)中Cst on gate的儲存電荷能力較弱的問題,提供一種陣列基板、液晶面板及顯示裝置。所述陣列基板包括一與像素電極電性連接的耦合電極，且所述耦合電極和像素電極分別位于柵線的兩側(cè)，其中，像素電極和柵線之間形成有第一絕緣層，且像素電極的一部分與所述柵線位置對應(yīng)，形成第一交疊區(qū)域。耦合電極和柵線之間形成有第二絕緣層，且所述耦合電極的至少一部分與所述柵線位置對應(yīng)，形成第二交疊區(qū)域。則Cst on gate的電容量為像素電極和柵線在交疊區(qū)域形成的第一存儲電容的電容量，與耦合電極和柵線在交疊區(qū)域形成的第二存儲電容的電容量之和，從而大大增加了 Cstongate的電荷存儲能力，提高了畫面顯示的質(zhì)量。
[0031]本實用新型的技術(shù)方案，通過設(shè)置與像素電極電性連接的耦合電極，且像素電極與耦合電極位于柵線兩側(cè)，使得像素電極與柵線的有效正對面積可以翻倍，從而增加了 Cston gate的電容量，能夠滿足像素電極在一定的時間內(nèi)維持像素電壓的需求，提高畫面顯示的質(zhì)量。
[0032]下面將結(jié)合附圖和實施例，對本實用新型的【具體實施方式】作進(jìn)一步詳細(xì)描述。以下實施例用于說明本實用新型，但不用來限制本實用新型的范圍。顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例。基于所描述的本發(fā)明的實施例，本領(lǐng)域普通技術(shù)人員在無需創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。
[0033]需要說明的是，以下內(nèi)容中涉及的第一膜層的圖案位于第二膜層的圖案的上方，是指:第一膜層先于第二膜層形成在基板上。相應(yīng)的，第一膜層的圖案位于第二膜層的圖案的下方，是指:第二膜層先于第一膜層形成在基板上。
[0034]實施例一
[0035]結(jié)合圖1和圖2所示，本發(fā)明實施例中提供一種陣列基板，具體為以縱向電場作為驅(qū)動電場的薄膜晶體管陣列基板。所述陣列基板包括柵線10和數(shù)據(jù)線20，以及由柵線10和數(shù)據(jù)線20限定的多個像素單元，所述像素單元包括薄膜晶體管I和像素電極6。像素電極6與柵線10之間形成有第一絕緣層，且像素電極6的一部分與柵線10位置對應(yīng)，形成第一交疊區(qū)域，像素電極6和柵線10在所述第一交疊區(qū)域形成第一存儲電容。
[0036]其中，所述像素單元還包括一耦合電極7。耦合電極7與柵線10之間形成有第二絕緣層101，且耦合電極7的至少一部分與柵線10位置對應(yīng)，形成第二交疊區(qū)域，耦合電極7和柵線在所述第二交疊區(qū)域形成第二存儲電容。通過設(shè)置耦合電極7與像素電極6分別位于柵線10的上下兩側(cè)，并將耦合電極7與像素電極6電性連接，使得Cst on gate的電容量為第一存儲電容和第二存儲電容的電容量之和，大大提高了 Cst on gate的電荷存儲能力，能夠滿足像素電極6在一定的時間內(nèi)維持像素電壓的需求，提高畫面顯示的質(zhì)量。
[0037]優(yōu)選地，耦合電極7為透明電極，不會對像素單元的開口率產(chǎn)生影響。
[0038]在一個具體的實施方式中，耦合電極7通過第一絕緣層過孔和第二絕緣層過孔與像素電極6電性連接，其中，所述第一絕緣層過孔和第二絕緣層過孔的位置對應(yīng)，位于耦合電極7的上方且不與柵線10相對的位置。
[0039]對于以縱向電場作為驅(qū)動電場的薄膜晶體管顯示面板(如:TN型、ITN型)，公共電極位于彩膜基板上，陣列基板上的像素電極6位于最上方，則耦合電極7位于柵線10的下方。當(dāng)薄膜晶體管I為底柵薄膜晶體管時，形成在柵線10和像素電極6之間的第一絕緣層包括柵絕緣層102和鈍化層103，所述第一絕緣層過孔包括柵絕緣層過孔12和鈍化層過孔13。具體的，在耦合電極7和柵線10之間形成有第二絕緣層101，第二絕緣層101在耦合電極7的上方形成有第二絕緣層過孔11，結(jié)合圖3所示。在像素電極6和柵線10之間形成有柵絕緣層102和鈍化層103，鈍化層103覆蓋在薄膜晶體管I的上方。其中，柵絕緣層102在耦合電極7的上方形成有柵絕緣層過孔12，結(jié)合圖5所示，鈍化層103在耦合電極7的上方形成有鈍化層過孔13，結(jié)合6所示。且第二絕緣層過孔11、柵絕緣層過孔12和鈍化層過孔13的位置對應(yīng)，位于耦合電極7的上方且不與柵線10相對的位置，耦合電極7通過第二絕緣層過孔11、柵絕緣層過孔12和鈍化層過孔13與像素電極6電性連接。
[0040]在實際制備工藝中，第二絕緣層過孔11、柵絕緣層過孔12和鈍化層過孔13可以通過一次構(gòu)圖工藝形成，也可以通過不同構(gòu)圖工藝分別形成。當(dāng)?shù)诙^緣層過孔11、柵絕緣層過孔12和鈍化層過孔13通過三次構(gòu)圖工藝分別形成時，第二絕緣層過孔11中可以填充有形成柵線10的柵金屬104，其中，柵金屬的材料為Al、Cu、Ta或M0/AL/M0合金。柵絕緣層過孔12中可以填充有形成數(shù)據(jù)線20的源漏金屬105，其中，源漏金屬的材料為Al、Cu、Ta或M0/AL/M0合金。則像素電極6依次通過鈍化層過孔13、柵絕緣層過孔12中形成數(shù)據(jù)線20的金屬材料105和第二絕緣層過孔11中形成柵線10的金屬材料104，與耦合電極7電性連接。
[0041 ] 本實施例中的陣列基板具體包括:
[0042]基板100, —般為透明的玻璃基板、石英基板或有機(jī)樹脂基板；
[0043]形成在基板100上的耦合電極7 ；
[0044]形成在耦合電極7上的第二絕緣層101，具有位于耦合電極7上方且不與柵線10相對的第二絕緣層過孔11 ;
[0045]形成在第第二絕緣層101上的柵線10和柵電極(圖中未示出)，以及填充在第二絕緣層過孔11中形成柵線10的柵金屬104 ；
[0046]形成在柵線10和柵電極上的柵絕緣層102，具有位于耦合電極7上方且不與柵線10相對的柵絕緣層過孔12，與第二絕緣層過孔11的位置對應(yīng)；
[0047]形成在柵絕緣層102上的有源層圖案5，位于柵電極上方；
[0048]形成在柵絕緣層102上的數(shù)據(jù)線20、源電極3和漏電極4，以及填充在柵絕緣層過孔12中形成數(shù)據(jù)線20的源漏金屬105，源電極3和漏電極4搭接在有源層圖案5的上方；
[0049]形成在數(shù)據(jù)線20、源電極3和漏電極4上的鈍化層103，具有位于耦合電極7上方且不與柵線10相對的鈍化層過孔13，與柵絕緣層過孔12的位置對應(yīng)；[0050]形成在第二鈍化層103上方的像素電極6，依次通過鈍化層過孔13、柵絕緣層過孔12中形成數(shù)據(jù)線20的源漏金屬105和第二絕緣層過孔11中形成柵線10的柵金屬104，與耦合電極7電性連接。像素電極6還通過鈍化層103的過孔與漏電極4連接。
[0051]結(jié)合圖1-圖6所示，本實施例中陣列基板的具體制備過程為:
[0052]步驟S1、結(jié)合圖3所示，采用沉積、濺射等成膜工藝在基板100上形成第一透明導(dǎo)電層，如氧化銦錫、氧化銦鋅，對所述第一透明導(dǎo)電層進(jìn)行構(gòu)圖工藝(包括光刻膠的涂覆、曝光和顯影，以及刻蝕等工藝，以下內(nèi)容中的構(gòu)圖工藝，如無特殊聲明，均包括上述工藝過程)，形成耦合電極7。
[0053]步驟S2、如圖3所示，在完成步驟SI的基板100上沉積第二絕緣層101，對第二絕緣層101進(jìn)行構(gòu)圖工藝，形成第二絕緣層過孔11，位于耦合電極7的上方且不與柵線10相對的位置，暴露出耦合電極7。
[0054]步驟S3、結(jié)合圖3和圖4所示，采用沉積、濺射等成膜工藝在完成步驟S2的基板100上形成柵金屬層，如銅，對所述柵金屬層進(jìn)行構(gòu)圖工藝，形成柵電極(圖中未示出)和柵線10，以及填充在第而絕緣層過孔11中的柵金屬104。其中，耦合電極7的至少一部分與柵線10的位置對應(yīng)，位于柵線10下方的一側(cè)。
[0055]步驟S4、如圖5所示，在完成步驟S3的基板100上沉積柵絕緣層102，對柵絕緣層10進(jìn)行構(gòu)圖工藝，形成柵絕緣層過孔12，位于耦合電極7的上方且不與柵線10相對的位置，與第二絕緣層過孔11的位置對應(yīng)，暴露出填充在第二絕緣層過孔11中的柵金屬104。
[0056]步驟S5、結(jié)合圖1所示，在完成步驟S4的基板100上沉積有源層，對所述有源層進(jìn)行構(gòu)圖工藝，形成位于柵電極上方的有源層圖案5。
[0057]步驟S6、結(jié)合圖1和圖5所示，采用沉積、濺射等成膜工藝在完成步驟S5的基板100上沉積源漏金屬層，如銅，對所述源漏金屬層進(jìn)行構(gòu)圖工藝，形成源電極3和漏電極4，以及填充在柵絕緣層過孔12中的源漏金屬105，其中，源電極3和漏電極4搭接在有源層圖案5的上方。
[0058]步驟S7、如圖6所示，在完成步驟S6的基板100上沉積鈍化層103，對鈍化層103進(jìn)行構(gòu)圖工藝，形成鈍化層過孔13，位于耦合電極7的上方且不與柵線10相對的位置，與柵絕緣層過孔12的位置對應(yīng)，暴露出填充在柵絕緣層過孔12中的源漏金屬105。
[0059]步驟S8、結(jié)合圖1和圖2所示，采用沉積、濺射等成膜工藝在基板100上形成第二透明導(dǎo)電層，如氧化銦錫、氧化銦鋅，對所述第二透明導(dǎo)電層進(jìn)行構(gòu)圖工藝，形成像素電極
6。其中，像素電極6的一部分與柵線10的位置對應(yīng)，位于柵線10上方的一側(cè)，并通過鈍化層過孔13、柵絕緣層過孔12中的源漏金屬105、第二絕緣層過孔11中的柵金屬104，與耦合電極7電性連接。像素電極6還通過鈍化層103的過孔與漏電極4連接。
[0060]上述只是舉例具體說明本實施例中陣列基板的結(jié)構(gòu)和制備過程，并不是一種限定。本發(fā)明中的薄膜晶體管還可以為頂柵結(jié)構(gòu)或共面結(jié)構(gòu)。
[0061]實施例二
[0062]本實施例中提供一種液晶面板，具體為以縱向電場作為驅(qū)動電場的薄膜晶體管液晶面板。所述液晶面板包括對盒設(shè)置的陣列基板和彩膜基板，所述陣列基板包括像素電極，所述彩膜基板包括公共電極。其中，所述陣列基板采用實施例一中的陣列基板。
[0063]由于提高了 Cst on gate的電荷存儲能力，滿足像素電極在一幀畫面的顯示時間內(nèi)維持像素電壓的需求，能夠?qū)崿F(xiàn)穩(wěn)定的畫面顯示，提高顯示質(zhì)量。
[0064]實施例三
[0065]本實施例中提供一種顯示裝置，其采用實施例二中的液晶面板，提高Cst ongate時的畫面顯示質(zhì)量。
[0066]以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本實用新型技術(shù)原理的前提下，還可以做出若干改進(jìn)和替換，這些改進(jìn)和替換也應(yīng)視為本實用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種陣列基板，包括柵線和數(shù)據(jù)線，以及由柵線和數(shù)據(jù)線限定的多個像素單元，所述像素單元包括薄膜晶體管和像素電極，所述像素電極與柵線之間形成有第一絕緣層，且所述像素電極的一部分與所述柵線位置對應(yīng)，形成第一交疊區(qū)域，所述像素電極和柵線在所述第一交疊區(qū)域形成第一存儲電容，其特征在于， 所述像素單元還包括一耦合電極，所述耦合電極與所述像素電極電性連接，所述耦合電極與所述像素電極分別位于所述柵線的兩側(cè)； 所述耦合電極與柵線之間形成有第二絕緣層，且所述耦合電極的至少一部分與所述柵線位置對應(yīng)，形成第二交疊區(qū)域，所述耦合電極和柵線在所述第二交疊區(qū)域形成第二存儲電容。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述耦合電極為透明電極。
3.根據(jù)權(quán)利要求1或2所述的陣列基板，其特征在于，所述耦合電極通過第一絕緣層過孔和第二絕緣層過孔與所述像素電極電性連接，其中，所述第一絕緣層過孔和第二絕緣層過孔的位置對應(yīng)，位于所述耦合電極的上方且不與所述柵線相對的位置。
4.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述像素電極位于所述柵線的上方，所述耦合電極位于所述柵線的下方； 所述第一絕緣層包括柵絕緣層和鈍化層； 所述第一絕緣層過孔包括柵絕緣層過孔和鈍化層過孔； 所述柵絕緣層在所述耦合電極的上方，與所述第二絕緣層過孔相對的位置形成所述柵絕緣層過孔，所述鈍化層在所述耦合電極的上方，與所述柵絕緣層過孔相對的位置形成所述鈍化層過孔； 所述耦合電極通過第二絕緣層過孔、柵絕緣層過孔和鈍化層過孔與所述像素電極電性連接。
5.根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，所述第二絕緣層過孔中填充有形成柵線的柵金屬。
6.根據(jù)權(quán)利要求5所述的陣列基板，其特征在于，所述柵金屬的材料為Al、Cu、Ta或MO/AL/MO 合金。
7.根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，所述柵絕緣層過孔中填充有形成數(shù)據(jù)線的源漏金屬。
8.根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，，所述源漏金屬的材料為Al、Cu、Ta或MO/AL/MO合金。
9.一種液晶面板，包括對盒設(shè)置的陣列基板和彩膜基板，所述陣列基板包括像素電極，所述彩膜基板包括公共電極，其特征在于，所述陣列基板采用權(quán)利要求1-8任一項所述的陣列基板。
10.一種顯示裝置，采用權(quán)利要求9所述的液晶面板。
【文檔編號】G02F1/1343GK203745776SQ201420117363
【公開日】2014年7月30日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2014年3月14日
【發(fā)明者】馮博, 馬禹, 王驍, 閆巖 申請人:北京京東方顯示技術(shù)有限公司, 京東方科技集團(tuán)股份有限公司