時鐘脈沖邊沿偵測裝置與方法
【專利摘要】本發(fā)明公開了一種時鐘脈沖邊沿偵測裝置，能夠偵測一待測時鐘脈沖的正沿與負沿，包含：一延遲電路，包含多個串聯(lián)的延遲單元，用來接收該待測時鐘脈沖并加以傳輸；一暫存器電路，包含多個暫存器，耦接該延遲電路，用來依據(jù)一工作時鐘脈沖記錄并輸出該待測時鐘脈沖的多個準位，其中每該暫存器包含一數(shù)據(jù)輸入端、一數(shù)據(jù)輸出端以及一工作時鐘脈沖接收端，該工作時鐘脈沖接收端用來接收該工作時鐘脈沖，該數(shù)據(jù)輸入端耦接于二相鄰延遲單元之間；一正沿偵測電路，包含多個正沿偵測單元，耦接該暫存器電路的該些數(shù)據(jù)輸出端，用來偵測該待測時鐘脈沖的正沿；以及一負沿偵測電路，包含多個負沿偵測單元，耦接該些數(shù)據(jù)輸出端，用來偵測該待測時鐘脈沖的負沿。
【專利說明】時鐘脈沖邊沿偵測裝置與方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于準位偵測裝置與方法，尤其是關(guān)于時鐘脈沖邊沿偵測裝置與方法。

【背景技術(shù)】
[0002]一般電子電路需要依據(jù)一參考時鐘脈沖以讓個別組件進行運作或讓不同組件同步運作。該參考時鐘脈沖通常由一頻率合成器依據(jù)一來源時鐘脈沖而產(chǎn)生。為了確保該參考時鐘脈沖具有均等的高準位維持時間與低準位維持時間以避免誤運作(malfunct1n),該頻率合成器理想上應產(chǎn)生工作周期為50%的參考時鐘脈沖。然而，由于制程飄移(process variat1n)的關(guān)系,該頻率合成器所產(chǎn)生的參考時鐘脈沖的工作周期可能迥異于50%，且由于設計資源上的限制，該頻率合成器可能不具備足夠的預置校正功能來更正該工作周期的偏差。因此，為了兼顧制程飄移的因素以及設計資源的有效利用，本【技術(shù)領(lǐng)域】需要一種能夠偵測參考時鐘脈沖的工作周期的技術(shù)，藉此了解制程飄移的影響并提供相關(guān)參數(shù)以供校正或供日后設計利用。
[0003]更多關(guān)于本領(lǐng)域的先前技術(shù)可參考下列文獻:專利號6671652的美國專利；專利號7400555的美國專利；以及專利號7403055的美國專利。


【發(fā)明內(nèi)容】

[0004]鑒于上述，本發(fā)明的一目的在于提供一種時鐘脈沖邊沿偵測裝置與一種時鐘脈沖邊沿偵測方法，藉此偵測一待測時鐘脈沖的正沿與負沿，并產(chǎn)生一偵測結(jié)果以供后續(xù)利用。
[0005]本發(fā)明的另一目的在于提供一種時鐘脈沖邊沿偵測裝置與一種時鐘脈沖邊沿偵測方法，藉此計算一待測時鐘脈沖的工作周期以供校正或設計參考。
[0006]本發(fā)明公開了一種時鐘脈沖邊沿偵測裝置，能夠偵測一待測時鐘脈沖的正沿與負沿。依據(jù)本發(fā)明的一實施例，該時鐘脈沖邊沿偵測裝置包含:一延遲電路，包含多個串聯(lián)的延遲單元，用來接收該待測時鐘脈沖并加以傳輸；一暫存器電路，包含多個暫存器，耦接該延遲電路，用來依據(jù)一工作時鐘脈沖記錄并輸出該待測時鐘脈沖的多個準位，其中每該暫存器包含一數(shù)據(jù)輸入端、一數(shù)據(jù)輸出端以及一工作時鐘脈沖接收端，該工作時鐘脈沖接收端用來接收該工作時鐘脈沖，該數(shù)據(jù)輸入端耦接于二該相鄰延遲單元之間；一正沿偵測電路，包含多個正沿偵測單元，耦接該暫存器電路的該些數(shù)據(jù)輸出端，用來偵測該待測時鐘脈沖的正沿，其中每該正沿偵測單元包含一正沿偵測邏輯單元，耦接二該相鄰暫存器的該數(shù)據(jù)輸出端，用來依據(jù)該二相鄰暫存器所分別記錄的該待測時鐘脈沖的準位產(chǎn)生一正沿偵測值；以及一負沿偵測電路，包含多個負沿偵測單元，耦接該暫存器電路的該些數(shù)據(jù)輸出端，用來偵測該待測時鐘脈沖的負沿，其中每該負沿偵測單元包含一負沿偵測邏輯單元，耦接二該相鄰暫存器的該數(shù)據(jù)輸出端，用來依據(jù)該二相鄰暫存器所分別記錄的該待測時鐘脈沖的準位產(chǎn)生一負沿偵測值。
[0007]上述實施例中，該時鐘脈沖邊沿偵測裝置可進一步包含:一計算電路，耦接該正沿偵測電路與該負沿偵測電路，用來依據(jù)該些正沿偵測值與該些負沿偵測值計算該待測時鐘脈沖的工作周期。
[0008]本發(fā)明亦公開了一種時鐘脈沖邊沿偵測方法，能夠偵測一待測時鐘脈沖的正沿與負沿，系由本發(fā)明的時鐘脈沖邊沿偵測裝置或其等效裝置來執(zhí)行。依據(jù)本發(fā)明的一實施例，該時鐘脈沖邊沿偵測方法包含下列步驟:接收該待測時鐘脈沖并依據(jù)一預先安排的傳輸過程來傳輸該待測時鐘脈沖；依據(jù)一工作時鐘脈沖記錄該待測時鐘脈沖的多個準位值；依據(jù)該多個準位值進行一正沿偵測邏輯運算，以偵測該待測時鐘脈沖的正沿，并產(chǎn)生多個正沿偵測值；儲存該多個正沿偵測值；依據(jù)該多個準位值進行一負沿偵測邏輯運算，以偵測該待測時鐘脈沖的負沿，并產(chǎn)生多個負沿偵測值；以及儲存該多個負沿偵測值，其中該正沿偵測邏輯運算相異于該負沿偵測邏輯運算。
[0009]上述實施例中，該時鐘脈沖邊沿偵測方法可進一步包含下列步驟:依據(jù)該些正沿偵測值與該些負沿偵測值計算該待測時鐘脈沖的工作周期。
[0010]有關(guān)本發(fā)明的特征、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

【專利附圖】

【附圖說明】
[0011]圖1為本發(fā)明的時鐘脈沖邊沿偵測裝置的一實施例的示意圖；
[0012]圖2a為圖1的正沿偵測電路的一實施例的示意圖；
[0013]圖2b為圖1的正沿偵測電路的另一實施例的示意圖；
[0014]圖3a為圖1的負沿偵測電路的一實施例的示意圖；
[0015]圖3b為圖1的負沿偵測電路的另一實施例的示意圖；
[0016]圖4為本發(fā)明的時鐘脈沖邊沿偵測裝置的另一實施例的示意圖；
[0017]圖5為本發(fā)明的時鐘脈沖邊沿偵測裝置的又一實施例的示意圖；
[0018]圖6為本發(fā)明的時鐘脈沖邊沿偵測方法的一實施例的流程圖；
[0019]圖7為本發(fā)明的時鐘脈沖邊沿偵測方法的另一實施例的流程圖；
[0020]圖8為本發(fā)明的時鐘脈沖邊沿偵測方法的又一實施例的流程圖。
[0021]其中，附圖標記說明如下:
[0022]100時鐘脈沖邊沿偵測裝置
[0023]110延遲電路
[0024]112延遲單元
[0025]120暫存電路
[0026]122暫存單元
[0027]130正沿偵測電路
[0028]132正沿偵測單元
[0029]1322正沿偵測邏輯單元
[0030]1324儲存單元
[0031]140負沿偵測電路
[0032]142負沿偵測單元
[0033]1422負沿偵測邏輯單元
[0034]1424儲存單元
[0035]150計算電路
[0036]160控制電路
[0037]400時鐘脈沖邊沿偵測裝置
[0038]500時鐘脈沖邊沿偵測裝置
[0039]S610接收一待測時鐘脈沖并依據(jù)一預先安排的傳輸過程來傳輸該待測時鐘脈沖
[0040]S620依據(jù)一工作時鐘脈沖記錄該待測時鐘脈沖的多個準位值
[0041]S630依據(jù)該多個準位值進行一正沿偵測邏輯運算，以偵測該待測時鐘脈沖的正沿，并產(chǎn)生多個正沿偵測值
[0042]S640儲存該多個正沿偵測值
[0043]S650依據(jù)該多個準位值進行一負沿偵測邏輯運算，以偵測該待測時鐘脈沖的負沿，并產(chǎn)生多個負沿偵測值
[0044]S660儲存該多個負沿偵測值
[0045]S670依據(jù)該些正沿偵測值與該些負沿偵測值計算該待測時鐘脈沖的工作周期
[0046]S680依據(jù)該待測時鐘脈沖的工作周期調(diào)整一時鐘脈沖的工作周期

【具體實施方式】
[0047]以下說明內(nèi)容的技術(shù)用語系參照本【技術(shù)領(lǐng)域】的習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語的解釋系以本說明書的說明或定義為準。
[0048]本發(fā)明的公開內(nèi)容包含時鐘脈沖邊沿偵測裝置與方法，用來偵測一待測時鐘脈沖的正沿與負沿，藉此產(chǎn)生一偵測結(jié)果以供后續(xù)利用。該裝置及方法可應用于一集成電路或一系統(tǒng)裝置，在實施為可能的前提下，本【技術(shù)領(lǐng)域】具有通常知識者能夠依本說明書的公開內(nèi)容來選擇等效的組件或步驟來實現(xiàn)本發(fā)明，亦即本發(fā)明的實施并不限于后敘的實施例。由于本發(fā)明的時鐘脈沖邊沿偵測裝置所包含的部分組件單獨而言可能為已知組件，因此在不影響該裝置發(fā)明的充分公開及可實施性的前提下，以下說明對于已知組件的細節(jié)將予以節(jié)略。此外，本發(fā)明的時鐘脈沖邊沿偵測方法可藉由本發(fā)明的時鐘脈沖邊沿偵測裝置或其等效裝置來實現(xiàn)，在不影響該方法發(fā)明的充分公開及可實施性的前提下，以下方法發(fā)明的說明將著重于步驟內(nèi)容而非硬件。
[0049]請參閱圖1，其系本發(fā)明的時鐘脈沖邊沿偵測裝置的一實施例的示意圖，該實施例可偵測一待測時鐘脈沖的正沿與負沿，并產(chǎn)生多個正沿偵測值與負沿偵測值以供利用，該待測時鐘脈沖可取自于一集成電路中容易發(fā)生時鐘脈沖飄移的部分，或該集成電路中容易受時鐘脈沖飄移所影響的部分。如圖1所示，本實施例的時鐘脈沖邊沿偵測裝置100包含:一延遲電路110，包含多個串聯(lián)的延遲單元112 (例如反相器、緩沖器或反相器與緩沖器的組合)，用來接收該待測時鐘脈沖并加以傳輸；一暫存器電路120，包含多個暫存器122 (例如正反器)，耦接該延遲電路110，用來依據(jù)一工作時鐘脈沖記錄并輸出該待測時鐘脈沖的多個準位，其中每個該暫存器112包含一數(shù)據(jù)輸入端、一數(shù)據(jù)輸出端以及一工作時鐘脈沖接收端，該工作時鐘脈沖接收端用來接收該工作時鐘脈沖，該數(shù)據(jù)輸入端耦接于二相鄰延遲單元112之間；一正沿偵測電路130，包含多個正沿偵測單元132，耦接該暫存器電路120的該些數(shù)據(jù)輸出端，用來偵測該待測時鐘脈沖的正沿，其中每個該正沿偵測單元132包含一正沿偵測邏輯單元1322 (例如邏輯閘或邏輯閘與反相器的組合)，耦接二相鄰暫存器122的數(shù)據(jù)輸出端，用來依據(jù)該二相鄰暫存器122所分別記錄的該待測時鐘脈沖的準位產(chǎn)生一正沿偵測值；以及一負沿偵測電路140，包含多個負沿偵測單元142 (例如邏輯閘或邏輯閘與反相器的組合)，耦接該暫存器電路120的該些數(shù)據(jù)輸出端，用來偵測該待測時鐘脈沖的負沿，其中每個該負沿偵測單元142包含一負沿偵測邏輯單元1422，耦接二相鄰暫存器122的數(shù)據(jù)輸出端，用來依據(jù)該二相鄰暫存器122所分別記錄的該待測時鐘脈沖的準位產(chǎn)生一負沿偵測值。上述正沿偵測值與負沿偵測值可用來定義該待測時鐘脈沖的工作周期，此部分容后說明。
[0050]請繼續(xù)參閱圖1，延遲電路110可由一或多個反相器及/或一或多個緩沖器所組成，而依據(jù)該待測時鐘脈沖所經(jīng)過的反相器的數(shù)目，每該正沿偵測單元132與每該負沿偵測單元142會分別對所接收的待測時鐘脈沖施以不同處理，藉此進行正沿及負沿偵測。舉例來說，若一正沿偵測單元132由二暫存單元122的數(shù)據(jù)輸出端所接收的二待測時鐘脈沖均經(jīng)過奇數(shù)個或偶數(shù)個(包含零個)反相器，該正沿偵測單元132會將該二待測時鐘脈沖的傳輸順序較晚者施以一反相處理，然后再執(zhí)行一邏輯與(Logic AND)處理(如圖2b所不)；若一正沿偵測單元132所接收的二待測時鐘脈沖分別經(jīng)過奇數(shù)個及偶數(shù)個反相器，該正沿偵測單元132屬于一正沿偵測單元連接順序的奇數(shù)者會將該二待測時鐘脈沖均施以該反相處理以及該邏輯與處理，而該正沿偵測單元132屬于該正沿偵測單元連接順序的偶數(shù)者會對該二待測時鐘脈沖施以該邏輯與處理(如圖2a所示);另一方面，若一負沿偵測單元142由二暫存單元122的數(shù)據(jù)輸出端所接收的二待測時鐘脈沖均經(jīng)過奇數(shù)個或偶數(shù)個的反相器，該負沿偵測單元142會將該二待測時鐘脈沖的傳輸順序較早者施以該反相處理，接著再執(zhí)行該邏輯與處理(如圖3b所示);而若一負沿偵測單元142所接收的二待測時鐘脈沖分別經(jīng)過奇數(shù)個及偶數(shù)個的反相器，該負沿偵測單元142屬于一負沿偵測單元連接順序的奇數(shù)者會對該二待測時鐘脈沖施以該邏輯與處理，而該負沿偵測單元142屬于該負沿偵測單元連接順序的偶數(shù)者則會對該二待測時鐘脈沖均施以該反相處理以及該邏輯與處理(如圖3a所示)。
[0051]請參閱圖2a，其系圖1的正沿偵測電路130的一實施例的示意圖，如圖所示，于該時鐘脈沖邊沿偵測裝置100中，該多個延遲單元112均為反相器，此時任二個相鄰的正沿偵測單元132的其中之一會利用其正沿偵測邏輯單元1322對該待測時鐘脈沖作一反相處理以及一邏輯與處理，另一個正沿偵測單元132則會利用其正沿偵測邏輯單元1322對該待測時鐘脈沖作該邏輯與處理，藉此產(chǎn)生該些正沿偵測值。另請參閱圖2b，其系圖1的正沿偵測電路130的另一實施例的示意圖，如圖所示，于該時鐘脈沖邊沿偵測裝置100中，該多個延遲單元112均為緩沖器，此時該些正沿偵測單元132會對所接收的待測時鐘脈沖執(zhí)行相同或等效處理，以產(chǎn)生該些正沿偵測值，更精確地說，每該正沿偵測單元132會利用其正沿偵測邏輯單元1322對所接收的二待測時鐘脈沖的傳輸順序較早者施以一邏輯與處理，而對該二待測時鐘脈沖的傳輸順序較晚者施以一反相處理與該邏輯與處理。
[0052]請繼續(xù)參閱圖2a與圖2b，于此二實施例中，每該正沿偵測單元132另包含一正沿偵測值儲存單元1324 (例如一正反器)，其耦接該正沿偵測邏輯單元1322，用來依據(jù)該工作時鐘脈沖記錄該正沿偵測值。然而于本發(fā)明的另一實施例中，該些正沿偵測單元132耦接至一儲存電路(未圖標)，并將該些正沿偵測值儲存于該儲存電路中，其中該儲存電路可透過已知的技術(shù)來實現(xiàn)。
[0053]另一方面，請參閱圖3a，其系圖1的負沿偵測電路140的一實施例的示意圖，如圖所示，于該時鐘脈沖邊沿偵測裝置100中，該多個延遲單元112均為反相器，此時任二個相鄰的負沿偵測單元142的其中之一會對該待測時鐘脈沖施以一邏輯與處理，另一個負沿偵測單元142則會對該待測時鐘脈沖施以一反相處理以及該邏輯與處理，藉此產(chǎn)生該些負沿偵測值。另請參閱圖3b，其系圖1的負沿偵測電路140的另一實施例的示意圖，如圖所示，于該時鐘脈沖邊沿偵測裝置100中，該多個延遲單元112均為緩沖器，此時該些負沿偵測單元142會對該待測時鐘脈沖執(zhí)行相同或等效處理，以產(chǎn)生該些負沿偵測值，更精確地說，每該負沿偵測單元142會利用其負沿偵測邏輯單元1422對所接收的二待測時鐘脈沖的傳輸順序較早者施以一反相處理與一邏輯與處理，而對該二待測時鐘脈沖的傳輸順序較晚者施以該邏輯與處理。
[0054]請繼續(xù)參閱圖3a與圖3b，于此二實施例中，每該負沿偵測單元142另包含一負沿偵測值儲存單元1424 (例如一正反器)，其耦接該負沿偵測邏輯單元1422，用來依據(jù)該工作時鐘脈沖記錄該負沿偵測值。然而于本發(fā)明的另一實施例中，該些負沿偵測單元142耦接至一儲存電路(未圖標)，并將該些負沿偵測值儲存于該儲存電路中，其中該儲存電路可透過已知的技術(shù)來實現(xiàn)。請注意，前述多個正沿偵測值需記錄至少二正沿且多個負沿偵測值需記錄至少一負沿，或該些負沿偵測值需記錄至少二負沿且該些正沿偵測值需記錄至少一正沿，藉此保存足夠的時鐘脈沖邊沿信息以供利用，換句話說，延遲單元112的數(shù)目、暫存單元122的數(shù)目、正沿偵測單元132的數(shù)目以及負沿偵測單元142的數(shù)目須足以記錄最低限度的時鐘脈沖邊沿信息以供利用。
[0055]請參閱圖4，其系本發(fā)明的時鐘脈沖邊沿偵測裝置的另一實施例的示意圖。圖4與圖1的差別在于圖4的時鐘脈沖邊沿偵測裝置400進一步包含:一計算電路150，耦接該正沿偵測電路130與該負沿偵測電路140，用來依據(jù)該些正沿偵測值與該些負沿偵測值計算該待測時鐘脈沖的工作周期。更精確地說，該計算電路150依據(jù)該些正沿偵測值所記錄的一正沿與該些負沿偵測值所記錄的一負沿的間隔來決定該待測時鐘脈沖的工作周期的分子，并依據(jù)該些正沿偵測值所記錄的二正沿的間隔或該些負沿偵測值所記錄的二負沿的間隔來決定該待測時鐘脈沖的工作周期的分母，進而依據(jù)該分子與該分母計算出該待測時鐘脈沖的工作周期。舉例而言，假定該些正沿偵測值為0001000000000100000000，該些負沿偵測值為0000000001000000000100，此時該計算電路150可將該些正沿偵測值的第一個正沿與該些負沿偵測值的第一個負沿的間隔6作為該待測時鐘脈沖的工作周期的分子，并將二相鄰正沿或二相鄰負沿的間隔10作為該待測時鐘脈沖的工作周期的分母，藉此將該分子除以該分母以得到該工作周期為6/10，亦即為60%。本實施例中，該計算電路150另包含一儲存單元(未圖標)，用來儲存該工作周期以供存取。
[0056]請參閱圖5，其系本發(fā)明的時鐘脈沖邊沿偵測裝置的又一實施例的示意圖。圖5與圖4的差別在于圖5的時鐘脈沖邊沿偵測裝置500進一步包含:一控制電路160，耦接該計算電路150，用來依據(jù)該待測時鐘脈沖的工作周期調(diào)整一時鐘脈沖的工作周期，其中該時鐘脈沖可以是該待測時鐘脈沖或其來源時鐘脈沖。上述控制電路160可透過已知的脈沖寬度調(diào)整(pulse width modulat1n)技術(shù)來實現(xiàn),或經(jīng)由其它已知的工作周期調(diào)整技術(shù)來實現(xiàn)，由于本領(lǐng)域技術(shù)人員能夠依需求或設計規(guī)范來采用已知的工作周期調(diào)整技術(shù)以實現(xiàn)該控制電路，在不影響本發(fā)明的充分公開及可實施性的前提下，不必要的說明在此予以省略。
[0057]請參閱圖6，除前述的時鐘脈沖邊沿偵測裝置外，本發(fā)明亦提供一種時鐘脈沖邊沿偵測方法，能夠偵測一待測時鐘脈沖的正沿與負沿，該方法可由本發(fā)明的時鐘脈沖邊沿偵測裝置或其等效裝置來執(zhí)行，并包含下列步驟:
[0058]步驟S610:接收一待測時鐘脈沖并依據(jù)一預先安排的傳輸過程來傳輸該待測時鐘脈沖。本步驟可藉由圖1的延遲電路110或其等效電路來執(zhí)行；
[0059]步驟S620:依據(jù)一工作時鐘脈沖記錄該待測時鐘脈沖的多個準位值。本步驟可藉由圖1的暫存電路120或其等效電路來執(zhí)行；
[0060]步驟S630:依據(jù)該多個準位值進行一正沿偵測邏輯運算，以偵測該待測時鐘脈沖的正沿，并產(chǎn)生多個正沿偵測值。本步驟可藉由圖1的正沿偵測電路130或其等效電路來執(zhí)行；
[0061]步驟S640:儲存該多個正沿偵測值。本步驟可藉由圖2a與圖2b的儲存單元1324來執(zhí)行；
[0062]步驟S650:依據(jù)該多個準位值進行一負沿偵測邏輯運算，以偵測該待測時鐘脈沖的負沿，并產(chǎn)生多個負沿偵測值，其中該負沿偵測邏輯運算相異于前述正沿偵測邏輯運算。本步驟可藉由圖1的負沿偵測電路140或其等效電路來執(zhí)行；以及
[0063]步驟S660:儲存該多個負沿偵測值，其中該些負沿偵測值記錄至少二負沿且該些正沿偵測值記錄至少一正沿，或者該些正沿偵測值記錄至少二正沿且該些負沿偵測值記錄至少一負沿。本步驟可藉由圖3a與圖3b的儲存單元1424來執(zhí)行。
[0064]承上所述，當該預先安排的傳輸過程系利用多個反相器來執(zhí)行時(例如圖2a與圖3a所示)，該正沿偵測邏輯運算系對三個連續(xù)的準位值的前二者施以一第一處理，而對該三個連續(xù)的準位值的后二者施以一第二處理，該負沿偵測邏輯運算則對三個連續(xù)的準位值的前二者施以該第二處理，而對該三個連續(xù)的準位值的后二者施以該第一處理，本實施例中，該第一處理系一反相處理與一邏輯與處理，該第二處理系該邏輯與處理。另外，當該預先安排的傳輸過程系利用多個緩沖器來執(zhí)行時(例如圖2b與圖3b所示)，該正沿偵測邏輯運算系對任二個連續(xù)的準位值施以一第三處理，該負沿偵測邏輯運算系對任二個連續(xù)的準位值施以一第四處理，本實施例中，該第三處理系對二連續(xù)的準位值的前者施以一邏輯與處理，并對后者施以一反相處理與該邏輯與處理，該第四處理系對二連續(xù)的準位值的前者施以該反相處理與該邏輯與處理，并對后者施以該邏輯與處理。
[0065]請參閱圖7，其系本發(fā)明的時鐘脈沖邊沿偵測方法的另一實施例的示意圖，本實施例與圖6的差異在于本實施例進一步包含下列步驟:
[0066]步驟S670:依據(jù)該些正沿偵測值與該些負沿偵測值計算該待測時鐘脈沖的工作周期。舉例來說，本步驟可先依據(jù)該些正沿偵測值所記錄的一正沿與該些負沿偵測值所記錄的一負沿的間隔來決定該待測時鐘脈沖的工作周期的分子，再依據(jù)該些正沿偵測值所記錄的二正沿的間隔或該些負沿偵測值所記錄的二負沿的間隔來決定該待測時鐘脈沖的工作周期的分母，接著依據(jù)該分子與該分母計算出該待測時鐘脈沖的工作周期。上述步驟S670可藉由圖4的計算電路150來執(zhí)行。
[0067]請參閱圖8，其系本發(fā)明的時鐘脈沖邊沿偵測方法的又一實施例的示意圖，本實施例與圖7的差異在于本實施例進一步包含下列步驟:
[0068]步驟S680:依據(jù)該待測時鐘脈沖的工作周期調(diào)整一時鐘脈沖的工作周期，其中該時鐘脈沖可以是該待測時鐘脈沖或其來源時鐘脈沖。本步驟可藉由圖5的控制電路160來執(zhí)行。
[0069]由于本【技術(shù)領(lǐng)域】具有通常知識者可藉由圖1至圖5的裝置發(fā)明的公開內(nèi)容來了解圖6至圖8的方法發(fā)明的實施細節(jié)與變化，因此，為避免贅文，在不影響該方法發(fā)明的公開要求及可實施性的前提下，重復及冗余的說明將予以節(jié)略。請注意，前揭圖標中，組件的形狀、尺寸、比例以及步驟的順序等僅為示意，系供本【技術(shù)領(lǐng)域】具有通常知識者了解本發(fā)明之用，非用以限制本發(fā)明。另外，本【技術(shù)領(lǐng)域】人士可依本發(fā)明的公開內(nèi)容及自身的需求選擇性地實施任一實施例的部分或全部技術(shù)特征，或者選擇性地實施多個實施例的部分或全部技術(shù)特征的組合，藉此增加本發(fā)明實施時的彈性。
[0070]綜上所述，本發(fā)明所公開的時鐘脈沖邊沿偵測裝置與方法能夠偵測一待測時鐘脈沖的正沿與負沿，藉此判斷制程飄移或工作條件(例如工作電壓)等因素是否對該待測時鐘脈沖的工作周期造成影響，并可依據(jù)偵測結(jié)果進行時序校正或?qū)⒃搨蓽y結(jié)果作為后續(xù)設計的參考。
[0071]雖然本發(fā)明的實施例如上所述，然而該些實施例并非用來限定本發(fā)明，本領(lǐng)域技術(shù)人員可依據(jù)本發(fā)明的明示或隱含的內(nèi)容對本發(fā)明的技術(shù)特征施以變化，凡此種種變化均可能屬于本發(fā)明所尋求的專利保護范疇，換言之，本發(fā)明的專利保護范圍須視本說明書的權(quán)利要求所界定者為準。
【權(quán)利要求】
1.一種時鐘脈沖邊沿偵測裝置，能夠偵測一待測時鐘脈沖的正沿與負沿，包含: 一延遲電路，包含多個串聯(lián)的延遲單元，用來接收所述待測時鐘脈沖并加以傳輸； 一暫存器電路，包含多個暫存器，耦接所述延遲電路，用來依據(jù)一工作時鐘脈沖記錄并輸出所述待測時鐘脈沖的多個準位，其中每個所述暫存器包含一數(shù)據(jù)輸入端、一數(shù)據(jù)輸出端以及一工作時鐘脈沖接收端，所述工作時鐘脈沖接收端用來接收所述工作時鐘脈沖，所述數(shù)據(jù)輸入端耦接于兩個所述相鄰延遲單元之間； 一正沿偵測電路，包含多個正沿偵測單元，耦接所述暫存器電路的所述數(shù)據(jù)輸出端，用來偵測所述待測時鐘脈沖的正沿，其中每個所述正沿偵測單元包含: 一正沿偵測邏輯單元，耦接兩個所述相鄰暫存器的所述數(shù)據(jù)輸出端，用來依據(jù)所述兩個相鄰暫存器所分別記錄的所述待測時鐘脈沖的準位產(chǎn)生一正沿偵測值；以及 一負沿偵測電路，包含多個負沿偵測單元，耦接所述暫存器電路的所述數(shù)據(jù)輸出端，用來偵測所述待測時鐘脈沖的負沿，其中每個所述負沿偵測單元包含: 一負沿偵測邏輯單元，耦接兩個所述相鄰暫存器的所述數(shù)據(jù)輸出端，用來依據(jù)所述兩個相鄰暫存器所分別記錄的所述待測時鐘脈沖的準位產(chǎn)生一負沿偵測值。
2.根據(jù)權(quán)利要求1所述的時鐘脈沖邊沿偵測裝置，其中，所述多個延遲單元為反相器，此時任意兩個相鄰的所述正沿偵測單元的其中之一對所述待測時鐘脈沖作一反相處理以及一邏輯與(Logic AND)處理；所述兩個相鄰正沿偵測單元的其中另一個對所述待測時鐘脈沖作所述邏輯與處理；任意兩個相鄰的所述負沿偵測單元的其中之一對所述待測時鐘脈沖作所述邏輯與處理；以及所述兩個相鄰負沿偵測單元的其中另一個對所述待測時鐘脈沖作所述反相處理以及所述邏輯與處理，藉此產(chǎn)生所述正沿偵測值與所述負沿偵測值。
3.根據(jù)權(quán)利要求1所述的時鐘脈沖邊沿偵測裝置，其中所，述多個延遲單元為緩沖器，此時所述正沿偵測單元執(zhí)行相同或等效處理，且所述負沿偵測單元執(zhí)行相同或等效處理。
4.根據(jù)權(quán)利要求1所述的時鐘脈沖邊沿偵測裝置，其中， 每個所述正沿偵測單元所接收的兩個所述待測時鐘脈沖若均經(jīng)過奇數(shù)個或偶數(shù)個反相器，所述正沿偵測單元將所述兩個待測時鐘脈沖的傳輸順序較晚者施以一反相處理，然后執(zhí)行一邏輯與處理； 每個所述正沿偵測單元所接收的兩個所述待測時鐘脈沖若分別經(jīng)過奇數(shù)個及偶數(shù)個反相器，所述正沿偵測單元屬于一正沿偵測單元連接順序的奇數(shù)者將所述兩個待測時鐘脈沖均施以所述反相處理與所述邏輯與處理，而所述正沿偵測單元屬于所述正沿偵測單元連接順序的偶數(shù)者將所述兩個待測時鐘脈沖施以所述邏輯與處理； 每個所述負沿偵測單元所接收的兩個所述待測時鐘脈沖若均經(jīng)過奇數(shù)個或偶數(shù)個的反相器，所述負沿偵測單元將所述兩個待測時鐘脈沖的傳輸順序較早者施以所述反相處理，接著執(zhí)行所述邏輯與處理；以及， 每個所述負沿偵測單元所接收的兩個所述待測時鐘脈沖若分別經(jīng)過奇數(shù)個及偶數(shù)個的反相器，所述負沿偵測單元屬于一負沿偵測單元連接順序的奇數(shù)者對所述兩個待測時鐘脈沖施以所述邏輯與處理，而所述負沿偵測單元屬于所述負沿偵測單元連接順序的偶數(shù)者將所述兩個待測時鐘脈沖均施以所述反相處理以及所述邏輯與處理。
5.根據(jù)權(quán)利要求1所述的時鐘脈沖邊沿偵測裝置，其中，所述暫存器為正反器。
6.根據(jù)權(quán)利要求1所述的時鐘脈沖邊沿偵測裝置，其中， 每個所述正沿偵測單元進一步包含: 一正沿偵測值儲存單元，耦接所述正沿偵測邏輯單元，用來依據(jù)所述工作時鐘脈沖記錄所述正沿偵測值；以及 每個所述負沿偵測單元進一步包含: 一負沿偵測值儲存單元，耦接所述負沿偵測邏輯單元，用來依據(jù)所述工作時鐘脈沖記錄所述負沿偵測值。
7.根據(jù)權(quán)利要求1所述的時鐘脈沖邊沿偵測裝置，其中，進一步包含: 一計算電路，耦接所述正沿偵測電路與所述負沿偵測電路，用來依據(jù)所述正沿偵測值與所述負沿偵測值計算所述待測時鐘脈沖的工作周期。
8.根據(jù)權(quán)利要求7所述的時鐘脈沖邊沿偵測裝置，其中所述計算電路依據(jù)所述些正沿偵測值所記錄的一正沿與所述些負沿偵測值所記錄的一負沿的間隔來決定所述待測時鐘脈沖的工作周期的分子，并依據(jù)所述正沿偵測值所記錄的兩個正沿的間隔或所述負沿偵測值所記錄的兩個負沿的間隔來決定所述待測時鐘脈沖的工作周期的分母，再進而依據(jù)所述分子與分母計算所述待測時鐘脈沖的工作周期。
9.根據(jù)權(quán)利要求7所述的時鐘脈沖邊沿偵測裝置，其中，進一步包含: 一控制電路，耦接所述計算電路，用來依據(jù)所述待測時鐘脈沖的工作周期調(diào)整一時鐘脈沖的工作周期。
10.根據(jù)權(quán)利要求1所述的時鐘脈沖邊沿偵測裝置，其中所述正沿偵測值記錄至少兩個正沿且所述負沿偵測值記錄至少一個負沿，或所述負沿偵測值記錄至少兩個負沿且所述正沿偵測值記錄至少一個正沿。
11.一種時鐘脈沖邊沿偵測方法，能夠偵測一待測時鐘脈沖的正沿與負沿，由一時鐘脈沖邊沿偵測裝置來執(zhí)行，包含下列步驟: 接收所述待測時鐘脈沖并依據(jù)一預先安排的傳輸過程來傳輸所述待測時鐘脈沖； 依據(jù)一工作時鐘脈沖記錄所述待測時鐘脈沖的多個準位值； 依據(jù)所述多個準位值進行一正沿偵測邏輯運算，以偵測所述待測時鐘脈沖的正沿，并產(chǎn)生多個正沿偵測值； 儲存所述多個正沿偵測值； 依據(jù)所述多個準位值進行一負沿偵測邏輯運算，以偵測所述待測時鐘脈沖的負沿，并產(chǎn)生多個負沿偵測值；以及 儲存所述多個負沿偵測值， 其中所述正沿偵測邏輯運算相異于所述負沿偵測邏輯運算。
12.根據(jù)權(quán)利要求11所述的時鐘脈沖邊沿偵測方法，其中，所述預先安排的傳輸過程是利用多個反相器來實現(xiàn)，此時所述正沿偵測邏輯運算是對三個連續(xù)的所述準位值的前二者施以一第一處理，而對所述三個連續(xù)的所述準位值的后二者施以一第二處理，所述負沿偵測邏輯運算則對三個連續(xù)的所述準位值的前二者施以所述第二處理，而對所述三個連續(xù)的所述準位值的后二者施以所述第一處理。
13.根據(jù)權(quán)利要求12所述的時鐘脈沖邊沿偵測方法，其中，所述第一處理為一反相處理與一邏輯與處理，所述第二處理為所述邏輯與處理。
14.根據(jù)權(quán)利要求11所述的時鐘脈沖邊沿偵測方法，其中所述預先安排的傳輸過程是利用多個緩沖器來實現(xiàn)，此時所述正沿偵測邏輯運算是對任意兩個連續(xù)的所述準位值施以一第三處理，所述負沿偵測邏輯運算是對任意兩個連續(xù)的所述準位值施以一第四處理。
15.根據(jù)權(quán)利要求14所述的時鐘脈沖邊沿偵測方法，其中，所述第三處理是對兩個連續(xù)的所述準位值的前者施以一邏輯與處理，并對后者施以一反相處理與所述邏輯與處理；所述第四處理是對兩個連續(xù)的所述準位值的前者施以所述反相處理與所述邏輯與處理，并對后者施以所述邏輯與處理。
16.根據(jù)權(quán)利要求11所述的時鐘脈沖邊沿偵測方法，其中，儲存所述正沿偵測值的步驟以及儲存所述負沿偵測值的步驟是依據(jù)所述工作時鐘脈沖來執(zhí)行。
17.根據(jù)權(quán)利要求11所述的時鐘脈沖邊沿偵測方法，其中，進一步包含下列步驟: 依據(jù)所述正沿偵測值與所述負沿偵測值計算所述待測時鐘脈沖的工作周期。
18.根據(jù)權(quán)利要求11所述的時鐘脈沖邊沿偵測方法，其中，計算所述待測時鐘脈沖的工作周期的步驟包含: 依據(jù)所述正沿偵測值所記錄的一正沿與所述負沿偵測值所記錄的一負沿的間隔來決定所述待測時鐘脈沖的工作周期的分子； 依據(jù)所述正沿偵測值所記錄的兩個正沿的間隔或所述負沿偵測值所記錄的兩個負沿的間隔來決定所述待測時鐘脈沖的工作周期的分母；以及， 依據(jù)所述分子與所述分母計算出所述待測時鐘脈沖的工作周期。
19.根據(jù)權(quán)利要求17所述的時鐘脈沖邊沿偵測方法，其中，進一步包含下列步驟: 依據(jù)所述待測時鐘脈沖的工作周期調(diào)整一時鐘脈沖的工作周期。
20.根據(jù)權(quán)利要求11所述的時鐘脈沖邊沿偵測方法，其中所述正沿偵測值記錄至少兩個正沿且所述負沿偵測值記錄至少一個負沿，或所述負沿偵測值記錄至少兩個負沿且所述正沿偵測值記錄至少一個正沿。
【文檔編號】G01R31/317GK104345264SQ201310323106
【公開日】2015年2月11日 申請日期:2013年7月29日 優(yōu)先權(quán)日:2013年7月29日
【發(fā)明者】羅宇誠, 陳瑩晏, 曾昭文, 李日農(nóng) 申請人:瑞昱半導體股份有限公司