本發(fā)明涉及芯片測(cè)試，具體涉及一種降低芯片測(cè)試延遲的測(cè)試方法。

背景技術(shù)：

1、芯片性能測(cè)試過程中，pattern文件中向量的執(zhí)行根據(jù)測(cè)試結(jié)果不同而存在分支時(shí)，當(dāng)出現(xiàn)解析后的數(shù)據(jù)突然指到pattern文件的某一行，而這一行可能在對(duì)應(yīng)的外部?jī)?nèi)存的一個(gè)位置，則從外部?jī)?nèi)存中臨時(shí)加載pattern文件內(nèi)相應(yīng)數(shù)據(jù)，從解析至波形發(fā)出這一過程中會(huì)存在極高的延遲，嚴(yán)重影響測(cè)試設(shè)備對(duì)芯片的測(cè)試效率。

2、從外部?jī)?nèi)存中臨時(shí)加載pattern文件內(nèi)相應(yīng)數(shù)據(jù)過程中可能在刷新，或者繁忙等問題，例如：加載單元?jiǎng)偘l(fā)送一個(gè)讀請(qǐng)求，外部?jī)?nèi)存處于正在等待讀回的時(shí)候。那么此時(shí)外部的內(nèi)存就無(wú)法馬上響應(yīng)數(shù)據(jù)，而導(dǎo)致解析中斷，從而發(fā)生輸出波形錯(cuò)誤，嚴(yán)重影響測(cè)試設(shè)備對(duì)芯片的測(cè)試效果。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本發(fā)明要解決的問題是提供一種降低芯片測(cè)試延遲的測(cè)試方法，能夠降低芯片測(cè)試的跳轉(zhuǎn)延遲，提高測(cè)試的準(zhǔn)確性。

2、為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是：

3、一種降低芯片測(cè)試延遲的測(cè)試方法，包括解析并執(zhí)行pattern數(shù)據(jù)的測(cè)試芯片和存儲(chǔ)pattern數(shù)據(jù)的外掛內(nèi)存，所述測(cè)試芯片內(nèi)設(shè)置第一存儲(chǔ)區(qū)和第二存儲(chǔ)區(qū)；

4、步驟一，構(gòu)建第一存儲(chǔ)區(qū)，獲取跳轉(zhuǎn)指令的跳轉(zhuǎn)地址，以跳轉(zhuǎn)地址為起始搬運(yùn)一段第一長(zhǎng)度的pattern數(shù)據(jù)并存儲(chǔ)至第一存儲(chǔ)區(qū)，使用相同方法搬運(yùn)所有跳轉(zhuǎn)指令同位置的pattern數(shù)據(jù)；

5、步驟二，構(gòu)建和執(zhí)行第二存儲(chǔ)區(qū)，連續(xù)搬運(yùn)外掛內(nèi)存內(nèi)若干段第二長(zhǎng)度的pattern數(shù)據(jù)并存儲(chǔ)至第二存儲(chǔ)區(qū)，依據(jù)搬運(yùn)順序依次解析并執(zhí)行pattern數(shù)據(jù)，刪除執(zhí)行后的pattern數(shù)據(jù)；

6、步驟三，判斷步驟二內(nèi)執(zhí)行過程中是否有跳轉(zhuǎn)指令，否，繼續(xù)執(zhí)行步驟二，直至完成所有pattern數(shù)據(jù)的搬運(yùn)、解析和執(zhí)行，是，執(zhí)行步驟四；

7、步驟四，執(zhí)行第一存儲(chǔ)區(qū)，重構(gòu)第二存儲(chǔ)區(qū)和依據(jù)跳轉(zhuǎn)指令跳轉(zhuǎn)至第一存儲(chǔ)區(qū)，解析并執(zhí)行與跳轉(zhuǎn)指令對(duì)應(yīng)的pattern數(shù)據(jù)后，執(zhí)行步驟二。

8、進(jìn)一步的，所述第二存儲(chǔ)區(qū)設(shè)有用于確定內(nèi)存占比的水位值，所述pattern數(shù)據(jù)的搬運(yùn)速度大于pattern數(shù)據(jù)的解析并執(zhí)行的速度，以使第二存儲(chǔ)區(qū)的水位值保持在穩(wěn)定區(qū)間。

9、進(jìn)一步的，所述重構(gòu)第二存儲(chǔ)區(qū)包括：清除第二存儲(chǔ)區(qū)內(nèi)所有pattern數(shù)據(jù)，獲取跳轉(zhuǎn)指令對(duì)應(yīng)的跳轉(zhuǎn)地址，間隔跳轉(zhuǎn)地址第一長(zhǎng)度后順序搬運(yùn)第二長(zhǎng)度的pattern數(shù)據(jù)，并存儲(chǔ)至第一存儲(chǔ)區(qū)。

10、進(jìn)一步的，所述第一存儲(chǔ)區(qū)包括地址表，所述地址表包括跳轉(zhuǎn)指令名稱和pattern頭段的地址信息；

11、通過查表法快速定位所需pattern數(shù)據(jù)。

12、進(jìn)一步的，所述跳轉(zhuǎn)指令包括跳轉(zhuǎn)至指定位置和返回跳轉(zhuǎn)位置。

13、本發(fā)明具有的優(yōu)點(diǎn)和積極效果是：

14、通過在測(cè)試芯片內(nèi)設(shè)置第一存儲(chǔ)區(qū)，每個(gè)跳轉(zhuǎn)指令對(duì)應(yīng)有跳轉(zhuǎn)地址，第一存儲(chǔ)區(qū)內(nèi)存儲(chǔ)所有跳轉(zhuǎn)指令的pattern頭段，當(dāng)測(cè)試芯片解析過程中出現(xiàn)跳轉(zhuǎn)指令時(shí)，直接解析并執(zhí)行第一存儲(chǔ)區(qū)內(nèi)對(duì)應(yīng)的pattern頭段，避免出現(xiàn)跳轉(zhuǎn)延遲。

15、測(cè)試芯片內(nèi)設(shè)有第二存儲(chǔ)區(qū)，用于分段搬運(yùn)外掛內(nèi)存內(nèi)的pattern數(shù)據(jù)，提高pattern數(shù)據(jù)解析的連續(xù)性；當(dāng)出現(xiàn)跳轉(zhuǎn)指令時(shí)及時(shí)清除第二存儲(chǔ)區(qū)內(nèi)pattern數(shù)據(jù)，以其跳轉(zhuǎn)地址間隔第一長(zhǎng)度后對(duì)應(yīng)的地址為新起始地址，以連續(xù)搬運(yùn)若干段第二長(zhǎng)度的pattern數(shù)據(jù)，第一存儲(chǔ)區(qū)內(nèi)的與跳轉(zhuǎn)指令對(duì)應(yīng)的pattern頭段解析完成后，回到第二存儲(chǔ)區(qū)繼續(xù)解析，不會(huì)出現(xiàn)解析中斷的情況，提高輸出波形的準(zhǔn)確性和連續(xù)性，以提高測(cè)試效果。

技術(shù)特征：

1.一種降低芯片測(cè)試延遲的測(cè)試方法，其特征在于，包括解析并執(zhí)行pattern數(shù)據(jù)的測(cè)試芯片和存儲(chǔ)pattern數(shù)據(jù)的外掛內(nèi)存，所述測(cè)試芯片內(nèi)設(shè)置第一存儲(chǔ)區(qū)和第二存儲(chǔ)區(qū)；

2.根據(jù)權(quán)利要求1所述的一種降低芯片測(cè)試延遲的測(cè)試方法，其特征在于，所述第二存儲(chǔ)區(qū)設(shè)有用于確定內(nèi)存占比的水位值，所述pattern數(shù)據(jù)的搬運(yùn)速度大于pattern數(shù)據(jù)的解析并執(zhí)行的速度，以使第二存儲(chǔ)區(qū)的水位值保持在穩(wěn)定區(qū)間。

3.根據(jù)權(quán)利要求1所述的一種降低芯片測(cè)試延遲的測(cè)試方法，其特征在于，所述重構(gòu)第二存儲(chǔ)區(qū)包括：清除第二存儲(chǔ)區(qū)內(nèi)所有pattern數(shù)據(jù)，獲取跳轉(zhuǎn)指令對(duì)應(yīng)的跳轉(zhuǎn)地址，間隔跳轉(zhuǎn)地址第一長(zhǎng)度后順序搬運(yùn)第二長(zhǎng)度的pattern數(shù)據(jù)，并存儲(chǔ)至第一存儲(chǔ)區(qū)。

4.根據(jù)權(quán)利要求1所述的一種降低芯片測(cè)試延遲的測(cè)試方法，其特征在于，所述第一存儲(chǔ)區(qū)包括地址表，所述地址表包括跳轉(zhuǎn)指令名稱和對(duì)應(yīng)pattern數(shù)據(jù)的地址信息；通過查表法快速定位所需pattern數(shù)據(jù)。

5.根據(jù)權(quán)利要求1所述的一種降低芯片測(cè)試延遲的測(cè)試方法，其特征在于，所述跳轉(zhuǎn)指令包括跳轉(zhuǎn)至指定位置和返回跳轉(zhuǎn)位置。

技術(shù)總結(jié)
本發(fā)明提供一種降低芯片測(cè)試延遲的測(cè)試方法，包括步驟一，獲取跳轉(zhuǎn)指令的跳轉(zhuǎn)地址，以跳轉(zhuǎn)地址為起始搬運(yùn)一段第一長(zhǎng)度的pattern數(shù)據(jù)并存儲(chǔ)至第一存儲(chǔ)區(qū)，使用相同方法搬運(yùn)所有跳轉(zhuǎn)指令同位置的pattern數(shù)據(jù)；步驟二，連續(xù)搬運(yùn)外掛內(nèi)存內(nèi)若干段第二長(zhǎng)度的pattern數(shù)據(jù)并存儲(chǔ)至第二存儲(chǔ)區(qū)，依據(jù)搬運(yùn)順序依次解析并執(zhí)行pattern數(shù)據(jù)，刪除執(zhí)行后的pattern數(shù)據(jù)；步驟三，判斷步驟二內(nèi)執(zhí)行過程中是否有跳轉(zhuǎn)指令，否，繼續(xù)執(zhí)行步驟二，直至完成所有pattern數(shù)據(jù)的搬運(yùn)、解析和執(zhí)行，是，執(zhí)行步驟四；步驟四，重構(gòu)第二存儲(chǔ)區(qū)和依據(jù)跳轉(zhuǎn)指令跳轉(zhuǎn)至第一存儲(chǔ)區(qū)，解析并執(zhí)行與跳轉(zhuǎn)指令對(duì)應(yīng)的pattern數(shù)據(jù)后，執(zhí)行步驟二。本發(fā)明能夠降低芯片測(cè)試的跳轉(zhuǎn)延遲，提高測(cè)試的準(zhǔn)確性。

技術(shù)研發(fā)人員：張大偉,屈糧富,馬慧娟,姚文達(dá)
受保護(hù)的技術(shù)使用者：天津普智芯網(wǎng)絡(luò)測(cè)控技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21