專利名稱：帶有信號(hào)自同步增強(qiáng)裝置的測(cè)樁儀的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于樁基動(dòng)測(cè)技術(shù)。
目前大多數(shù)同類儀器均采用外觸發(fā)信號(hào)同步存貯方式，以求得激振信號(hào)達(dá)到設(shè)定閾值電平時(shí)的信號(hào)同步點(diǎn)，爾后進(jìn)行迭加增強(qiáng)處理。由于樁基測(cè)試是在樁頭平面上進(jìn)行的，屬于原位檢測(cè)技術(shù)，用于發(fā)生外觸發(fā)信號(hào)的傳感器與接收傳感器幾乎在同一平面位置上，激振波幾乎同時(shí)接收，因此上述方式的缺點(diǎn)在于外觸發(fā)信號(hào)作用于儀器總有一定延遲時(shí)間，使儀器采集不到瞬變起跳時(shí)閾值電平前沿的波形，嚴(yán)重影響對(duì)樁基初始激振能量及初始起跳時(shí)間的推算，從而影響對(duì)樁基工程質(zhì)量的可靠評(píng)價(jià)。
在CPU總線進(jìn)行控制，帶有A／D、D／A及波形存貯器的測(cè)樁儀中，提供一個(gè)具有對(duì)瞬變隨機(jī)信號(hào)增強(qiáng)能力的自同步存貯裝置，發(fā)明目的在于通過(guò)該裝置對(duì)樁底反射信號(hào)進(jìn)行增強(qiáng)。該裝置由計(jì)數(shù)器1、計(jì)數(shù)器2、分頁(yè)地址譯碼器、信號(hào)幅度鑒別器、自同步地址鎖存器、停止地址鎖存器、地址比較器、存貯器I／O口、操作控制譯碼器、分頁(yè)碼寄存器及存貯芯片組成；停止地址鎖存器、自同步地址鎖存器的輸出端、分頁(yè)碼寄存器的輸入端及存貯器I／O口分別同CPU總線相連接；分頁(yè)碼寄存器的D0、D1輸出端由FYM控制線分別同分頁(yè)地址譯碼器分頁(yè)控制端A、B連接；計(jì)數(shù)器1、計(jì)數(shù)器2的計(jì)數(shù)輸出端分別同分頁(yè)地址譯碼器輸入端相連接；分頁(yè)地址譯碼器形成存貯地址，F(xiàn)YDBUS為存貯地址總線，分別同自同步地址鎖存器、停止地址比較器、存貯芯片地址相連接。
本發(fā)明的最佳實(shí)施例見(jiàn)圖一、圖二、圖三、圖四、圖五、圖六。其中圖一為樁基動(dòng)測(cè)儀結(jié)構(gòu)框圖。
圖二為自同步存貯裝置原理圖。
圖三為分頁(yè)地址譯碼器邏輯原理圖。
圖四為軟件流程圖。
圖五為操作控制譯碼器邏輯原理圖。
圖六為信號(hào)幅度鑒別器線路圖。
圖一中，信號(hào)自同步存貯裝置通過(guò)INTR1、INTR2連接在CPU總線上，可向CPU請(qǐng)求INTR1、INTR2中斷。D0～D7為數(shù)據(jù)線，同CPU總線連接。操作控制譯碼器是一個(gè)連接在CPU總線上的四～十六線譯碼器，可用74LS154或類似集成片，其A、B、C、D、G1、G2譯碼器輸入端同CPU總線中的地址線及IORQ線連接，可按I／O口地址發(fā)出16組操作脈沖，以對(duì)存貯控制器進(jìn)行控制，如控制存貯器的A／D、D／A、I／O工作狀態(tài)，地址計(jì)數(shù)器的計(jì)數(shù)，復(fù)0等。模擬信號(hào)經(jīng)FD放大器放大后送信號(hào)幅度鑒別器及A／D轉(zhuǎn)換器、A／D轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果由D0～D7數(shù)據(jù)線同存貯芯片及D／A轉(zhuǎn)換器相連接。信號(hào)自同步存貯裝置通過(guò)FYDBUS地址總線同存貯芯片連接，以控制信號(hào)分頁(yè)存貯。
圖一中存貯芯片由二片6264靜態(tài)存貯器組成，共16K字節(jié)。A／D轉(zhuǎn)換器由一片AM2502、一片DACO800、一片LM361組成一個(gè)逐次比較式A／D轉(zhuǎn)換器，最快轉(zhuǎn)換速率為1.25us，D／A轉(zhuǎn)換器由一片DACO800組成。FD放大器由LM310、LM318運(yùn)算放大器組成，放大器帶寬為0～200KHZ，放大增益為40dB，輸入阻抗為1MΩ，輸出端分別同信號(hào)幅度鑒別器及A／D轉(zhuǎn)換器連接。
圖二、圖三、圖四中，當(dāng)程序啟動(dòng)后，即要求輸入分頁(yè)數(shù)BL，以選擇每頁(yè)記錄長(zhǎng)度，共有0.5K、1K、2K、4K字節(jié)四種可供選擇，BL值由CPU總線傳送到分頁(yè)碼寄存器鎖存，通過(guò)FYM控制線實(shí)現(xiàn)對(duì)分頁(yè)地址譯碼器的編碼控制。接下來(lái)輸入保留瞬變隨機(jī)信號(hào)達(dá)到閾值電平前若干采集點(diǎn)的個(gè)數(shù)N，在A／D工作狀態(tài)時(shí)，計(jì)數(shù)器1呈環(huán)狀計(jì)數(shù)狀態(tài)，由于信號(hào)幅度鑒別器輸出端通過(guò)INTR1控制線分別同自同步地址鎖存器數(shù)據(jù)鎖存控制端及F1門輸入端相連接，F(xiàn)1門輸出端同CPU總線的連接線為INTR1中斷請(qǐng)求控制線，因此，當(dāng)瞬變隨機(jī)信號(hào)達(dá)到人工調(diào)節(jié)的閾值電平時(shí)，信號(hào)幅度鑒別器即發(fā)一正脈沖信號(hào)經(jīng)INTR1控制線將分頁(yè)地址譯碼器指示的當(dāng)前地址打入自同步地址鎖存器，從而得到信號(hào)的自同步存貯地址D，此時(shí)FYDBUS總線仍處在計(jì)數(shù)狀態(tài)，正脈沖信號(hào)經(jīng)F1非門反相后，即向CPU總線請(qǐng)求INTR1中斷，CPU響應(yīng)INTR1中斷后，即取出鎖存的自同步存貯地址D，減去N后得Dstop送入停止地址鎖存器。CPU等待INTR2中斷。由于停止地址比較器的二個(gè)比較輸入端分別同停止地址鎖存器的輸出端、FYDBUS地址總線相連接，其比較結(jié)果由EQR控制線同CPU總線相連接，因此當(dāng)B1～B13同F(xiàn)YDBUS總線中的A0～A13比較相符時(shí)，地址比較器則由其比較結(jié)果輸出端ERQ輸出一負(fù)脈沖通向CPU請(qǐng)求INTR2中斷，并使存貯器由A／D變?yōu)镈／A工作狀態(tài)。記錄在當(dāng)頁(yè)存貯芯片上的信息，通過(guò)D／A轉(zhuǎn)換后，在示波屏上顯示，若記錄有效，則通過(guò)存貯器I／O口從停止地址Dstop開始取當(dāng)頁(yè)存貯信息到CPU內(nèi)存，然后再?gòu)牡刂妨汩_始將信息送回當(dāng)頁(yè)存貯芯片上，同時(shí)通過(guò)操作控制譯碼器將計(jì)數(shù)器2加1，指向下一頁(yè)存貯芯片。若記錄無(wú)效，則使存貯器由D／A變回到A／D工作狀態(tài)，重新激振后再記錄，這樣做的好處是不會(huì)因?yàn)榧ふ袷∈剐盘?hào)增強(qiáng)時(shí)，迭加一次失敗的記錄信號(hào)。CPU判讀所有分頁(yè)存貯芯片都記滿后，將所有分頁(yè)小區(qū)從零地址即Dstop停止地址開始依序迭加處理，并以對(duì)數(shù)坐標(biāo)顯示在繪圖設(shè)備上，從而完成多次瞬變隨機(jī)信號(hào)的增強(qiáng)。
圖三詳細(xì)地描述了分頁(yè)地址譯碼器與各部分的邏輯連接關(guān)系。虛線內(nèi)分別為分頁(yè)地址譯碼器、計(jì)數(shù)器1、計(jì)數(shù)器2。分頁(yè)地址譯碼器由六個(gè)四選一邏輯如74LS153或類似集成片及二個(gè)二選一邏輯如74LS157或類似集成片組成，圖一中的FYM控制線即為控制74LS153四選一連線，74LS157可選擇是否要分頁(yè)存貯。計(jì)數(shù)器1為分頁(yè)緩存區(qū)地址計(jì)數(shù)器，其進(jìn)位由74LS153－1的輸出端經(jīng)YF1，YF3、F2實(shí)現(xiàn)。因此計(jì)數(shù)器1只能在FYM控制線選定下才能進(jìn)位。計(jì)數(shù)器2為分頁(yè)頁(yè)地址，由連接在CPU總線上的操作控制器進(jìn)行計(jì)數(shù)，復(fù)0控制。圖三中，存貯器I／O口由一片74LS245雙向三態(tài)驅(qū)動(dòng)器組成，自同步地址鎖存器由二片74LS273組成，其數(shù)據(jù)置入端同信號(hào)幅度鑒別器輸出端連接。分頁(yè)碼寄存器由一片74LS273組成，其D0、D1端分別同74S153的A、B控制線連接。
操作控制譯碼器邏輯原理圖見(jiàn)圖五。圖五中，74LS154的A、B、C、D控制輸入端分別同Z－80CPU地址線A2、A3、A4、A5連接，
同I/OREQ連接，A6與A7經(jīng)反相同74LSOO與非門輸入端連接，輸出端同G2連接。74LS154譯碼輸出端0～15即可按邏輯組合地址發(fā)出操作控制脈沖m0～m15，對(duì)存貯控制器進(jìn)行控制。存貯控制器是一個(gè)對(duì)存貯芯片進(jìn)行讀／寫控制及對(duì)計(jì)數(shù)器1進(jìn)行地址計(jì)數(shù)控制的組合邏輯電路。m0～m15，16組操作分別同Z－80CPU總線中的WR、RD、控制線與四片74LS32四或門輸入端連接，組成32組I／O操作的控制脈沖，可對(duì)存貯芯片WE端進(jìn)行控制，也可通過(guò)圖三中YE2對(duì)計(jì)數(shù)器1進(jìn)行計(jì)數(shù)及復(fù)0控制。同時(shí)還可對(duì)存貯器I／O口，自同步地址鎖存器，分頁(yè)碼寄存器及存貯器I／O口的數(shù)據(jù)三態(tài)門，數(shù)據(jù)置入端進(jìn)行控制。由于圖五中m0～m15，16組操作受Z－80CPU總線控制，因此，m0～m15產(chǎn)生的32組讀寫操作可由程序控制。
信號(hào)幅度鑒別器原理圖見(jiàn)圖六。圖六中，F(xiàn)D放大器的輸出端同LM310的輸入端連接，其閾值電平由圖中電位器設(shè)定，該電位器安裝在儀器面板上，可由人工調(diào)節(jié)。電位器設(shè)置的閾值電平經(jīng)LM324送絕對(duì)電壓比較電路。當(dāng)FD放大器輸出信號(hào)絕對(duì)值電壓大于閾值電平時(shí)，LM318則發(fā)出一負(fù)電平使74LS74翻轉(zhuǎn)，經(jīng)微分反相后，發(fā)出INTR1中斷請(qǐng)求。
在上述裝置作用下，每次激振都可使得瞬變隨機(jī)的樁基反射信號(hào)保留達(dá)到閾值電平前沿的波形，并可嚴(yán)格按同步點(diǎn)迭加處理，因此它可明確地確定并計(jì)算出初始激振能量及波形初始起跳時(shí)間，并抑制了隨機(jī)噪聲，從而大大提高了判讀、解釋、評(píng)價(jià)樁基工程質(zhì)量的能力。
權(quán)利要求1.一種由CPU總線進(jìn)行控制，帶有A/D、D/A及波形存貯器的樁基動(dòng)測(cè)儀，本發(fā)明的特征在于在測(cè)樁儀中帶有信號(hào)自同步存貯裝置，本裝置由計(jì)數(shù)器1，計(jì)數(shù)器2、分頁(yè)地址譯碼器、信號(hào)幅度鑒別器、自同步地址鎖存器、停止地址鎖存器、地址比較器、存貯器I/O口、操作控制譯碼器、分頁(yè)碼寄存器及存貯芯片組成；停止地址鎖存器、自同步地址鎖存器的輸出端、分頁(yè)碼寄存器的輸入端及存貯器I/O口分別同CPU總線相連接；分頁(yè)碼寄存器的D0～D1輸出端由FYM控制線分別同分頁(yè)地址譯碼器分頁(yè)控制端A、B連接；計(jì)數(shù)器1、計(jì)數(shù)器2的計(jì)數(shù)輸出端分別同分頁(yè)地址譯碼器輸入端相連接；分頁(yè)地址譯碼器形成存貯地址，F(xiàn)YDBUS為存貯地址總線分別同自同步地址鎖存器、停止地址比較器、存貯芯片地址相連接。
2.根據(jù)權(quán)利要求1所說(shuō)的樁基動(dòng)測(cè)儀其特征在于信號(hào)幅度鑒別器輸出端通過(guò)INTR1控制線分別同自同步地址鎖存器數(shù)據(jù)鎖存控制端及F1門輸入端相連接，F(xiàn)1門輸出端同CPU總線的連接線為INTR1中斷請(qǐng)求控制線。
3.根據(jù)權(quán)利要求1所說(shuō)的樁基動(dòng)測(cè)儀其特征在于停止地址比較器的二個(gè)比較輸入端分別同停止地址鎖存器的輸出端、FYDBUS地址總線相連接，其比較結(jié)果由EQR控制線同CPU總線相連接，可向CPU請(qǐng)求INTR2中斷。
4.根據(jù)權(quán)利要求1所說(shuō)的測(cè)樁儀其特征在于在分頁(yè)碼寄存器控制下，可選擇分頁(yè)存貯容量分別為0.5K、1K、2K、4K字節(jié)；分頁(yè)存貯的信號(hào)是分別按其停止地址依序迭加處理，并以對(duì)數(shù)坐標(biāo)顯示在繪圖設(shè)備上。
專利摘要一種帶有信號(hào)自同步增強(qiáng)裝置的測(cè)樁儀，主要特點(diǎn)是在測(cè)樁儀中帶有一個(gè)信號(hào)自同步增強(qiáng)裝置對(duì)樁底反射信號(hào)增強(qiáng)。本裝置由計(jì)數(shù)器1、計(jì)數(shù)器2、分頁(yè)地址譯碼器、信號(hào)幅度鑒別器、自同步地址鎖存器、停止地址鎖存器、地址比較器、存貯器I/O口、操作控制譯碼器、分頁(yè)碼寄存器及存貯芯片組成；由分頁(yè)地址譯碼器形成分頁(yè)存貯地址，信號(hào)幅度鑒別器指示自同步地址，通過(guò)CPU分別響應(yīng)INTR1INTR2中斷，將分頁(yè)存貯信號(hào)迭加并以對(duì)數(shù)坐標(biāo)輸出到繪圖設(shè)備上，因此該裝置可明顯地增強(qiáng)樁基反射信號(hào)，以提高判讀、解釋、評(píng)價(jià)樁基工程質(zhì)量的能力。
文檔編號(hào)G01N3/32GK2057513SQ8920097
公開日1990年5月23日 申請(qǐng)日期1989年1月27日 優(yōu)先權(quán)日1989年1月27日
發(fā)明者程樂(lè)平, 何紀(jì)風(fēng), 劉明貴, 張啟敏 申請(qǐng)人:中國(guó)科學(xué)院武漢巖土力學(xué)研究所