一種用于航電系統(tǒng)l波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置的制造方法
【專利摘要】本發(fā)明公開了一種用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置，利用一個(gè)基于USB接口的加載控制單元、一個(gè)基于非易失性存儲(chǔ)器的配置流存儲(chǔ)單元、一個(gè)基于兩片F(xiàn)PGA可編程邏輯器件的數(shù)字調(diào)制單元和一個(gè)數(shù)模轉(zhuǎn)換單元產(chǎn)生中頻信號(hào)。同時(shí)，對(duì)測(cè)試所需的復(fù)合調(diào)制中頻信號(hào)產(chǎn)生的流程進(jìn)行兩級(jí)分解，由兩片F(xiàn)PGA協(xié)同處理。在實(shí)際測(cè)試應(yīng)用中，加載控制單元對(duì)一次調(diào)制模塊和二次調(diào)制模塊的功能執(zhí)行代碼即FPGA執(zhí)行代碼進(jìn)行動(dòng)態(tài)加載，能夠在工作條件下快速改變FPGA邏輯功能，輸出滿足測(cè)試需求的不同類型的L波段設(shè)備中頻測(cè)試信號(hào)。本發(fā)明具有響應(yīng)速度快，產(chǎn)生中頻信號(hào)波形多樣、控制方便靈活、成本低以及體積小等優(yōu)點(diǎn)，結(jié)合L波段射頻信號(hào)模塊，能夠方便地與其它測(cè)試測(cè)量?jī)x器共同搭建測(cè)試平臺(tái)和自動(dòng)測(cè)試系統(tǒng)。
【專利說(shuō)明】
一種用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置
技術(shù)領(lǐng)域
[0001] 本發(fā)明屬于測(cè)試信號(hào)產(chǎn)生技術(shù)領(lǐng)域，更為具體地講，涉及一種用于機(jī)載綜合模塊 化航電系統(tǒng)L波段設(shè)備內(nèi)外場(chǎng)測(cè)試過(guò)程中的中頻信號(hào)產(chǎn)生裝置。
【背景技術(shù)】
[0002] 機(jī)載航空電子系統(tǒng)，也可簡(jiǎn)稱為航電系統(tǒng)，在各類固定翼及旋翼飛機(jī)起飛、航行及 降落等各個(gè)階段均需要使用，其功能可劃分通信、導(dǎo)航、監(jiān)視識(shí)別等幾個(gè)大的類，涉及到地 空通信、氣象探測(cè)、絕對(duì)及相對(duì)高度測(cè)量、空中交通管制、空中防撞等具體功能項(xiàng)。
[0003] 隨著技術(shù)的不斷發(fā)展和需求的不斷提高，航電系統(tǒng)也由最初的獨(dú)立化航電系統(tǒng)逐 漸演進(jìn)為目前的新一代綜合模塊化航電系統(tǒng)。綜合模塊化航電系統(tǒng)由多個(gè)具有相同硬件架 構(gòu)的通用射頻微波前端模塊和中頻信號(hào)處理模塊構(gòu)成，機(jī)載計(jì)算機(jī)根據(jù)不同的飛行任務(wù)或 飛行不同階段的任務(wù)需要，通過(guò)任務(wù)管理器動(dòng)態(tài)的加載執(zhí)行代碼到各個(gè)通用模塊，從而實(shí) 現(xiàn)不同的功能。此外，當(dāng)其中執(zhí)行某一項(xiàng)功能的模塊出現(xiàn)故障時(shí)，機(jī)載計(jì)算機(jī)可根據(jù)設(shè)備及 任務(wù)優(yōu)先級(jí)的需要，將功能執(zhí)行代碼加載到冗余備份模塊，或者將低優(yōu)先級(jí)的通用模塊進(jìn) 行功能移出及重載，從而維持整個(gè)航電系統(tǒng)的基本功能，盡可能保證飛行任務(wù)的順利完成。 而在綜合模塊化航電系統(tǒng)的日常維護(hù)過(guò)程中，只需要替換通用模塊即可快速排除故障，從 而減小維護(hù)時(shí)間，提高保障效率。
[0004] 航電系統(tǒng)的不斷發(fā)展，對(duì)航電系統(tǒng)設(shè)備的測(cè)試也提出了更高的要求。早期對(duì)航電 系統(tǒng)設(shè)備的測(cè)試通常有兩種方式，第一種是設(shè)計(jì)及研制專用的測(cè)試儀器或系統(tǒng)，用來(lái)完成 對(duì)某個(gè)航電系統(tǒng)設(shè)備一項(xiàng)或多項(xiàng)功能指標(biāo)的測(cè)試。第二種是利用頻率計(jì)、功率計(jì)、數(shù)字示波 器、任意波形發(fā)生器及頻譜分析儀等臺(tái)式或模塊化通用儀器，結(jié)合部分定制功能硬件板卡 搭建自動(dòng)測(cè)試系統(tǒng)來(lái)實(shí)現(xiàn)。隨著新一代綜合模塊化航電系統(tǒng)的研制和裝備，對(duì)其系統(tǒng)設(shè)備 進(jìn)行外場(chǎng)測(cè)試維護(hù)及內(nèi)場(chǎng)維修，也提出了新的需求。測(cè)試測(cè)量?jī)x器需要具有智能性和復(fù)用 性，通過(guò)單個(gè)或較少量的測(cè)試儀器設(shè)備就能實(shí)現(xiàn)對(duì)具有能完成多種功能通用模塊的測(cè)試。 [0005]以機(jī)載綜合模塊化航電系統(tǒng)中的L波段設(shè)備為例，該波段設(shè)備由多個(gè)通用射頻信 號(hào)模塊和多個(gè)通用中頻信號(hào)模塊組成，承載的功能包括空中交通管制（ATC)，塔康導(dǎo)航 (TACAN)，空中防撞(TCAS)，自動(dòng)相關(guān)監(jiān)視(ADSB)等。上述功能系統(tǒng)雖然都工作在L波段，但 工作體制以及信號(hào)的頻點(diǎn)、收發(fā)功率、調(diào)制方式、帶寬都存在很大的差異。ATC系統(tǒng)使用到的 S模式詢問(wèn)信號(hào)采用幅移鍵控(ASK)、脈沖位置調(diào)制(PPM)以及差分相移鍵控(DPSK)復(fù)合調(diào) 制，信號(hào)帶寬8MHz。而TACAN信標(biāo)采用雙模擬調(diào)幅(AM)和PPM復(fù)合調(diào)制，信號(hào)帶寬3MHz。信號(hào) 波形表達(dá)式如（1)所示。
[0006]
[0007]上式中，an取值0或1，代表編碼信息位脈沖的有無(wú) ;bk為相對(duì)碼，由前一個(gè)碼元與當(dāng) 前編碼的絕對(duì)碼進(jìn)行異或操作后得到;Ts為PPM調(diào)制碼元周期，其寬度為0.8us; Tb為DPSK調(diào) 制碼元周期，其寬度為0.25us Jam為TACAN信號(hào)外包絡(luò)15Hz AM調(diào)制頻率;AO為直流分量;A1、 A2分別為兩路AM包絡(luò)調(diào)制系數(shù);pr為基準(zhǔn)脈沖編碼;TP為碼元周期，其寬度為3.5u S(3f。為載 波頻率，TACAN系統(tǒng)載波頻率范圍962~121310^，步進(jìn)11取^1'(：系統(tǒng)載波頻率固定為 1030MHz或1090ΜΗ Ζ(3(1)式中兩個(gè)基本信號(hào)表達(dá)式，還需要進(jìn)行脈沖邊沿的成形濾波，限制 信號(hào)帶寬，避免對(duì)同頻其它設(shè)備信號(hào)產(chǎn)生干擾及影響。
[0008] 對(duì)上述航電系統(tǒng)設(shè)備進(jìn)行測(cè)試，需要產(chǎn)生測(cè)試信號(hào)送入被測(cè)的航電系統(tǒng)設(shè)備 (DUT)，再根據(jù)DUT對(duì)測(cè)試激勵(lì)的響應(yīng)情況，判斷航電系統(tǒng)設(shè)備各項(xiàng)功能及指標(biāo)是否正常。目 前的專用測(cè)試儀器以及自動(dòng)測(cè)試系統(tǒng)，只能產(chǎn)生單一類型測(cè)試信號(hào)，不能很好的滿足測(cè)試 需要。因此，如何較為快捷、靈活地產(chǎn)生多類型中頻信號(hào)應(yīng)用于航電系統(tǒng)L波段設(shè)備內(nèi)外場(chǎng) 各項(xiàng)功能及指標(biāo)測(cè)試中，具有十分重要的工程應(yīng)用價(jià)值。

【發(fā)明內(nèi)容】

[0009] 本發(fā)明的目的在于克服現(xiàn)有航電系統(tǒng)L波段設(shè)備測(cè)試過(guò)程中，用于測(cè)試的中頻信 號(hào)產(chǎn)生方式的不足，提供一種用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置，以實(shí)現(xiàn)快 捷、靈活地產(chǎn)生多類型中頻信號(hào)，并應(yīng)用于航電系統(tǒng)L波段設(shè)備內(nèi)外場(chǎng)各項(xiàng)功能及指標(biāo)測(cè)試 中。
[0010] 為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置 提出了一種基于可編程邏輯器件(FPGA)，采用直接數(shù)字合成(DDS)技術(shù)、片內(nèi)數(shù)字調(diào)制技術(shù) 的中頻信號(hào)產(chǎn)生方式，利用基于USB接口的通訊控制及動(dòng)態(tài)加載控制方法，在同一個(gè)硬件平 臺(tái)上，可根據(jù)被測(cè)L波段設(shè)備的類型及測(cè)試需要，動(dòng)態(tài)的加載不同的FPGA執(zhí)行代碼，從而產(chǎn) 生相應(yīng)的復(fù)合調(diào)制中頻信號(hào)，配合射頻信號(hào)模塊和其它測(cè)試儀器，完成對(duì)航電系統(tǒng)L波段設(shè) 備的功能及指標(biāo)測(cè)試，滿足航電系統(tǒng)L波段設(shè)備的研制、生產(chǎn)、測(cè)試和日常維護(hù)保障的需要。
[0011] 本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置，其特征在于，包括加載 控制單元、配置流存儲(chǔ)單元、數(shù)字調(diào)制單元以及數(shù)模轉(zhuǎn)換單元；
[0012] 加載控制單元用于與上位機(jī)進(jìn)行通信，接收上位機(jī)控制軟件發(fā)出的各種命令，并 將命令執(zhí)行的狀態(tài)信息返回到上位計(jì)算機(jī)；
[0013] 上位機(jī)發(fā)出的命令類型分為三種，第一種為存儲(chǔ)更新命令，加載控制單元收到該 命令后，接收上位機(jī)發(fā)出的FPGA執(zhí)行代碼，并將FPGA執(zhí)行代碼存儲(chǔ)到配置流存儲(chǔ)單元的該 命令指定存儲(chǔ)頁(yè)面中，或者將收到的FPGA執(zhí)行代碼替換該命令指定存儲(chǔ)頁(yè)面中存儲(chǔ)的FPGA 執(zhí)行代碼，從而實(shí)現(xiàn)配置流存儲(chǔ)單元中FPGA執(zhí)行代碼的更新升級(jí);第二種命令為動(dòng)態(tài)加載 命令，加載控制單元根據(jù)上位機(jī)的動(dòng)態(tài)加載命令讀取配置流存儲(chǔ)單元中該命令指定存儲(chǔ)頁(yè) 面的FPGA執(zhí)行代碼，并通過(guò)配置端口對(duì)數(shù)字調(diào)制單元的FPGA執(zhí)行代碼進(jìn)行動(dòng)態(tài)加載或更 新，對(duì)其內(nèi)部的可編程資源進(jìn)行重新配置，從而實(shí)現(xiàn)不同的功能，產(chǎn)生不同類型的L波段設(shè) 備測(cè)試所需的中頻信號(hào)；第三種命令為信號(hào)配置命令，該命令的內(nèi)容為中頻信號(hào)產(chǎn)生所需 的參數(shù)信息，加載控制單元將收到的參數(shù)信息進(jìn)行協(xié)議轉(zhuǎn)換后直接轉(zhuǎn)發(fā)到數(shù)字調(diào)制單元， 由后者產(chǎn)生數(shù)模轉(zhuǎn)換單元所需的數(shù)據(jù)，從而產(chǎn)生相應(yīng)的中頻信號(hào)輸出；每一種命令執(zhí)行完 成后，都通過(guò)對(duì)應(yīng)的地址端口返回狀態(tài)信息。
[0014] 配置流存儲(chǔ)單元由鐵電存儲(chǔ)器(FRAM)或閃速(Flash)存儲(chǔ)器這一類非易失性存儲(chǔ) 器組成，非易失性存儲(chǔ)器中的數(shù)據(jù)不會(huì)在斷電的情況下丟失;配置流存儲(chǔ)單元分為多個(gè)存 儲(chǔ)頁(yè)面，分別用于存儲(chǔ)數(shù)字調(diào)制單元所需的不同功能的FPGA執(zhí)行代碼;加載控制單元通過(guò) 地址尋址，對(duì)不同存儲(chǔ)頁(yè)面的FPGA執(zhí)行代碼進(jìn)行讀、寫以及擦除等操作；
[0015] 數(shù)字調(diào)制單元由一次調(diào)制模塊和二次調(diào)制模塊兩部分組成，兩個(gè)組成模塊均基于 FPGA可編程邏輯器件實(shí)現(xiàn)，兩個(gè)組成模塊間通過(guò)一組并行數(shù)據(jù)總線和一組控制總線連接； 一次調(diào)制模塊首先通過(guò)DDS方法產(chǎn)生中頻信號(hào)的基帶數(shù)據(jù)，再根據(jù)中頻信號(hào)的特征進(jìn)行第 一級(jí)數(shù)字調(diào)制，得到調(diào)制數(shù)據(jù)，將調(diào)制數(shù)據(jù)通過(guò)并行總線送到二次調(diào)制模塊;二次調(diào)制模塊 一方面根據(jù)中頻信號(hào)的類型對(duì)送入的調(diào)制數(shù)據(jù)再次調(diào)制，另一方面根據(jù)中頻信號(hào)的帶寬要 求對(duì)調(diào)制脈沖邊沿進(jìn)行成形濾波處理，產(chǎn)生最終調(diào)制信號(hào)的波形數(shù)據(jù);最后，將波形數(shù)據(jù)按 照數(shù)模轉(zhuǎn)換單元數(shù)據(jù)格式的要求進(jìn)行轉(zhuǎn)換后輸出；
[0016] 數(shù)模轉(zhuǎn)換單元由高速數(shù)模轉(zhuǎn)換器DAC及其外圍電路組成，通過(guò)數(shù)字調(diào)制單元進(jìn)行 初始化和參數(shù)配置，配置完成后再將輸入的波形數(shù)據(jù)轉(zhuǎn)換為中頻信號(hào)輸出。
[0017] 本發(fā)明的目的是這樣實(shí)現(xiàn)的：
[0018] 本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置，利用FPGA器件高集成 度、高工作頻率、內(nèi)部資源豐富、并行處理能力強(qiáng)的特點(diǎn)，結(jié)合新一代綜合模塊化航電系統(tǒng) 設(shè)備測(cè)試中，L波段中頻信號(hào)產(chǎn)生的需求，創(chuàng)造性利用一個(gè)基于USB接口的加載控制單元、一 個(gè)基于非易失性存儲(chǔ)器的配置流存儲(chǔ)單元、一個(gè)基于兩片F(xiàn)PGA可編程邏輯器件的數(shù)字調(diào)制 單元和一個(gè)數(shù)模轉(zhuǎn)換單元產(chǎn)生中頻信號(hào)。同時(shí)，對(duì)測(cè)試所需的復(fù)合調(diào)制中頻信號(hào)產(chǎn)生的流 程進(jìn)行兩級(jí)分解，由兩片F(xiàn)PGA協(xié)同處理。在實(shí)際測(cè)試應(yīng)用中，加載控制單元對(duì)兩片F(xiàn)PGA可編 程邏輯器件即一次調(diào)制模塊和二次調(diào)制模塊的功能執(zhí)行代碼即FPGA執(zhí)行代碼進(jìn)行動(dòng)態(tài)加 載，能夠在工作條件下快速改變FPGA邏輯功能，輸出滿足測(cè)試需求的不同類型的L波段設(shè)備 中頻信號(hào)。相比較于傳統(tǒng)的測(cè)試用中頻信號(hào)產(chǎn)生裝置，本發(fā)明具有響應(yīng)速度快，產(chǎn)生中頻信 號(hào)波形多樣、控制方便靈活、成本低以及體積小等優(yōu)點(diǎn)，結(jié)合L波段射頻信號(hào)模塊，能夠方便 地與其它測(cè)試測(cè)量?jī)x器共同搭建測(cè)試平臺(tái)和自動(dòng)測(cè)試系統(tǒng)。
【附圖說(shuō)明】
[0019] 圖1是本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置一種具體實(shí)施方 式原理圖；
[0020]圖2是本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置一種具體實(shí)施方 式下的工作流程圖；
[0021 ]圖3是圖1中所示數(shù)字調(diào)制單元在產(chǎn)生TACAN中頻信號(hào)時(shí)，F(xiàn)PGA執(zhí)行代碼加載后的 功能框圖；
[0022]圖4是圖3所示數(shù)字調(diào)制單元產(chǎn)生的TACAN中頻信號(hào)的波形圖；
[0023] 圖5是圖1中所示數(shù)字調(diào)制單元在產(chǎn)生ATC中頻信號(hào)時(shí)，F(xiàn)PGA執(zhí)行代碼加載后的功 能框圖；
[0024] 圖6是圖5所示數(shù)字調(diào)制單元產(chǎn)生的ATC中頻信號(hào)的波形圖。
【具體實(shí)施方式】
[0025] 下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行描述，以便本領(lǐng)域的技術(shù)人員更好地 理解本發(fā)明。需要特別提醒注意的是，在以下的描述中，當(dāng)已知功能和設(shè)計(jì)的詳細(xì)描述也許 會(huì)淡化本發(fā)明的主要內(nèi)容時(shí)，這些描述在這里將被忽略。
[0026] 圖1是本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置一種具體實(shí)施方 式原理圖；
[0027] 在本實(shí)施例中，如圖1所示，本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生 裝置由加載控制單元1、配置流存儲(chǔ)單元2、數(shù)字調(diào)制單元3以及數(shù)模轉(zhuǎn)換單元4四個(gè)部分組 成。加載控制單元1的10端口分為總線端口、數(shù)據(jù)操作端口以及配置端口，分別對(duì)應(yīng)上位機(jī) (也可稱之為上位計(jì)算機(jī)）、配置流存儲(chǔ)單元2以及數(shù)字調(diào)制單元3。
[0028] 其中，總線端口基于USB總線設(shè)計(jì)，通過(guò)該端口與上位機(jī)進(jìn)行通信，接收上位機(jī)發(fā) 出的存儲(chǔ)更新、動(dòng)態(tài)加載以及信號(hào)配置等三種命令。三種命令分別對(duì)應(yīng)三個(gè)地址空間，加載 控制單元1根據(jù)不同地址空間區(qū)分命令的類型，進(jìn)行相應(yīng)的操作。
[0029] 加載控制單元1的數(shù)據(jù)操作端口通過(guò)數(shù)據(jù)總線、地址總線和三條控制線與配置流 存儲(chǔ)單元2連接。地址總線寬度由存儲(chǔ)單元容量決定，加載控制單元1通過(guò)地址總線進(jìn)行頁(yè) 面數(shù)據(jù)尋址?？刂凭€為片選(CE)、輸出使能(0E)和寫使能(WE)，通過(guò)控制線對(duì)配置流存儲(chǔ)單 元2數(shù)據(jù)進(jìn)行讀寫操作。數(shù)據(jù)總線為8位固定寬度的雙向端口，在執(zhí)行存儲(chǔ)更新命令時(shí)，F(xiàn)PGA 執(zhí)行代碼從加載控制單元1寫入到配置流存儲(chǔ)單元2的指定存儲(chǔ)頁(yè)面即存儲(chǔ)或替換FPGA執(zhí) 行代碼，從而實(shí)現(xiàn)配置流存儲(chǔ)單元中FPGA執(zhí)行代碼的更新升級(jí)。而在執(zhí)行動(dòng)態(tài)加載命令時(shí)， FPGA執(zhí)行代碼則從配置流存儲(chǔ)單元2中該命令指定存儲(chǔ)頁(yè)面讀出到加載控制單元1，由加載 控制單元1通過(guò)配置端口對(duì)數(shù)字調(diào)制單元的FPGA執(zhí)行代碼進(jìn)行動(dòng)態(tài)加載或更新，即對(duì)數(shù)字 調(diào)制單元3中兩片F(xiàn)PGA的查找表(LUT)、存儲(chǔ)器和數(shù)字信號(hào)處理(DSP)資源進(jìn)行功能的動(dòng)態(tài) 加載，對(duì)其內(nèi)部的可編程資源進(jìn)行重新配置，從而實(shí)現(xiàn)不同的功能，產(chǎn)生不同類型的L波段 設(shè)備測(cè)試所需的中頻信號(hào)。
[0030] 配置端口由連接到數(shù)字調(diào)制單元3的配置線以及3條控制線組成。FPGA執(zhí)行代碼通 過(guò)加載控制單元1從配置流存儲(chǔ)單元2中讀出，再按照給定的時(shí)序由配置線送入數(shù)字調(diào)制單 元3,完成數(shù)字調(diào)制單元功能的重載，從而實(shí)現(xiàn)不同的功能，產(chǎn)生不同類型的L波段設(shè)備測(cè)試 所需的中頻信號(hào)。在執(zhí)行信號(hào)配置命令時(shí)，加載控制單元1通過(guò)控制線與數(shù)字調(diào)制單元3進(jìn) 行通信?？刂凭€由Tx、Rx和CS組成，基于19200bps速率的異步串行通行協(xié)議。Tx將上位機(jī)送 入的波形控制數(shù)據(jù)轉(zhuǎn)發(fā)至數(shù)字調(diào)制單元3,而數(shù)字調(diào)制單元返回的狀態(tài)及寄存器信息則由 Rx送入加載控制單元1后轉(zhuǎn)發(fā)至上位計(jì)算機(jī)，CS則用于兩片F(xiàn)PGA即一次調(diào)制模塊和二次調(diào) 制模塊收發(fā)數(shù)據(jù)的片選。
[0031] 在本實(shí)施例中，配置流存儲(chǔ)單元2為NOR Flash存儲(chǔ)器，劃分為η個(gè)存儲(chǔ)頁(yè)面。在本 實(shí)施例中，共劃分為12個(gè)存儲(chǔ)頁(yè)面，每個(gè)頁(yè)面大小為4Mbit。奇數(shù)編號(hào)存儲(chǔ)頁(yè)面用于存儲(chǔ)一 次調(diào)制模塊的FPGA執(zhí)行代碼，偶數(shù)編號(hào)存儲(chǔ)頁(yè)面用于存儲(chǔ)二次調(diào)制模塊的FPGA執(zhí)行代碼。 因此，理論上配置流存儲(chǔ)單元2具有36種全功能動(dòng)態(tài)加載策略。在實(shí)際應(yīng)用過(guò)程中，由于中 頻信號(hào)產(chǎn)生過(guò)程中數(shù)據(jù)處理流程的相關(guān)性，執(zhí)行代碼為一對(duì)一強(qiáng)相關(guān)，產(chǎn)生6類信號(hào)，實(shí)現(xiàn) 對(duì)目前航電系統(tǒng)L波段設(shè)備測(cè)試中頻信號(hào)產(chǎn)生的全功能覆蓋。
[0032] 圖2是本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置一種具體實(shí)施方 式下的工作流程圖。在本實(shí)施例中，如圖2所示，將本發(fā)明裝置上電，并通過(guò)USB電纜連接到 上位機(jī)后等待接收命令。啟動(dòng)上位機(jī)軟件發(fā)送命令，加載控制單元1檢測(cè)三個(gè)地址端口的狀 態(tài)及數(shù)據(jù)信息。若收到的是信號(hào)配置命令，加載控制單元1將收到的命令內(nèi)容按8bit異步串 行通信方式進(jìn)行編碼，添加起始位、奇偶校驗(yàn)位和停止位即數(shù)據(jù)格式轉(zhuǎn)換后通過(guò)Tx直接轉(zhuǎn) 發(fā)至數(shù)字調(diào)制單元3。若收到的不是信號(hào)配置命令，則先根據(jù)上位機(jī)發(fā)送命令的地址對(duì)配置 流存儲(chǔ)單元2進(jìn)行尋址，再判斷是否為動(dòng)態(tài)加載命令。若為真，則讀取該命令指定存儲(chǔ)頁(yè)面 (尋址頁(yè)面)的FPGA執(zhí)行代碼，再將FPGA執(zhí)行代碼按配置時(shí)序發(fā)往數(shù)字調(diào)制單元3,加載FPGA 執(zhí)行代碼到數(shù)據(jù)調(diào)制單元3。否則，收到的命令為存儲(chǔ)更新命令，則首先讀取尋址到的該命 令指定存儲(chǔ)頁(yè)面的第一個(gè)特征字節(jié)數(shù)據(jù)，判斷該存儲(chǔ)頁(yè)面是否已經(jīng)存在數(shù)據(jù)(此處的數(shù)據(jù) 為之前存儲(chǔ)的FPGA執(zhí)行代碼），若存在數(shù)據(jù)，則執(zhí)行擦除操作，再將接收到的FPGA執(zhí)行代碼 重新寫入該存儲(chǔ)頁(yè)面;如不存在數(shù)據(jù)，則直接寫入。
[0033]由（1)式可知，為了攜帶較多的信息，典型的L波段航電信號(hào)均為復(fù)合調(diào)制信號(hào)，此 外，由于多種設(shè)備工作在該波段，為了減少和避免不同系統(tǒng)間的通信干擾，信號(hào)的頻譜也需 要滿足相關(guān)規(guī)范。因此，對(duì)于最終發(fā)射的信號(hào)，還需要進(jìn)行濾波處理。本發(fā)明中頻信號(hào)產(chǎn)生 裝置的數(shù)字調(diào)制單元，采用了兩片F(xiàn)PGA，兩片F(xiàn)PGA間由兩組自定義總線連接。一組總線為32 位數(shù)據(jù)總線，一次調(diào)制模塊通過(guò)該總線將數(shù)字調(diào)制數(shù)據(jù)傳到二次調(diào)制模塊。另一組為3位控 制總線，用于兩級(jí)FPGA數(shù)字調(diào)制模塊接收上位機(jī)發(fā)出的命令及數(shù)據(jù)，返回測(cè)試狀態(tài)及信息 到上位機(jī)。
[0034] 在本實(shí)施例中，為便于繪圖以及理解，選取TACAN和ATC兩類不同中頻信號(hào)，對(duì)數(shù)字 調(diào)制單元的FPGA執(zhí)行代碼動(dòng)態(tài)加載以及信號(hào)產(chǎn)生的過(guò)程進(jìn)行說(shuō)明。
[0035] 在本實(shí)施例中，配置流存儲(chǔ)器存儲(chǔ)頁(yè)面1和頁(yè)面2分別用于存放TACAN中頻信號(hào)產(chǎn) 生的一次調(diào)制模塊FPGA執(zhí)行代碼和二次調(diào)制模塊FPGA執(zhí)行代碼。配置流存儲(chǔ)器頁(yè)面3和頁(yè) 面4則用于存放ATC中頻信號(hào)產(chǎn)生的一次調(diào)制模塊FPGA執(zhí)行代碼和二次調(diào)制模塊FPGA執(zhí)行 代碼。配置流存儲(chǔ)單元2的存儲(chǔ)頁(yè)面其它FPGA執(zhí)行代碼的保存方式，均按照奇數(shù)頁(yè)面存放一 次調(diào)制模塊的FPGA執(zhí)行代碼，偶數(shù)頁(yè)面存放二次調(diào)制模塊FPGA執(zhí)行代碼的規(guī)則進(jìn)行。
[0036] 1、TACAN 中頻信號(hào)
[0037] 當(dāng)進(jìn)行TACAN設(shè)備測(cè)試時(shí)，首先執(zhí)行動(dòng)態(tài)加載命令，加載控制單元1通過(guò)數(shù)據(jù)操作 端口中尋址存儲(chǔ)頁(yè)面1，設(shè)定片選信號(hào)CE和讀使能信號(hào)0E有效，將配置流存儲(chǔ)單元2中存儲(chǔ) 頁(yè)面1的FPGA執(zhí)行代碼讀出，配置一次調(diào)制模塊，一次調(diào)制模塊在加載FPGA執(zhí)行代碼成功 后，通過(guò)Rx返回狀態(tài)信息，加載控制單元1再次尋址存儲(chǔ)頁(yè)面2,讀取配置流存儲(chǔ)單元2中存 儲(chǔ)頁(yè)面2的FPGA執(zhí)行代碼用于配置二次調(diào)制模塊。當(dāng)數(shù)字調(diào)制單元的兩片F(xiàn)PGA即一次、二次 調(diào)制模塊的FPGA執(zhí)行代碼加載成功后，返回狀態(tài)信息到上位機(jī)，上位機(jī)再次發(fā)送信號(hào)配置 命令，將TACAN的波道(載波頻率）、方位、兩路AM調(diào)制包絡(luò)調(diào)制度、主輔基準(zhǔn)脈沖等參數(shù)信息 通過(guò)加載控制單元1轉(zhuǎn)發(fā)到數(shù)字調(diào)制單元3。在本實(shí)施例中，如圖3所示，F(xiàn)PGA執(zhí)行代碼加載 后，一次調(diào)制模塊主要包括三個(gè)DDS模塊、數(shù)字加法器和數(shù)字乘法器。兩個(gè)DDS模塊分別用于 產(chǎn)生15Hz和135Hz兩路數(shù)字包絡(luò)，利用乘法器調(diào)整信號(hào)幅度大小，從而改變輸出信號(hào)的AM調(diào) 制度。第三個(gè)DDS模塊則用于產(chǎn)生40MHz至91MHz頻率可變的載波信號(hào)。兩路數(shù)字包絡(luò)通過(guò)加 法器進(jìn)行AM疊加，再通過(guò)乘法器與第三路DDS產(chǎn)生的數(shù)字載波信號(hào)相乘，得到的第一級(jí)中頻 調(diào)制信號(hào)送往二次調(diào)制模塊。
[0038] FPGA執(zhí)行代碼加載后，二次調(diào)制模塊功能框圖如圖3所示，根據(jù)TACAN方位設(shè)定信 息，控制主輔基準(zhǔn)脈沖以及隨機(jī)填充等脈沖與AM包絡(luò)特定的相位點(diǎn)對(duì)齊，再進(jìn)行第二次調(diào) 制。在二次調(diào)制模塊中，另一個(gè)主要功能是對(duì)調(diào)制脈沖邊沿進(jìn)行成形濾波。在本實(shí)施例中， 采用分相處理法實(shí)施，即將并行的調(diào)制數(shù)據(jù)分為四組，通過(guò)預(yù)置LUT子濾波器分別進(jìn)行處 理，再將處理后的數(shù)據(jù)進(jìn)行二次合成。LUT查找表的數(shù)據(jù)通過(guò)Matlab計(jì)算得到，在加載執(zhí)行 代碼時(shí)進(jìn)行預(yù)置數(shù)?；诜窒嗪筒楸硖幚淼臑V波方法，能在FPGA資源占用以及處理速度兩 方面取得平衡。最終產(chǎn)生的TACAN中頻信號(hào)波形如圖4所示，從圖4可以看出，本發(fā)明正確產(chǎn) 生了 TACAN中頻信號(hào)。
[0039] 2、ATC中頻信號(hào)
[0040] 當(dāng)進(jìn)行ATC設(shè)備測(cè)試時(shí)，同樣是通過(guò)對(duì)配置流存儲(chǔ)單元2的兩次尋址，讀取FPGA執(zhí) 行代碼及數(shù)字調(diào)制單元配置，完成執(zhí)行代碼的動(dòng)態(tài)加載。FPGA執(zhí)行代碼加載后，數(shù)字調(diào)制單 元3的功能框圖如圖5所示。加載后，上位機(jī)發(fā)送測(cè)試配置命令，將ATC信號(hào)模式、詢問(wèn)應(yīng)答類 型、詢問(wèn)應(yīng)答數(shù)據(jù)等參數(shù)信息傳送到數(shù)字調(diào)制單元3。在這種工作模式下，一次調(diào)制模塊主 要由編碼器、載波信號(hào)DDS、數(shù)字加法器和數(shù)字乘法器組成。編碼器根據(jù)上位機(jī)的控制信息 產(chǎn)生和差兩路基帶脈沖信號(hào)，通過(guò)乘法器調(diào)整信號(hào)幅度，改變輸出信號(hào)中主瓣和旁瓣關(guān)系 的表征。通過(guò)加法器合成ASK調(diào)制包絡(luò)，載波信號(hào)DDS模塊則根據(jù)詢問(wèn)或應(yīng)答的類似，產(chǎn)生 40MHz和100MHz兩種固定頻點(diǎn)的數(shù)字載波，再經(jīng)由乘法器進(jìn)行數(shù)字調(diào)制后送往二次調(diào)制模 塊。在二次調(diào)制模塊中，若上位計(jì)算機(jī)設(shè)定的信號(hào)類型為S模式詢問(wèn)，則根據(jù)詢問(wèn)信息產(chǎn)生 一路DPSK基帶調(diào)制信號(hào)，與一次調(diào)制模塊送入的數(shù)字信號(hào)相乘，從而生成包括ASK，PPM和 DPSK的復(fù)合調(diào)制信號(hào)。若信號(hào)類型非S模式詢問(wèn)，則該編碼器輸出恒定的數(shù)字1，經(jīng)過(guò)乘法器 的信號(hào)不會(huì)發(fā)生改變。同樣，通過(guò)第二級(jí)乘法器輸出的ATC數(shù)字調(diào)制信號(hào)也需要經(jīng)過(guò)分相成 形濾波，由于ATC信號(hào)的帶寬與TACAN信號(hào)的帶寬并不一致，因此，加載的執(zhí)行代碼中分相子 濾波器LUT查找表的數(shù)據(jù)與TACAN信號(hào)的查找表數(shù)據(jù)也存在差異。經(jīng)過(guò)成形濾波處理后的數(shù) 字調(diào)制信號(hào)進(jìn)行格式轉(zhuǎn)換，按照數(shù)模轉(zhuǎn)換單元4的格式以及傳輸速率輸出。最終產(chǎn)生的ATC 中頻信號(hào)的波形如圖6所示，從圖6可以看出，本發(fā)明正確產(chǎn)生了ATC中頻信號(hào)。
[0041] 中頻信號(hào)產(chǎn)生裝置的最后一個(gè)部分為數(shù)模轉(zhuǎn)換單元，該單元由數(shù)模轉(zhuǎn)換器DAC以 及相關(guān)的外圍電路組成。根據(jù)輸出中頻信號(hào)頻率以及奈奎斯特采樣定理，結(jié)合實(shí)際設(shè)計(jì)要 求，DAC的采樣速度需大于4倍輸出信號(hào)最高頻率。數(shù)字調(diào)制單元輸出的14位并行數(shù)據(jù)被DAC 轉(zhuǎn)換成模擬中頻調(diào)制信號(hào)，送往后級(jí)的射頻模塊，從而產(chǎn)生最終的L波段中頻信號(hào)供測(cè)試需 要。
[0042] 本發(fā)明用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置通過(guò)分析L波段航電系 統(tǒng)設(shè)備的工作模式和信號(hào)特征，利用基于USB總線的加載控制單元與上位計(jì)算機(jī)進(jìn)行通信， 根據(jù)測(cè)試的需要?jiǎng)討B(tài)加載執(zhí)行代碼到可編程邏輯門陣列，產(chǎn)生不同類型的中頻信號(hào)輸出， 從而實(shí)現(xiàn)上電熱機(jī)過(guò)程中的測(cè)試功能切換。本發(fā)明利用了兩片F(xiàn)PGA內(nèi)部豐富的各類資源進(jìn) 行設(shè)計(jì)，將中頻信號(hào)產(chǎn)生過(guò)程中的數(shù)字調(diào)制及數(shù)據(jù)處理流程分解到兩片F(xiàn)PGA進(jìn)行實(shí)施，基 于功能劃分的設(shè)計(jì)實(shí)施更為便捷，效率更高，資源的豐裕度更好?；趧?dòng)態(tài)加載的工作方式 使本裝置具有更好的智能性和復(fù)用性。本發(fā)明具有硬件設(shè)計(jì)緊湊，資源豐富，操作簡(jiǎn)單，功 能擴(kuò)充方便，成本低等優(yōu)點(diǎn)。在實(shí)際應(yīng)用中，操作人員可利用本裝置產(chǎn)生對(duì)應(yīng)DUT類型的中 頻信號(hào)，配合L波段射頻信號(hào)模塊及其它設(shè)備共同搭建測(cè)試平臺(tái)，能夠滿足L波段綜合模塊 化航電設(shè)備測(cè)試的要求，降低測(cè)試成本，提高測(cè)試效率。
[0043]盡管上面對(duì)本發(fā)明說(shuō)明性的【具體實(shí)施方式】進(jìn)行了描述，以便于本技術(shù)領(lǐng)域的技術(shù) 人員理解本發(fā)明，但應(yīng)該清楚，本發(fā)明不限于【具體實(shí)施方式】的范圍，對(duì)本技術(shù)領(lǐng)域的普通技 術(shù)人員來(lái)講，只要各種變化在所附的權(quán)利要求限定和確定的本發(fā)明的精神和范圍內(nèi)，這些 變化是顯而易見的，一切利用本發(fā)明構(gòu)思的發(fā)明創(chuàng)造均在保護(hù)之列。
【主權(quán)項(xiàng)】
1. 一種用于航電系統(tǒng)L波段設(shè)備測(cè)試的中頻信號(hào)產(chǎn)生裝置，其特征在于，包括加載控制 單元、配置流存儲(chǔ)單元、數(shù)字調(diào)制單元以及數(shù)模轉(zhuǎn)換單元； 加載控制單元用于與上位機(jī)進(jìn)行通信，接收上位機(jī)控制軟件發(fā)出的各種命令，并將命 令執(zhí)行的狀態(tài)信息返回到上位計(jì)算機(jī)； 上位機(jī)發(fā)出的命令類型分為三種，第一種為存儲(chǔ)更新命令，加載控制單元收到該命令 后，接收上位機(jī)發(fā)出的FPGA執(zhí)行代碼，并將FPGA執(zhí)行代碼存儲(chǔ)到配置流存儲(chǔ)單元的該命令 指定存儲(chǔ)頁(yè)面中，或者將收到的FPGA執(zhí)行代碼替換該命令指定存儲(chǔ)頁(yè)面中存儲(chǔ)的FPGA執(zhí)行 代碼，從而實(shí)現(xiàn)配置流存儲(chǔ)單元中FPGA執(zhí)行代碼的更新升級(jí);第二種命令為動(dòng)態(tài)加載命令， 加載控制單元根據(jù)上位機(jī)的動(dòng)態(tài)加載命令讀取配置流存儲(chǔ)單元中該命令指定存儲(chǔ)頁(yè)面的 FPGA執(zhí)行代碼，并通過(guò)配置端口對(duì)數(shù)字調(diào)制單元的FPGA執(zhí)行代碼進(jìn)行動(dòng)態(tài)加載或更新，對(duì) 其內(nèi)部的可編程資源進(jìn)行重新配置，從而實(shí)現(xiàn)不同的功能，產(chǎn)生不同類型的L波段設(shè)備中頻 測(cè)試信號(hào);第三種命令為信號(hào)配置命令，該命令的內(nèi)容為中頻信號(hào)產(chǎn)生所需的參數(shù)信息，加 載控制單元將收到的參數(shù)信息進(jìn)行協(xié)議轉(zhuǎn)換后直接轉(zhuǎn)發(fā)到數(shù)字調(diào)制單元，由后者產(chǎn)生數(shù)模 轉(zhuǎn)換單元所需的數(shù)據(jù)，從而產(chǎn)生相應(yīng)的中頻信號(hào)輸出；每一種命令執(zhí)行完成后，都通過(guò)對(duì)應(yīng) 的地址端口返回狀態(tài)信息。 配置流存儲(chǔ)單元由鐵電存儲(chǔ)器(FRAM)或閃速(Flash)存儲(chǔ)器這一類非易失性存儲(chǔ)器組 成，非易失性存儲(chǔ)器中的數(shù)據(jù)不會(huì)在斷電的情況下丟失;配置流存儲(chǔ)單元分為多個(gè)存儲(chǔ)頁(yè) 面，分別用于存儲(chǔ)數(shù)字調(diào)制單元所需的不同功能的FPGA執(zhí)行代碼;加載控制單元通過(guò)地址 尋址，對(duì)不同存儲(chǔ)頁(yè)面的FPGA執(zhí)行代碼進(jìn)行讀、寫以及擦除等操作； 數(shù)字調(diào)制單元由一次調(diào)制模塊和二次調(diào)制模塊兩部分組成，兩個(gè)組成模塊均基于FPGA 可編程邏輯器件實(shí)現(xiàn)，兩個(gè)組成模塊間通過(guò)一組并行數(shù)據(jù)總線和一組控制總線連接;一次 調(diào)制模塊首先通過(guò)DDS方法產(chǎn)生中頻信號(hào)的基帶數(shù)據(jù)，再根據(jù)中頻信號(hào)的特征進(jìn)行第一級(jí) 數(shù)字調(diào)制，得到調(diào)制數(shù)據(jù)，將調(diào)制數(shù)據(jù)通過(guò)并行總線送到二次調(diào)制模塊;二次調(diào)制模塊一方 面根據(jù)中頻信號(hào)的類型對(duì)送入的調(diào)制數(shù)據(jù)再次調(diào)制，另一方面根據(jù)中頻信號(hào)的帶寬要求對(duì) 調(diào)制脈沖邊沿進(jìn)行成形濾波處理，產(chǎn)生最終調(diào)制信號(hào)的波形數(shù)據(jù);最后，將波形數(shù)據(jù)按照數(shù) 模轉(zhuǎn)換單元數(shù)據(jù)格式的要求進(jìn)行轉(zhuǎn)換后輸出； 數(shù)模轉(zhuǎn)換單元由高速數(shù)模轉(zhuǎn)換器DAC及其外圍電路組成，通過(guò)數(shù)字調(diào)制單元進(jìn)行初始 化和參數(shù)配置，配置完成后再將輸入的波形數(shù)據(jù)轉(zhuǎn)換為中頻信號(hào)輸出。2. 根據(jù)權(quán)利要求1所述的中頻信號(hào)產(chǎn)生裝置，其特征在于，所述加載控制單元的10端口 分為總線端口、數(shù)據(jù)操作端口以及配置端口，分別對(duì)應(yīng)上位機(jī)(也可稱之為上位計(jì)算機(jī)）、配 置流存儲(chǔ)單元以及數(shù)字調(diào)制單元;其中，總線端口基于USB總線設(shè)計(jì)，通過(guò)該端口與上位機(jī) 進(jìn)行通信，接收上位機(jī)發(fā)出的存儲(chǔ)更新、動(dòng)態(tài)加載以及信號(hào)配置等三種命令。三種命令分別 對(duì)應(yīng)三個(gè)地址空間，加載控制單元根據(jù)不同地址空間區(qū)分命令的類型，進(jìn)行相應(yīng)的操作;加 載控制單元的數(shù)據(jù)操作端口通過(guò)數(shù)據(jù)總線、地址總線和三條控制線與配置流存儲(chǔ)單元連 接;配置端口由連接到數(shù)字調(diào)制單元的配置線以及3條控制線組成，F(xiàn)PGA執(zhí)行代碼通過(guò)加載 控制單元從配置流存儲(chǔ)單元中讀出，再按照給定的時(shí)序由配置線送入數(shù)字調(diào)制單元，完成 數(shù)字調(diào)制單元功能的重載，從而實(shí)現(xiàn)不同的功能，產(chǎn)生不同類型的L波段設(shè)備測(cè)試所需的中 頻信號(hào)。3. 根據(jù)權(quán)利要求1所述的中頻信號(hào)產(chǎn)生裝置，其特征在于，其工作流程為： 上電后，通過(guò)USB電纜連接到上位機(jī)后等待接收命令； 啟動(dòng)上位機(jī)軟件發(fā)送命令，加載控制單元檢測(cè)三個(gè)地址端口的狀態(tài)及數(shù)據(jù)信息； 若收到的是信號(hào)配置命令，加載控制單元將收到的命令內(nèi)容按8bit異步串行通信方式 進(jìn)行編碼，添加起始位、奇偶校驗(yàn)位和停止位即數(shù)據(jù)格式轉(zhuǎn)換后通過(guò)Tx直接轉(zhuǎn)發(fā)至數(shù)字調(diào) 制單元； 若收到的不是信號(hào)配置命令，則先根據(jù)上位機(jī)發(fā)送命令的地址對(duì)配置流存儲(chǔ)單元進(jìn)行 尋址，再判斷是否為動(dòng)態(tài)加載命令;若為真，則讀取該命令指定存儲(chǔ)頁(yè)面(尋址頁(yè)面)的FPGA 執(zhí)行代碼，再將FPGA執(zhí)行代碼按配置時(shí)序發(fā)往數(shù)字調(diào)制單元，加載FPGA執(zhí)行代碼到數(shù)據(jù)調(diào) 制單元;否則，收到的命令為存儲(chǔ)更新命令，則首先讀取尋址到的該命令指定存儲(chǔ)頁(yè)面的第 一個(gè)特征字節(jié)數(shù)據(jù)，判斷該存儲(chǔ)頁(yè)面是否已經(jīng)存在數(shù)據(jù)(此處的數(shù)據(jù)為之前存儲(chǔ)的FPGA執(zhí) 行代碼），若存在數(shù)據(jù)，則執(zhí)行擦除操作，再將接收到的FPGA執(zhí)行代碼重新寫入該存儲(chǔ)頁(yè)面； 如不存在數(shù)據(jù)，則直接寫入。
【文檔編號(hào)】G01R1/00GK105974231SQ201610304244
【公開日】2016年9月28日
【申請(qǐng)日】2016年5月10日
【發(fā)明人】張朋, 李力, 黃建國(guó), 蘭京川, 胡學(xué)海, 張治國(guó)
【申請(qǐng)人】電子科技大學(xué)