專利名稱：溫度補(bǔ)償電流參考電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于電流參考電路。更特定而言，本發(fā)明系關(guān)于溫度補(bǔ)償電流參考電路。
背景技術(shù)：
在諸如快閃存儲(chǔ)器、EEPROM等集成電路應(yīng)用中，某些電路需要一不受溫度及供應(yīng)電壓變化影響的恒定電流。
現(xiàn)有許多技術(shù)用于將電流參考設(shè)計(jì)為不受供應(yīng)電壓及溫度變化的影響?？僧a(chǎn)生相對(duì)于供應(yīng)電壓變化甚為健壯但易受溫度變化影響的電流參考的一種方法是利用二個(gè)電流鏡及一電阻器，如圖1所示。通過p溝道MOS晶體管10的電流被反射通過p溝道MOS晶體管12。該通過n溝道MOS晶體管14的電流被反射通過n溝道MOS晶體管16，該晶體管具有電阻器18耦合在其源極與地之間。
圖1所示電路具有一高達(dá)溫度函數(shù)的30％的電流變化。對(duì)于圖1所示型式的電路，所產(chǎn)生的電流等于I＝n*Ut*(M)/R如果晶體管處于弱反轉(zhuǎn)，及I＝(2/Kn*R2)*ψ(I)如果晶體管處于強(qiáng)反轉(zhuǎn)。在二種情形下，電流與供應(yīng)電壓無關(guān)，但溫度變化未獲補(bǔ)償。
提供一電流參考的另一方法為利用圖2所述的一電阻器及一雙極晶體管來產(chǎn)生一與絕對(duì)溫度及電阻器的溫度系數(shù)成比例的電流。
p-溝道MOS晶體管20及22的柵極由運(yùn)算放大器24的輸出驅(qū)動(dòng)。PNP雙極晶體管26的發(fā)射極耦合至p溝道MOS晶體管20的漏極，且其基級(jí)與集電極耦合接地。PNP雙極晶體管28的發(fā)射極經(jīng)由電阻器30耦合至p溝道MOS晶體管20的漏極，且其基級(jí)及集電極均耦合接地。運(yùn)算放大器24的一輸出耦合至p溝道MOS晶體管20的漏極，而運(yùn)算放大器24的另一輸出耦合至p溝道MOS晶體管22的漏極。
在圖2電路中，電流由下式得出I＝(Ut/R)*Ln(N)為提供溫度補(bǔ)償，電阻器的溫度系數(shù)必須與Ut相反。

發(fā)明內(nèi)容
本發(fā)明提供一種僅利用相同類型的MOS晶體管與多晶硅電阻的溫度補(bǔ)償電流參照。


圖1為現(xiàn)有技術(shù)電流參考電路的示意圖。
圖2為另一現(xiàn)有技術(shù)電流參考電路的示意圖。
圖3為本發(fā)明第一說明性電流參考電路的示意圖。
圖4為本發(fā)明第二說明性電流參考電路的示意圖。
具體實(shí)施例方式
熟悉此項(xiàng)技術(shù)的普通人員應(yīng)了解，以下對(duì)本發(fā)明的說明僅為說明性而不具限制性。熟悉此項(xiàng)技術(shù)的普通人員在閱讀此揭示內(nèi)容后當(dāng)易于構(gòu)想出本發(fā)明的其它實(shí)施例。
本發(fā)明的目的是獲得一具有電壓供應(yīng)及溫度補(bǔ)償?shù)暮愣娏鲄⒖?。本發(fā)明不需要任何特殊組件，可與標(biāo)準(zhǔn)CMOS方法相兼容，并使用一種型式的MOS晶體管及多晶硅電阻器。
參考圖3，一差動(dòng)放大器使用一p溝道MOS電流源晶體管40和42、n溝道MOS輸入晶體管44和46、及n溝道偏壓晶體管48。
p溝道MOS晶體管50經(jīng)由電阻器54將電流供應(yīng)至PNP雙極晶體管52，并經(jīng)由含電阻器58和60的分壓器將電流供應(yīng)至PNP雙極晶體管56。在該電路的一說明性實(shí)施例中，電阻器54和60可具有一約為12KΩ的電阻值，且電阻器58可具有一約為16KΩ的電阻值。p溝道MOS晶體管50亦將電流供應(yīng)至n溝道MOS晶體管62以驅(qū)動(dòng)電阻器64作為一源極跟隨器。電阻器64可具有一約為100KΩ的電阻值。n溝道MOS晶體管62由參考電壓Vref驅(qū)動(dòng)，其為一固定值或可采用不同的方式獲得，如圖4所示。n溝道MOS晶體管62的尺寸可使其在亞閾區(qū)內(nèi)操作。
n溝道MOS晶體管44的柵極由電阻器58與60之間的共同連接(″MULTIPLE″節(jié)點(diǎn))來驅(qū)動(dòng)。n溝道MOS晶體管46的柵極由PNP雙極晶體管52與電阻器54之間的共同連接來驅(qū)動(dòng)。
通過雙極晶體管52及56的電流為IBip＝Ut/R2*[(R3/R1)*ln(R3/R2)+ln(N*R3)/R2)]Ut等于KT/q此電流為Ut相對(duì)于電阻正規(guī)化后的一正函數(shù)。
熟悉此項(xiàng)技術(shù)的普通人員應(yīng)了解，IBip在溫度上升時(shí)增加及在溫度降低時(shí)降低。
通過n溝道MOS晶體管62的電流為I62＝Ido*exp(VGS62/Ut)Ut等于KT/q。此電流為n溝道MOS晶體管62的Vgs的一正函數(shù)及Ut的一負(fù)函數(shù)。
特別是，當(dāng)溫度增加時(shí)，通過n溝道MOS晶體管62的電流降低，而當(dāng)溫度降低時(shí)，通過n溝道MOS晶體管62的電流增加。
通過p溝道MOS晶體管50的總電流為通過雙極晶體管52和56及n溝道MOS晶體管62的電流之和Itot＝(Ut/R2)*[R3/R2+Ln((N*R3/R2]+Ido*exp(Vgs62/Ut)如果僅使用n溝道MOS晶體管62來獲得溫度補(bǔ)償，將會(huì)存在一由電路之雙極部分引起的相對(duì)于溫度的線性相關(guān)性，及一由電路的MOS部分引起的指數(shù)相關(guān)性。此會(huì)是不當(dāng)之補(bǔ)償，因?yàn)楫?dāng)溫度增加時(shí)，方程式第二項(xiàng)所導(dǎo)致的電流降低相對(duì)于第一項(xiàng)相關(guān)的電流增加而言將太大。由于n溝道晶體管62上增加了電阻器64，當(dāng)溫度增加且通過n溝道晶體管62的電流降低時(shí)，由于電阻器64的存在，通過n溝道晶體管62的電流過度降低會(huì)因Vgs的增加而獲得補(bǔ)償。以此方式，總電流與供應(yīng)電壓無關(guān)，并獲得了一良好的溫度補(bǔ)償。
如上所述，如圖3所示，供應(yīng)至MOS晶體管62的信號(hào)VREF可作為一固定值獲得，或亦可作為電路性能的函數(shù)獲得?，F(xiàn)參考圖4，一示意圖顯示另一本發(fā)明電流參考電路。熟悉此項(xiàng)技術(shù)的普通人員可看出，圖4的電路與圖3的電路極為相似，并使用相同參考編碼表示相同的元件。圖4的說明性參考電流電路中，可使用電阻器58和60的共同連接處的MULTIPLE節(jié)點(diǎn)上的信號(hào)來驅(qū)動(dòng)n溝道MOS晶體管62的柵極，而非使用固定值VREF來獲得與電路雙極性能的良好匹配。MULTIPLE節(jié)點(diǎn)上的信號(hào)事實(shí)上是雙極特性的一函數(shù)(圖4)，并在電路中提供一反饋回路。
電路工作簡述如下當(dāng)(例如)溫度上升時(shí)，雙極電流上升，但MULTILPE節(jié)點(diǎn)(及PNP雙極晶體管52集電極處的節(jié)點(diǎn)″SINGLE″)上的電壓值降低(VBE對(duì)溫度的系數(shù)為-1.56mv/C)，結(jié)果，通過n溝道MOS晶體管62的電流降低，其原因之一是其對(duì)溫度的相依性，另一原因是n溝道MOS晶體管62的VGS因節(jié)點(diǎn)MULTIPLE上的電壓降低而減小。因此，通過n溝道MOS晶體管62的電流可補(bǔ)償雙極晶體管的電流下降，且如上所述，電阻器64的電阻可限制過度的VGS降低。
以此方式，總電流有二個(gè)分量，一個(gè)分量隨溫度的上升而增加，另一個(gè)分量隨溫度的上升而降低。
很顯然，因有了圖3及4所示電路，在有反饋和無反饋的情況下，均已獲得一良好的溫度補(bǔ)償。
有了上述結(jié)構(gòu)，有數(shù)種方式可獲得此種補(bǔ)償，且解決方案在結(jié)果及設(shè)計(jì)方法上皆有所不同。特別是，可在數(shù)種情況下使用n溝道MOS晶體管62。前文中曾提及n溝道MOS晶體管62的電流相關(guān)性為指數(shù)關(guān)系，故引入電阻器64的電阻，以便在溫度增加時(shí)補(bǔ)償過度的電流降低。此時(shí)可決定以來自BAND GAP參考的一固定電壓(圖3中所示)驅(qū)動(dòng)n溝道MOS晶體管的柵極來達(dá)成該最佳解決方案，或使用信號(hào)MULTIPLE驅(qū)動(dòng)n溝道MOS晶體管62的柵極來接受某一誤差(如圖4所示)。
雖然已顯示并闡述了本發(fā)明的實(shí)施例及應(yīng)用，熟悉此項(xiàng)技術(shù)的普通人員可了解可做出比上述更多的修改而不致有悖于本發(fā)明的發(fā)明概念。因此，本發(fā)明僅受權(quán)利要求的精神的限制。
權(quán)利要求
1.一種電流參考電路，其包含一CMOS差動(dòng)放大器，其具有包含第一n溝道MOS晶體管的一漏極的第一輸出節(jié)點(diǎn)、及包含第二n溝道MOS晶體管的一漏極的第二輸出節(jié)點(diǎn)；一第一p溝道MOS晶體管，其具有耦合至一供應(yīng)電位的一源極、耦合至所述第二輸出節(jié)點(diǎn)的一柵極及一漏極；一第一PNP雙極晶體管，其具有經(jīng)由第一電阻器耦合至所述第一p溝道MOS晶體管的所述漏極并耦合至所述第二n溝道MOS晶體管的一柵極的一發(fā)射極、及均耦合接地的一集電極及一基極；一第二PNP雙極晶體管，其具有經(jīng)由與第三電阻器串聯(lián)的第二電阻器耦合至所述第一p溝道MOS晶體管的所述漏極的一發(fā)射極、及均耦合接地的一集電極和一基極；所述第一n溝道MOS晶體管的一柵極耦合至所述第二與第三電阻器之間的一共同節(jié)點(diǎn)；一第三n溝道MOS晶體管，其具有耦合至所述第一p溝道MOS晶體管的所述漏極的一漏極、經(jīng)由第四電阻器耦合接地的一源極及耦合至一參考電壓的一柵極。
2.如權(quán)利要求1所述的電流參考電路，其中所述第一及第二電阻器各具有約12KΩ的電阻；所述第三電阻器具有約16KΩ的電阻；及所述第四電阻器具有約100KΩ的電阻。
3.如權(quán)利要求1所述的電流參考電路，其中所述第三n溝道MOS晶體管的尺寸設(shè)計(jì)為可在其亞閾區(qū)內(nèi)操作。
4.如權(quán)利要求1所述的電流參考電路，其中所述第四電阻器系一n摻雜型多晶硅電阻器。
5.如權(quán)利要求1所述的電流參考電路，其中所述CMOS差動(dòng)放大器包含一第一p溝道MOS負(fù)載晶體管，其具有耦合至所述供應(yīng)電位的一源極、及耦合至所述第一n溝道MOS晶體管的所述漏極的一漏極和一柵極；一第二n溝道MOS負(fù)載晶體管，其具有耦合至所述供應(yīng)電位的一源極、耦合至所述p溝道MOS負(fù)載晶體管的所述柵極的一柵極、及耦合至所述p溝道MOS晶體管的所述漏極的一漏極；及一n溝道偏壓晶體管，其具有耦合接地的一源極、耦合至所述第一n溝道的一源極并耦合至所述第二n溝道MOS晶體管的一源極的一漏極、及耦合至一偏壓電位的一柵極。
6.一種電流參考電路，其包含一CMOS差動(dòng)放大器，其具有包含第一n溝道MOS晶體管的漏極的第一輸出節(jié)點(diǎn)、及包含第二n溝道MOS晶體管的漏極的第二輸出節(jié)點(diǎn)；一第一p溝道MOS晶體管，其具有耦合至一供應(yīng)電位的一源極、耦合至所述第一輸出節(jié)點(diǎn)的一柵極、及一漏極；一第一PNP雙極晶體管，其具有經(jīng)由第一電阻器耦合至所述第一p溝道MOS晶體管的所述漏極并耦合至所述第二n溝道MOS晶體管的一柵極的一發(fā)射極、及皆耦合接地的一集電極和一基極；一第二PNP雙極晶體管，其具有經(jīng)由與第三電阻器串聯(lián)的第二電阻器耦合至所述第一p溝道MOS晶體管的所述漏極的一發(fā)射極、及均耦合接地的一集電極和一基極；所述第一n溝道MOS晶體管的一柵極耦合至所述第二及第三電阻器之間的一共同節(jié)點(diǎn)；及一第三n溝道MOS晶體管，其具有耦合至所述第一p溝道MOS晶體管的所述漏極的一漏極、經(jīng)由第四電阻器耦合接地的一源極、及耦合至所述第一n溝道MOS晶體管的所述柵極的一柵極。
7.如權(quán)利要求6所述的電流參考電路，其中所述第一及第二電阻器各具有一約12KΩ的電阻；所述第三電阻器具有一約16KΩ的電阻；及所述第四電阻器具有一約100KΩ的電阻。
8.如權(quán)利要求6所述的電流參考電路，其中所述第三n溝道MOS晶體管的尺寸設(shè)計(jì)為可在其亞閾區(qū)內(nèi)操作。
9.如權(quán)利要求6所述的電流參考電路，其中所述第四電阻器系一n摻雜型多晶硅電阻器。
10.如權(quán)利要求6所述的電流參考電路，其中所述CMOS差動(dòng)放大器包含一第一p溝道MOS晶體管，其具有耦合至所述供應(yīng)電位的一源極、及耦合至所述第一n溝道MOS晶體管的所述漏極的一漏極和一柵極；一第二p溝道MOS晶體管，其具有耦合至所述供應(yīng)電位的一源極、耦合至所述第一p溝道MOS負(fù)載晶體管的所述柵極的一柵極、及耦合至所述第二p溝道MOS晶體管的所述漏極的一漏極；及一n溝道偏壓晶體管，其具有耦合接地的一源極、耦合至所述第一n溝道MOS晶體管的一源極并耦合至所述第二n溝道MOS晶體管的一源極的一漏極、及耦合至一偏壓電位的一柵極。
全文摘要
本發(fā)明提供一種包含一CMOS差動(dòng)放大器的電流參考電路，該CMOS差動(dòng)放大器具有包含第一n溝道MOS晶體管的一漏極的第一輸出節(jié)點(diǎn)及包含第二n溝道MOS晶體管的一漏極的一第二輸出節(jié)點(diǎn)。第一p溝道MOS晶體管具有耦合至一供應(yīng)電位的一源極、耦合至第二輸出節(jié)點(diǎn)的一柵極及一漏極。第一PNP雙極晶體管具有經(jīng)由第一電阻器耦合至第一p溝道MOS晶體管的漏極且耦合至第二n溝道MOS晶體管的柵極的一發(fā)射極、及均耦合接地的一集電極和一基極。第二PNP雙極晶體管具有經(jīng)由與第三電阻器串聯(lián)的第二電阻器耦合至第一p溝道MOS晶體管的漏極的一發(fā)射極、及均耦合接地的一集電極和一基極。第一n溝道MOS晶體管的柵極耦合至第二與第三電阻器之間的一共同節(jié)點(diǎn)。一第三n溝道MOS晶體管具有耦合至第一p溝道MOS晶體管的漏極的一漏極、經(jīng)由第四電阻器耦合接地的一源極、及耦合至一參考電壓或第二與第三電阻器之間一共同節(jié)點(diǎn)的一柵極。
文檔編號(hào)G05F3/24GK1703659SQ03821947
公開日2005年11月30日 申請(qǐng)日期2003年9月12日 優(yōu)先權(quán)日2002年9月16日
發(fā)明者喬治·奧多內(nèi), 洛倫佐·貝達(dá)里達(dá), 毛羅·基諾西 申請(qǐng)人:艾梅爾公司