專(zhuān)利名稱(chēng)：低本底αβ測(cè)量?jī)x控制裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種控制裝置，特別是一種低本底a β測(cè)量?jī)x控制裝置。
背景技術(shù)：
在核探測(cè)技術(shù)領(lǐng)域中，探測(cè)器可將輻射(粒子束)的能量通過(guò)與工作介質(zhì)的相互作用(如產(chǎn)生光子或電子等)最后轉(zhuǎn)化為快電子信號(hào)，再由前端電子學(xué)部分進(jìn)行預(yù)處理，包括前置放大，濾波成型、甄別或者采樣，轉(zhuǎn)化為數(shù)字信號(hào)，然后送入控制器部分(CPU或者M(jìn)CU)進(jìn)行計(jì)算、分析或者記錄，控制器部分通常也需要與上位計(jì)算機(jī)進(jìn)行通信，交互指令和數(shù)據(jù)，然后對(duì)甄別器進(jìn)行閾值控制或者采樣控制，以及對(duì)探測(cè)器進(jìn)行高壓控制。在傳統(tǒng)的此類(lèi)低本底a、β測(cè)量?jī)x中，電路部分包括前置處理單元，前置處理單元包含放大器、濾波電路和比較器。比較器將處理后的信號(hào)轉(zhuǎn)化為數(shù)字脈沖，然后通過(guò)各種組合門(mén)電路和觸發(fā)器進(jìn)行甄別，再送入單片機(jī)構(gòu)成的處理器進(jìn)行分析和計(jì)算。單片機(jī)和上位計(jì)算機(jī)通信，交互測(cè)量的數(shù)據(jù)，并與上位機(jī)進(jìn)行控制命令交互，根據(jù)控制指令對(duì)前置處理單元進(jìn)行閾值控制，對(duì)探測(cè)器的進(jìn)行高壓調(diào)節(jié)控制。這種傳統(tǒng)電路結(jié)構(gòu)由單片機(jī)作為控制核心，單片機(jī)具有編程配置方便，接口豐富等優(yōu)點(diǎn)，但是單片機(jī)是串行操作，同時(shí)刻只響應(yīng)一個(gè)中斷，即處理一路信號(hào)。而且，單片機(jī)是通過(guò)內(nèi)部軟件程序來(lái)對(duì)α、β的測(cè)量的數(shù)據(jù)進(jìn)行計(jì)算分析，軟件程序有跑飛的可能性，給儀器的測(cè)量帶來(lái)了不穩(wěn)定因素。目前α、β測(cè)量?jī)x器逐步由單通道發(fā)展為2通道，4通道以及多通道(>=6通道)，同時(shí)處理的信號(hào)由以前的2路(單通道)擴(kuò)展到3路(2通道)，6路(4通道)和多路(多通道)。單片機(jī)在串行工作原理下，會(huì)有更大的局限，造成更多測(cè)量事件的丟失。而且，外圍的門(mén)電路和觸發(fā)器電路需要根據(jù)通道數(shù)的增加而額外增加，使得電路不具備擴(kuò)展性，并且由于更多的分離電子器件的使用增加儀器整體的故障率，降低整體的穩(wěn)定性和可靠性。

實(shí)用新型內(nèi)容本實(shí)用新型提供了一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)或者復(fù)雜可編程邏輯器件(CPLD)的低本底α β測(cè)量?jī)x控制裝置，該控制裝置具有高速并行處理能力，能實(shí)時(shí)處理多路信號(hào)。本實(shí)用新型采用的技術(shù)方案為:一種低本底α β測(cè)量?jī)x控制裝置，包括核脈沖前置處理單元，基于FPGA/CPLD的主控制計(jì)算單元，通信接口單元以及高壓和閾值控制單元；基于FPGA/CPLD的主控制計(jì)算單元分別與核脈沖前置處理單元、通信接口單元以及高壓和閾值控制單元連接，高壓和閾值控制單元與核脈沖前置處理單元連接。按上述方案，所述的前置處理單元包括前置放大器，濾波電路和幅度甄別電路。其中幅度甄別電路采用比較器或者模數(shù)轉(zhuǎn)換器構(gòu)成，比較器或者模數(shù)轉(zhuǎn)換器的閾值通過(guò)高壓閾值控制單元進(jìn)行調(diào)整控制。按上述方案，所述的基于FPGA/CPLD的主控制計(jì)算單元包括通信模塊，數(shù)據(jù)處理模塊和閾值高壓設(shè)置模塊，數(shù)據(jù)處理模塊分別與通信模塊和閾值高壓設(shè)置模塊連接。數(shù)據(jù)處理模塊通過(guò)通信模塊與通信接口單元交互命令，并進(jìn)行命令解析，根據(jù)解析結(jié)果將設(shè)置數(shù)據(jù)包發(fā)送給閾值高壓設(shè)置模塊。按上述方案，所述的通信接口單元為串口收發(fā)模塊或USB模塊或者網(wǎng)絡(luò)通信模塊?；贔PGA/CPLD的主控制計(jì)算單元輸出的數(shù)據(jù)包送入串口收發(fā)模塊或USB模塊或者網(wǎng)絡(luò)通信模塊暫存，然后通過(guò)通信接口單元與上位機(jī)相連，送出數(shù)據(jù)并交互命令。按上述方案，所述的基于FPGA/CPLD的主控制計(jì)算單元還包括綜合觸發(fā)模塊，用于對(duì)送入信號(hào)進(jìn)行邏輯處理。按上述方案，所述的綜合觸發(fā)模塊包括邏輯門(mén)和觸發(fā)器。本實(shí)用新型的工作原理是:基于FPGA/CPLD的主控制計(jì)算單元接收由前置處理單元處理后的信號(hào)，在內(nèi)部進(jìn)入綜合觸發(fā)模塊綜合分析判斷后，進(jìn)入數(shù)據(jù)處理模塊進(jìn)行處理，數(shù)據(jù)處理模塊通過(guò)通信模塊與通信接口單元交互命令，并進(jìn)行命令解析，根據(jù)解析結(jié)果將設(shè)置數(shù)據(jù)包發(fā)送給閾值高壓設(shè)置模塊?；贔PGA/CPLD的主控制計(jì)算單元外部連接閾值和高壓控制單元，基于FPGA/CPLD的主控制計(jì)算單元通過(guò)閾值高壓設(shè)置模塊向閾值和高壓控制單元發(fā)送控制命令，閾值和高壓控制單元實(shí)時(shí)控制前置處理單元中的比較器的閾值和探測(cè)器的高壓。本實(shí)用新型的有益效果為:1.本控制裝置可以對(duì)信號(hào)采用并行操作，可以對(duì)多路探測(cè)器的輸出信號(hào)進(jìn)行同步處理，不會(huì)丟包，增加測(cè)量的準(zhǔn)確性。2.本控制裝置通過(guò)在芯片內(nèi)部進(jìn)行編程，融合信號(hào)處理，計(jì)算，存儲(chǔ)，傳輸，控制等多個(gè)模塊?？梢詼p少傳統(tǒng)電路中過(guò)多分離器件的使用，減少系統(tǒng)芯片用量，節(jié)約電路板空間，降低由于芯片故障而帶來(lái)的系統(tǒng)故障率。3.本控制裝置中基于FPGA/CPLD的主控制計(jì)算單元中FPGA/CPLD可編程的特性可以根據(jù)實(shí)際探測(cè)器的輸出信號(hào)通路來(lái)改變芯片內(nèi)部電路結(jié)構(gòu)，完成多路信號(hào)同步處理的擴(kuò)展。4.本控制裝置采用硬件層級(jí)的編程，電路運(yùn)行穩(wěn)定性高于基于軟件/指令的單片機(jī)，不會(huì)出現(xiàn)程序運(yùn)行失控的現(xiàn)象，增加探測(cè)系統(tǒng)的穩(wěn)定性。5.本控制裝置中基于FPGA/CPLD的主控制計(jì)算單元在內(nèi)部根據(jù)實(shí)際需要構(gòu)建不同的通信收發(fā)模塊，可以是標(biāo)準(zhǔn)的SPI，串口，USB，I2C等等，也可以是自定義的通信協(xié)議，與外部終端/上位機(jī)的通信更為方便。

1.圖1是本實(shí)用新型一種低本底α、β測(cè)量?jī)x控制裝置的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。2.圖2是本實(shí)用新型一個(gè)實(shí)施例的核脈沖前置處理單元結(jié)構(gòu)示意圖。3.圖3表示本實(shí)用新型一個(gè)實(shí)施例的基于FPGA/CPLD的主控制計(jì)算單元結(jié)構(gòu)示意圖。4.圖4表示本實(shí)用新型一個(gè)實(shí)施例的通信接口單元結(jié)構(gòu)示意圖。5.圖5表示本實(shí)用新型一個(gè)實(shí)施例的高壓和閾值外圍控制單元結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面通過(guò)借助實(shí)施例更加詳細(xì)地說(shuō)明本實(shí)用新型，但以下實(shí)施例僅是說(shuō)明性的，本實(shí)用新型的保護(hù)范圍并不受這些實(shí)施例的限制。如圖1所示，本發(fā)明主要包括核脈沖前置處理單元100，基于FPGA/CPLD的主控制計(jì)算單元200，通信接口單元300，高壓和閾值控制單元400。如圖2所示，所述的核脈沖前置處理單元100由多個(gè)相同的并行處理模塊組成，每個(gè)模塊中均包含無(wú)源濾波器110，前置放大器120，閾值甄別器組成130。將每一路輸入的核脈沖先通過(guò)無(wú)源濾波器110進(jìn)行低通濾波，減少高頻噪聲，平滑波形，然后送入前置放大器120進(jìn)行放大，最后將放大的波形送入閾值甄別器130進(jìn)行甄別判斷。多路核脈沖經(jīng)過(guò)多個(gè)并行的處理模塊，最后輸出為多路TTL電平脈沖。如圖3所示，所述的基于FPGA/CPLD的主控計(jì)算單元200，采用Altera的CPLD器件MaxII EPM570，通過(guò)硬件編程，在芯片內(nèi)部構(gòu)造了綜合觸發(fā)模塊210，數(shù)據(jù)處理模塊220，通信模塊230，閾值高壓設(shè)置模塊240。多路TTL電平脈沖輸入到CPLD中，進(jìn)入綜合觸發(fā)模塊210，多路信號(hào)在此綜合分析判斷，產(chǎn)生綜合之后的多路脈沖。多路脈沖再進(jìn)入數(shù)據(jù)處理模塊220，數(shù)據(jù)處理模塊內(nèi)部能同步的對(duì)多路信號(hào)進(jìn)行并行處理，測(cè)量計(jì)數(shù)，并將各路計(jì)數(shù)分別并行同步存儲(chǔ)在各自寄存器中。CPLD中的通信模塊230采用串口收發(fā)協(xié)議，與外部通信接口單元300連接并交互數(shù)據(jù)，將所有寄存器中的數(shù)據(jù)按照一定格式打包，按照一定的時(shí)序發(fā)送出去。CPLD中的數(shù)據(jù)處理模塊220也通過(guò)通信模塊230與外部通信接口交互命令，在內(nèi)部進(jìn)行命令解析，并根據(jù)解析結(jié)果將設(shè)置數(shù)據(jù)包發(fā)送給閾值高壓設(shè)置模塊240。所述的閾值高壓設(shè)置模塊240接收到設(shè)置數(shù)據(jù)包后，通過(guò)SPI接口發(fā)送特殊數(shù)據(jù)結(jié)構(gòu)的控制命令包給外部高壓和閾值控制單元400。 如圖4所示所述的通信接口單元300為串口收發(fā)模塊或USB模塊，基于FPGA/CPLD的主控制計(jì)算單元200輸出的數(shù)據(jù)包送入串口收發(fā)模塊310或USB模塊320暫存，然后通過(guò)9針RS232串口通信方式或者USB接口與上位機(jī)相連，送出數(shù)據(jù)并交互命令。 如圖5所示，所述的高壓和閾值控制單元400由兩片DAC410和隔離放大器420組成，其中DAC的精度為10位。DAC接收CPLD發(fā)出的閾值高壓控制命令包，根據(jù)命令和包中的數(shù)字信息，轉(zhuǎn)換為模擬電平信號(hào)，輸出給隔離放大器420，隔離放大器420將模擬電平信號(hào)進(jìn)行放大或者反向放大，并與前后級(jí)隔離，最后將輸出信號(hào)送入外部的高壓模塊或者核脈沖前置處理單元100中的閾值甄別器140。
權(quán)利要求1.一種低本底α β測(cè)量?jī)x控制裝置，其特征在于:包括核脈沖前置處理單元，基于FPGA/CPLD的主控制計(jì)算單元，通信接口單元以及高壓和閾值控制單元；基于FPGA/CPLD的主控制計(jì)算單元分別與核脈沖前置處理單元、通信接口單元以及高壓和閾值控制單元連接，高壓和閾值控制單元與核脈沖前置處理單元連接。
2.如權(quán)利要求1所述的低本底αβ測(cè)量?jī)x控制裝置，其特征在于:所述的前置處理單元包括前置放大器，濾波電路和幅度甄別電路。
3.如權(quán)利要求2所述的低本底αβ測(cè)量?jī)x控制裝置，其特征在于:所述的幅度甄別電路采用比較器或者模數(shù)轉(zhuǎn)換器構(gòu)成。
4.如權(quán)利要求1所述的低本底αβ測(cè)量?jī)x控制裝置，其特征在于:所述的基于FPGA/CPLD的主控制計(jì)算單元包括通信模塊，數(shù)據(jù)處理模塊和閾值高壓設(shè)置模塊，數(shù)據(jù)處理模塊分別與通信模塊和閾值高壓設(shè)置模塊連接。
5.如權(quán)利要求4所述的低本底αβ測(cè)量?jī)x控制裝置，其特征在于:所述的基于FPGA/CPLD的主控制計(jì)算單元還包括綜合觸發(fā)模塊，用于對(duì)送入信號(hào)進(jìn)行邏輯處理。
6.如權(quán)利要求5所述的低本底αβ測(cè)量?jī)x控制裝置，其特征在于:所述的綜合觸發(fā)模塊包括邏輯門(mén)和觸發(fā)器。
7.如權(quán)利要求1所述的低本底αβ測(cè)量?jī)x控制裝置，其特征在于:所述的通信接口單元為串口收發(fā)模塊或USB模塊或者網(wǎng)絡(luò)通信模塊。
專(zhuān)利摘要本實(shí)用新型涉及一種低本底αβ測(cè)量?jī)x控制裝置，該裝置包括核脈沖前置處理單元，基于FPGA/CPLD的主控制計(jì)算單元，通信接口單元以及高壓和閾值控制單元；基于FPGA/CPLD的主控制計(jì)算單元分別與核脈沖前置處理單元、通信接口單元以及高壓和閾值控制單元連接，高壓和閾值控制單元與核脈沖前置處理單元連接。本實(shí)用新型具有并行高速處理，實(shí)時(shí)同步處理多路信號(hào)，而且擴(kuò)展方便，集成度高，能減少外圍芯片用量，提升穩(wěn)定性等的多個(gè)特點(diǎn)。
文檔編號(hào)G05B19/042GK203025502SQ20122060661
公開(kāi)日2013年6月26日 申請(qǐng)日期2012年11月16日 優(yōu)先權(quán)日2012年11月16日
發(fā)明者張博, 張晶, 陳陽(yáng), 秦家寶 申請(qǐng)人:湖北方圓環(huán)?？萍加邢薰?br>