高和低功率電壓調(diào)節(jié)電路的制作方法
【專利摘要】本公開涉及高和低功率電壓調(diào)節(jié)電路，其包括連接在將被調(diào)節(jié)的電壓的輸入端與調(diào)節(jié)電壓的輸出端之間的第一晶體管。第一調(diào)節(jié)環(huán)路根據(jù)參考電壓和源于調(diào)節(jié)電壓的第一反饋電壓之間的差值控制第一晶體管。第二晶體管串聯(lián)在第一晶體管和輸出端之間。第二調(diào)節(jié)環(huán)路根據(jù)參考電壓和源于調(diào)節(jié)電壓的第二反饋電壓之間的差值控制第二晶體管。第二調(diào)節(jié)環(huán)路在低和高功率調(diào)節(jié)模式下均有效。開關(guān)電路在低功率調(diào)節(jié)模式下使第一晶體管進(jìn)入導(dǎo)通狀態(tài)。
【專利說明】
高和低功率電壓調(diào)節(jié)電路
技術(shù)領(lǐng)域
[0001]本公開涉及電源電路，具體地，涉及便攜式設(shè)備，更具體地，涉及通過USB端口(通用串行總線)或者通過經(jīng)由這種端口可充電的電池供電的便攜式設(shè)備。
【背景技術(shù)】
[0002]USB端口通常連接至低壓差(dropout)電壓調(diào)節(jié)器，能夠提供一般包括在2.7和3.5V之間的調(diào)節(jié)電壓。這種電路可接收各種電壓，低到幾伏特且高到大約20伏特，電壓峰值可達(dá)到30V。此外，在電池充電器應(yīng)用中，可以在調(diào)節(jié)電路的輸出處存在幾伏特的電壓，與存在被調(diào)節(jié)的電源電壓無關(guān)。
[0003]以CMOS技術(shù)制造的高壓調(diào)節(jié)電路具有實施包括高壓MOS晶體管(或漂移或延伸漏極類型)或晶體管的共源共柵安裝的特定電源電路的缺陷。這種電路不適合以低功耗(具體地，以待機模式)操作。
[0004]圖1示出了鏈接至USB端口的傳統(tǒng)調(diào)節(jié)電路VRGl的示例。電路VRGl包括P溝道MOS晶體管Pll，包括接收在電路VRGl的輸入In處提供的將被調(diào)節(jié)的電壓Vi的源極端、連接至誤差放大器CPll的輸出的柵極端以及在電路VRGl的輸出Out處提供調(diào)節(jié)電壓Vo的漏極端。誤差放大器CPll在非反相輸入端處接收參考電壓Vrf且在反相輸入端處接收等于輸出電壓Vo的一部分的反饋電SVfb ο使用包括串聯(lián)安裝的電阻器Rl 1、Rl 2的分壓器電橋來產(chǎn)生電壓Vfb，電阻器Rll連接在非反相輸入端和輸出Out之間，電阻器R12與電阻器Rll串聯(lián)至地，并且電壓Vf b通過電阻器Rl 1、Rl2之間的結(jié)點來提供。通常，通過連接至地的濾波電容器Cl I對輸出電壓進(jìn)行濾波。晶體管Pll被配置為在輸入端處容忍高壓，并且向輸出電壓Vo提供的電荷提供可以為高的電流。在操作中，晶體管P11被控制為根據(jù)放大器CP11的輸入端處的電壓Vrf和Vfb之間的差Vrf-Vfb增加或減小流過其中的電流。放大器CPl 1、晶體管Pl I和電阻器Rl I的組件由此形成電壓調(diào)節(jié)環(huán)路。
[0005]電路VRGI不設(shè)置為在低消耗或低功率模式(即，在消耗小電流(例如，低于IΟΟμΑ)的同時具有低輸入電壓(例如，低于或等于5V))下操作。此外，由這種電源電路供電的電路必須包括輔助電路，其使用選擇器開關(guān)來適用于不同的高和低電源結(jié)構(gòu)。此外，晶體管PU(漂移或延伸溝道類型)在其柵極側(cè)向電路中引入高雜散電容(在調(diào)節(jié)電路VRGl的輸出Out上施加低阻抗)，這顯著影響了集成電路VRGl的器件的電流消耗。
[0006]為了解決該問題，提出了通過引入具有可調(diào)節(jié)特性的多個部件來在調(diào)節(jié)電路中減小偏置電流。調(diào)節(jié)電路中存在這些可調(diào)節(jié)部件使得調(diào)節(jié)電路的控制變得復(fù)雜。
[0007]還提出了在調(diào)節(jié)電路VRGl中引入與放大器CP11、晶體管Pll和電阻器Rll形成的調(diào)節(jié)環(huán)路平行的第二調(diào)節(jié)環(huán)路。這種解決方案要求第二高壓晶體管，由此與晶體管PU相比具有非常大的尺寸，能夠容忍高輸入電壓。該解決方案還要求開關(guān)電路來根據(jù)調(diào)節(jié)電路的操作模式使一個或另一個環(huán)路無效，并且要求用于控制這些開關(guān)電路的相對復(fù)雜的電路，以避免在高和低功率操作模式之間進(jìn)行切換時形成過電壓。
[0008]因此，期望提供一種電壓調(diào)節(jié)電路，其能夠以高和低功率進(jìn)行操作而不具有任何過量的消耗，尤其在低功率下。可以進(jìn)一步期望提供一種電壓調(diào)節(jié)電路，其具有防短路的保護(hù)。

【發(fā)明內(nèi)容】

[0009]一些實施例涉及一種電壓調(diào)節(jié)電路，包括:第一晶體管，連接在將被調(diào)節(jié)的輸入電壓的輸入端與調(diào)節(jié)電壓的輸出端之間；以及第一調(diào)節(jié)環(huán)路，根據(jù)參考電壓與源于調(diào)節(jié)電壓的第一反饋電壓之間的差值，為第一晶體管提供第一控制電壓。根據(jù)一個實施例，調(diào)節(jié)電路包括:第二晶體管，串聯(lián)在第一晶體管與調(diào)節(jié)電路的輸出端之間；第二調(diào)節(jié)環(huán)路，根據(jù)參考電壓與源于調(diào)節(jié)電壓且不同于第一反饋電壓的第二反饋電壓之間的差值，為第二晶體管提供第二控制電壓，第二調(diào)節(jié)環(huán)路在低功率調(diào)節(jié)模式和高功率調(diào)節(jié)模式下均有效；以及開關(guān)電路，在低功率調(diào)節(jié)模式下使第一晶體管進(jìn)入導(dǎo)通狀態(tài)。
[0010]根據(jù)一個實施例，第二晶體管被設(shè)計為容忍比第一晶體管低的電壓。
[0011]根據(jù)一個實施例，第二反饋電壓低于第一反饋電壓。
[0012]根據(jù)一個實施例，調(diào)節(jié)電路還包括在第二晶體管和調(diào)節(jié)電路的輸出端之間與第二晶體管串聯(lián)的第三晶體管，第三晶體管由第二控制電壓來控制。
[0013]根據(jù)一個實施例，調(diào)節(jié)電路還包括反饋電路，反饋電路包括連接至調(diào)節(jié)電路的輸出端的第一電阻器以及連接在第一電阻器和第三電阻器之間的第二電阻器，第三電阻器連接至地，第一電阻器和第二電阻器之間的結(jié)點提供第一反饋電壓，以及第二電阻器和第三電阻器之間的結(jié)點提供第二反饋電壓。
[0014]根據(jù)一個實施例，第二晶體管被配置為在高功率調(diào)節(jié)模式中以線性模式進(jìn)行操作。
[0015]根據(jù)一個實施例，第一調(diào)節(jié)環(huán)路和第二調(diào)節(jié)環(huán)路中的每一個環(huán)路均包括誤差放大器，誤差放大器為由該環(huán)路控制的晶體管提供控制電壓，并在輸入端處接收參考電壓以及一個反饋電壓。
[0016]根據(jù)一個實施例，第二調(diào)節(jié)環(huán)路的誤差放大器具有大于或等于約100的增益。
[0017]根據(jù)一個實施例，第一調(diào)節(jié)環(huán)路的誤差放大器包括開關(guān)電路。
[0018]—些實施例還涉及一種用于調(diào)節(jié)電壓的方法，包括以下步驟:控制接收將被調(diào)節(jié)的電壓的第一晶體管，以及根據(jù)參考電壓和源于調(diào)節(jié)電壓的第一反饋電壓之間的差值，提供調(diào)節(jié)電壓。根據(jù)一個實施例，該方法包括以下步驟:在低功率調(diào)節(jié)模式和高功率調(diào)節(jié)模式中，根據(jù)參考電壓與源于調(diào)節(jié)電壓且不同于第一反饋電壓的第二反饋電壓之間的差值，控制與第一晶體管串聯(lián)安裝的第二晶體管;僅在高功率調(diào)節(jié)模式期間控制第一晶體管；以及在所述低功率調(diào)節(jié)模式期間，使第一晶體管進(jìn)入導(dǎo)通狀態(tài)。
[0019]根據(jù)一個實施例，該方法還包括:根據(jù)輸出電壓得到高功率調(diào)節(jié)模式中的第一反饋電壓和第二反饋電壓，使得第一反饋電壓在輸出電壓和第二反饋電壓之間，并且使得第二反饋電壓嚴(yán)格為正。
[0020]根據(jù)一個實施例，第二晶體管在高功率調(diào)節(jié)模式中以線性模式進(jìn)行控制。
[0021]根據(jù)一個實施例，與在第二晶體管和調(diào)節(jié)電壓的輸出端之間串聯(lián)安裝的第三晶體管并聯(lián)地應(yīng)用根據(jù)參考電壓和第二反饋電壓之間的差值的第二晶體管的控制。
【附圖說明】
[0022]以下將參照但不限于附圖描述本公開的實施例的一些示例，其中:
[0023]圖1示出了傳統(tǒng)的電壓調(diào)節(jié)電路；
[0024]圖2示出了根據(jù)本公開的一個實施例的電壓調(diào)節(jié)電路；
[0025]圖3示出了圖2的電壓調(diào)節(jié)電路的反饋電路的示例；
[0026]圖4和圖5示出了根據(jù)一些實施例的電壓調(diào)節(jié)電路的誤差放大器；以及
[0027]圖6示出了根據(jù)另一實施例的電壓調(diào)節(jié)電路。
【具體實施方式】
[0028]圖2示出了根據(jù)一個實施例的電壓調(diào)節(jié)電路VREG。電路VREG包括P溝道晶體管HPM，其包括接收在電路VREG的輸入In處提供的將被調(diào)節(jié)的電壓Vin的源極端、連接至誤差放大器CPH的輸出的柵極端以及提供電壓Vlp的漏極端。誤差放大器CPH在非反相輸入端處接收參考電壓Vrf以及在反相輸入端處接收源于輸出電壓Vout并等于輸出電壓Vout的一部分的反饋電壓Vf h。誤差放大器CPH向晶體管HPM的柵極提供控制電壓Vgh ο通過連接至電路VREG的輸出Out的反饋電路FBCT來產(chǎn)生反饋電壓Vfh。如上所述，通過連接至地的濾波電容器Cl來對輸出電壓Vout進(jìn)行濾波。晶體管HPM可以是漂移或延伸溝道類型以容忍相對較高的電壓。
[0029]因此，調(diào)節(jié)電路VREG包括用于調(diào)節(jié)輸入電壓Vin的第一調(diào)節(jié)環(huán)路，其包括放大器CPH、晶體管HPM和反饋電路FBCT。根據(jù)一個實施例，電路VREG包括用于調(diào)節(jié)輸入電壓Vin的第二調(diào)節(jié)環(huán)路，包括誤差放大器CPL、安裝為與晶體管HPM串聯(lián)的P溝道MOS晶體管LPM和反饋電路FBCT ο晶體管LPM將晶體管HPM的漏極端耦合至電路VREG的輸出Out。晶體管LPM的柵極端連接至誤差放大器CPL的輸出端，其中誤差放大器CPL在非反相輸入端接收參考電壓Vrf，且在反相輸入端接收反饋電壓Vfl。誤差放大器CPL向晶體管LPM的柵極提供控制電壓Vgl。由反饋電路FBCT提供反饋電壓Vfl。
[0030]根據(jù)一個實施例，反饋電路FBCT被配置為使得反饋電壓Vfh大于在電路VRGl(僅包括一個調(diào)節(jié)環(huán)路)中產(chǎn)生的反饋電壓Vfb，并且使得電壓Vfl低于電壓Vfb。換句話說，電壓Vfh 和 ￥€1使得￥0肚>￥迮>￥作>￥€1>0。
[0031]電壓調(diào)節(jié)電路VREG被配置為在高功率調(diào)節(jié)模式或低功率調(diào)節(jié)模式下操作。在低功率調(diào)節(jié)模式中，放大器CPH無效，僅放大器CPL有效。在高功率操作模式下，兩個放大器CPH、CPL均可有效。根據(jù)一個實施例，晶體管HPM的柵極在低功率調(diào)節(jié)模式下接地，以便導(dǎo)通。當(dāng)輸入電壓Vin相對較低時(例如，低于或等于5V)，低功率調(diào)節(jié)模式被激活。晶體管HPM的柵極的接地例如通過誤差放大器CPH來執(zhí)行。
[0032]在高功率調(diào)節(jié)模式中，兩個調(diào)節(jié)環(huán)路由此有效。因此，晶體管LPM不必須忍受與晶體管HPM—樣高的電壓。因此，晶體管LPM可以是簡單的標(biāo)準(zhǔn)晶體管?？梢酝ㄟ^以下等式評估晶體管HPM的源極-柵極Vsgh:
[0033]Vsgh=Ahp (Vrf-Vfh)+VhO (I)
[0034]Ahp是放大器CPH的增益，并且VhO是晶體管HPM的源極和柵極之間的額定電壓。通過以下等式評估晶體管LPM的源極-柵極電壓Vsgl:
[0035]Vsgl=Alp(Vrf-Vfl)+V10 (2)
[0036]Alp是放大器CPL的增益，以及VlO是晶體管LPM的源極和柵極之間的額定電壓。
[0037]圖3示出了反饋電路FBCT的示例。在圖3中，電路FBCT包括在輸出Out和地之間串聯(lián)安裝的電阻器Rl、R2、R3。因此，電阻器Rl連接在輸出Out和電阻器R2之間，并且電阻器R3連接在電阻器R2和地之間。電阻器Rl和R2之間的結(jié)點提供反饋電壓Vfh，并且電阻器R2和R3之前的結(jié)點提供反饋電壓Vf I。
[0038]電壓Vfh和Vf I可以通過以下等式來定義:
[0039]Vfh= (R2+R3)/(Rl+R2+R3)*Vout (3)
[0040]Vfl=R3/(Rl+R2+R3)*Vout (4)
[0041 ]通過設(shè)置AO = (R2/2+R3)/(R1+R2+R3)且DA = (R2/2)/(R1+R2+R3)，得到以下等式:
[0042]Vfh=(A0+DA)*Vout (5)
[0043]Vfl=(AO-DA)*Vout (6)
[0044]因此，反饋電路能夠相對于將被生成的額定電壓A0*Vout使電壓偏移DAWout13S該注意，額定電壓與電壓Vfh和Vfl之間的差值不是必須相等。
[0045]應(yīng)該理解，反饋電路FBCT可以通過使用電阻器和可能的電流源的其他簡單的組件來制造，它們是可調(diào)節(jié)的。
[0046]圖4示出了誤差放大器CPH的實施例的示例。在圖4中，放大器CPH包括通過電流源CSl供電的差分放大器、電流鏡、放大級和跟隨器型緩沖級以及開關(guān)電路。差分放大器包括兩個P溝道MOS晶體管Pl、P2。電流鏡包括兩個N溝道MOS晶體管N1、N2。放大級包括N溝道MOS晶體管N3和阻抗Z5。緩沖級包括P溝道MOS晶體管P3和阻抗Z6。開關(guān)電路包括兩個開關(guān)I1、
12。電流源CSl包括接收電壓Vin的終端以及連接至晶體管Pl和P2的源極端的另一終端。晶體管Pl包括接收電壓Vrf的柵極端以及連接至晶體管N1、N2的柵極和晶體管NI的漏極的漏極端。晶體管P2包括接收電壓Vfh的柵極端以及連接至晶體管N2的漏極端和晶體管N3的柵極端的漏極端。阻抗Z5包括接收電壓Vin的終端以及連接至晶體管N3的漏極端和晶體管P3的柵極端的另一終端。阻抗Z6包括接收電壓Vin的終端以及連接至晶體管P3的源極端的另一終端。晶體管N1、N2和N3的源極端以及晶體管P3的漏極端連接至地。因此，差分級包括接收電壓Vrf和Vfh的差分輸入端以及經(jīng)由晶體管P2的漏極的單個輸出端。第一和第二放大級被配置為在放大器CPH的輸出端處達(dá)到足以控制晶體管HPM的控制電壓(Vgh)。阻抗Z5和Z6可以通過一個或多個電阻器和/或一個或多個電容器和/或一個或多個電流源來形成。
[0047]開關(guān)11連接在晶體管P3的源極端與提供晶體管HPM的控制電壓Vgh的電路CPH的輸出端之間。開關(guān)12連接在電路CPH的輸出端和地之間。因此，當(dāng)開關(guān)12閉合時，電路CPH的輸出電壓Vgh接地。當(dāng)開關(guān)12閉合時開關(guān)Il打開，并且當(dāng)開關(guān)12打開時開關(guān)Il閉合。因此，當(dāng)開關(guān)Il打開且開關(guān)12閉合時，放大器CPH無效，并且在開關(guān)11、12的相反配置下有效。當(dāng)放大器CPH無效時，晶體管HPM的柵極端通過開關(guān)12接地，使得晶體管HPM導(dǎo)通。當(dāng)啟動低功率調(diào)節(jié)模式時，可以使電流源CSl無效以防止電流被不必要的消耗。因此，相同信號EN可用于控制電流源的啟動、開關(guān)Il的閉合和開關(guān)12的打開。應(yīng)該注意，代替將晶體管HPM的柵極端接地，可以將晶體管HPM的柵極端置于充分低的正電壓，以使晶體管HPM導(dǎo)通。
[0048]圖5示出了誤差放大器CPL的實施例的示例。在圖5中，放大器CPL具有類似于放大器CPH的結(jié)構(gòu)，不同之處在于不包括任何開關(guān)且只包括單個放大級而不是兩個。因此，放大器CPL包括電流源CS2、形成差分級的兩個P溝道MOS晶體管P5、P6、形成電流鏡的兩個N溝道晶體管N5、N6以及形成放大級的N溝道MOS晶體管N7和阻抗Z7。電流源CS2包括接收電壓Vin的終端以及連接至晶體管P5和P6的源極端的另一終端。晶體管P5包括接收電壓Vrf的柵極端以及連接至晶體管N5、N6的柵極和晶體管N5的漏極的漏極端。晶體管P6包括接收電壓Vfl的柵極端以及連接至晶體管N6的漏極端和晶體管N7的柵極端的漏極端。阻抗Z7包括接收在晶體管HPM的漏極和晶體管LPM的源極處得到的電壓Vlp的終端以及連接至晶體管N7的漏極端的另一終端，其中晶體管N7的漏極端形成為晶體管LPM的柵極提供控制電壓Vgl的放大器CPL的輸出端。差分級包括接收電壓Vrf和Vfl的差分輸入端以及經(jīng)由晶體管P6的漏極的單個輸出端。形成放大級的晶體管N7和阻抗Z7被選擇以在放大器CPL的輸出端處達(dá)到足以控制晶體管LPM的控制電壓(Vgl)。阻抗Z7可以通過一個或多個電阻器和/或一個或多個電容器和/或一個或多個電流源來形成。
[0049 ]例如，高功率調(diào)節(jié)模式在連接至交替電壓源的USB充電器應(yīng)用中激活。高功率調(diào)節(jié)模式因此可以在對電池進(jìn)行充電時有效。電壓Vin可以通過USB線纜的線VBUS提供給調(diào)節(jié)電路VREG。在該狀態(tài)下，放大器CPH有效(開關(guān)Il閉合且開關(guān)12打開)。由于兩個調(diào)節(jié)環(huán)路的存在，所以可以存在確定穩(wěn)定狀態(tài)的輸出電壓Vout的兩種解決方案:
[0050] Vout = l/(AO+DA)*Vrf (7)
[0051 ] Vout = l/(A0-DA)*Vrf (8)
[0052]可以從等式(2)、(6)和(7)中導(dǎo)出:
[0053]Vsgl =Alp(2DA/(A0+DA))Vrf+VlO (9)
[0054]類似地，可以從等式(I)、(5)和(8)中導(dǎo)出:
[0055]Vsgh=Ahp(-2DA/(A0-DA) )Vrf+VhO (10)
[0056]對應(yīng)于等式(10)的解決方案提供了否定結(jié)果。因此，該解決方案不適合于控制晶體管HPM。結(jié)果，當(dāng)電壓Vsgl與晶體管HPM、LPM的閾值電壓相比較高時以及當(dāng)放大增益Alp被選擇為遠(yuǎn)大于1(例如，幾百至幾千的級別)時，只有對應(yīng)于等式(9)的解決方案提供定義平衡狀態(tài)的結(jié)果。在這些條件下，當(dāng)電壓Vout具有通過等式(7)給出的值時，達(dá)到唯一的平衡點。晶體管LPM以線性模式進(jìn)行操作，其漏極電壓與電路VREG的輸出Out處的電流成比例。
[0057]當(dāng)電池被完全充滿時，例如在待機模式的USB充電器應(yīng)用中激活低功率調(diào)節(jié)模式。在該狀態(tài)下，放大器CPH無效，開關(guān)Il打開且開關(guān)12閉合。結(jié)果是在穩(wěn)定狀態(tài)下，反饋電壓Vfl等于參考電壓Vrf且輸出電壓Vout具有等式(8)給定的值。
[0058]晶體管LPM的調(diào)節(jié)電路的輸出端處的存在(其遠(yuǎn)小于晶體管HPM)能夠使用于接入漏極的電阻遠(yuǎn)低于晶體管HPM的電阻，并且柵極和漏極之間的電容也小很多。結(jié)果是低功率調(diào)節(jié)模式下的低電流消耗和更好的調(diào)節(jié)。此外，由于低功率調(diào)節(jié)環(huán)路通常有效，所以低和高功率模式之間的轉(zhuǎn)變是先進(jìn)的，這避免了引入低功率模式的無效和高功率模式的有效之間重疊相位或者等待時間，從而避免了過電壓的出現(xiàn)。
[0059]圖6示出了根據(jù)另一實施例的電壓調(diào)節(jié)電路VRG2。電路VRG2與電路VREG的不同之處在于，晶體管LPM被鏡像串聯(lián)的兩個晶體管LPMl和LPM2代替，兩個晶體管的漏極端相互連接(襯底二極管頭對尾安裝)。每個晶體管LPMl、LPM2均包括連接在放大器CPL的輸出端處的柵極端。放大器CPL的輸入端處的電壓Vlp在晶體管LPMl、LPM2的漏極端處得到。電壓Vlp還可以用于偏置其中形成晶體管LPMl、LPM2的半導(dǎo)體襯底。晶體管LPMl、LPM2可以是簡單的標(biāo)準(zhǔn)晶體管。以這種方式，電路VRG2能夠有效地在高和低功率調(diào)節(jié)模式下操作，并且確保抵抗電壓Vin和地之間的短路的有效保護(hù)。
[0060]本領(lǐng)域技術(shù)人員應(yīng)該理解，本公開可以進(jìn)行實現(xiàn)各種可選實施例和各種應(yīng)用。具體地，本公開不是僅應(yīng)用于USB端口，而是可以應(yīng)用于具有相對顯著變化的任何電源。
[0061]本公開不限于圖3所示的反饋電路FBCT，并且其他反饋電路可以被容易設(shè)計為在如果電壓Vout減小則電壓Vfh和Vf I也減小、相反如果電壓Vout增加則電壓Vfh和Vf I也增加的理解的基礎(chǔ)上從輸出電壓Vout中得到差分電壓Vfh和Vfl。本公開不限于在調(diào)節(jié)環(huán)路中使用誤差放大器。確實，這種放大器可以被確保用于比較信號Vrf和Vfh或Vfl以及用于成形比較功能的輸出信號以控制晶體管HPM和LPM的比較和成形功能的其他器件代替。
[0062]此外，即使這可能通常不是期望的，但晶體管LPM可以具有與晶體管HPM相比較的特性。
[0063]上面描述的各個實施例可以進(jìn)行組合以提供又一些實施例。本說明書中參考和/或申請數(shù)據(jù)表中列出的所有美國專利、美國專利申請公開、美國專利申請、外國專利、外國專利申請或非專利公開均結(jié)合于此作為參考。如果需要使用各個專利、申請和公開的概念來提供又一些實施例，則可以修改實施例的各個方面。
[0064]可以根據(jù)上面詳細(xì)的說明對實施例進(jìn)行這些和其他改變。通常，在以下權(quán)利要求中，所使用的術(shù)語不應(yīng)該構(gòu)造為將權(quán)利要求限制于說明書和權(quán)利要求中公開的具體實施例，而是應(yīng)該構(gòu)造為包括所有可能的實施例以及這些權(quán)利要求要求的等效物的全部范圍。因此，不通過本公開限制權(quán)利要求。
【主權(quán)項】
1.一種電壓調(diào)節(jié)電路，包括: 第一晶體管，連接在將被調(diào)節(jié)的輸入電壓的輸入端與調(diào)節(jié)電壓的輸出端之間； 第一調(diào)節(jié)環(huán)路，根據(jù)參考電壓與源于所述調(diào)節(jié)電壓的第一反饋電壓之間的差值，為所述第一晶體管提供第一控制電壓； 第二晶體管，串聯(lián)在所述第一晶體管與所述調(diào)節(jié)電路的輸出端之間； 第二調(diào)節(jié)環(huán)路，根據(jù)所述參考電壓與源于所述調(diào)節(jié)電壓且不同于所述第一反饋電壓的第二反饋電壓之間的差值，為所述第二晶體管提供第二控制電壓，所述第二調(diào)節(jié)環(huán)路在低功率調(diào)節(jié)模式和高功率調(diào)節(jié)模式下均有效；以及 開關(guān)電路，在所述低功率調(diào)節(jié)模式下使所述第一晶體管進(jìn)入導(dǎo)通狀態(tài)。2.根據(jù)權(quán)利要求1所述的電路，其中所述第二晶體管被設(shè)計為容忍比所述第一晶體管低的電壓。3.根據(jù)權(quán)利要求2所述的電路，其中所述第二反饋電壓低于所述第一反饋電壓。4.根據(jù)權(quán)利要求3所述的電路，還包括在所述第二晶體管和所述調(diào)節(jié)電路的輸出端之間與所述第二晶體管串聯(lián)的第三晶體管，所述第三晶體管由所述第二控制電壓來控制。5.根據(jù)權(quán)利要求4所述的電路，還包括反饋電路，所述反饋電路包括連接至所述調(diào)節(jié)電路的輸出端的第一電阻器以及連接在所述第一電阻器和第三電阻器之間的第二電阻器，所述第三電阻器連接至地，所述第一電阻器和所述第二電阻器之間的結(jié)點提供所述第一反饋電壓，以及所述第二電阻器和所述第三電阻器之間的結(jié)點提供所述第二反饋電壓。6.根據(jù)權(quán)利要求5所述的電路，其中所述第二晶體管被配置為在所述高功率調(diào)節(jié)模式中以線性模式進(jìn)行操作。7.根據(jù)權(quán)利要求6所述的電路，其中所述第一調(diào)節(jié)環(huán)路和所述第二調(diào)節(jié)環(huán)路中的每一個環(huán)路均包括誤差放大器，所述誤差放大器為由所述環(huán)路控制的晶體管提供控制電壓，并在輸入端處接收所述參考電壓以及一個反饋電壓。8.根據(jù)權(quán)利要求7所述的電路，其中所述第二調(diào)節(jié)環(huán)路的所述誤差放大器具有大于或等于約10的增益。9.根據(jù)權(quán)利要求8所述的電路，其中所述第一調(diào)節(jié)環(huán)路的所述誤差放大器包括所述開關(guān)電路。10.—種用于調(diào)節(jié)電壓的方法，包括: 控制接收將被調(diào)節(jié)的電壓的第一晶體管，以根據(jù)參考電壓和源于調(diào)節(jié)電壓的第一反饋電壓之間的差值，提供所述調(diào)節(jié)電壓； 根據(jù)所述參考電壓與源于所述調(diào)節(jié)電壓且不同于所述第一反饋電壓的第二反饋電壓之間的差值，控制與所述第一晶體管串聯(lián)耦合的第二晶體管； 僅在高功率調(diào)節(jié)模式期間控制所述第一晶體管；以及 在所述功率調(diào)節(jié)模式期間，使所述第一晶體管進(jìn)入導(dǎo)通狀態(tài)。11.根據(jù)權(quán)利要求10所述的方法，還包括:根據(jù)所述輸出電壓得到所述高功率調(diào)節(jié)模式中的所述第一反饋電壓和所述第二反饋電壓，使得所述第一反饋電壓在所述輸出電壓和所述第二反饋電壓之間，并且使得所述第二反饋電壓嚴(yán)格為正。12.根據(jù)權(quán)利要求11所述的方法，其中所述第二晶體管在所述高功率調(diào)節(jié)模式中以線性模式進(jìn)行控制。13.根據(jù)權(quán)利要求12所述的方法，其中與在所述第二晶體管和所述調(diào)節(jié)電壓的輸出端之間串聯(lián)安裝的第三晶體管并行地應(yīng)用根據(jù)所述參考電壓和所述第二反饋電壓之間的差值的所述第二晶體管的所述控制。14.一種便攜式電子設(shè)備，包括: 電路裝置，包括USB端口、可充電電池和電池充電器；以及 電壓調(diào)節(jié)電路，耦合至所述電路裝置以接收來自所述USB端口或所述電池的輸入電壓，所述電壓調(diào)節(jié)電路包括: 第一晶體管，連接在接收將被調(diào)節(jié)的輸入電壓的輸入節(jié)點與調(diào)節(jié)電壓被提供給所述電路裝置的輸出節(jié)點之間； 第一調(diào)節(jié)環(huán)路電路裝置，生成第一控制電壓來控制所述第一晶體管，所述第一控制電壓具有基于參考電壓和源于所述調(diào)節(jié)電壓的第一反饋電壓之間的差值的值； 第二晶體管，在所述輸入節(jié)點和所述輸出節(jié)點之間與所述第一晶體管串聯(lián)耦合； 第二調(diào)節(jié)環(huán)路電路裝置，生成第二控制電壓以控制所述第二晶體管，所述第二控制電壓具有基于所述參考電壓和源于所述調(diào)節(jié)電壓的第二反饋電壓之間的差值的值，所述第二調(diào)節(jié)環(huán)路在低功率調(diào)節(jié)模式和高功率調(diào)節(jié)模式下均有效； 開關(guān)電路，在響應(yīng)于所述電池被完全充滿而被激活的低功率調(diào)節(jié)模式期間導(dǎo)通所述第一晶體管，并且所述開關(guān)電路在高功率調(diào)節(jié)模式期間響應(yīng)于所述電池被充電而截止所述第一晶體管；以及 反饋電路，耦合至所述第一控制環(huán)路電路裝置和所述第二控制環(huán)路電路裝置，以根據(jù)所述調(diào)節(jié)電壓生成所述第一反饋電壓和所述第二反饋電壓。15.根據(jù)權(quán)利要求14所述的便攜式電子設(shè)備，其中所述反饋電路包括耦合在所述輸出節(jié)點和參考電壓節(jié)點之間的電阻分壓器電路。16.根據(jù)權(quán)利要求14所述的便攜式電子設(shè)備，其中所述第一晶體管包括漂移或延伸溝道類型晶體管中的一個。17.根據(jù)權(quán)利要求16所述的便攜式電子設(shè)備，其中所述第二晶體管包括MOS或雙極型晶體管。18.根據(jù)權(quán)利要求14所述的便攜式電子設(shè)備，其中所述反饋電路在所述高功率調(diào)節(jié)模式期間生成所述第一反饋電壓和所述第二反饋電壓。19.根據(jù)權(quán)利要求18所述的便攜式電子設(shè)備，其中所述反饋電路生成所述第一反饋電壓，所述第一反饋電壓具有大于所述第二反饋電壓的正幅度的正幅度。20.根據(jù)權(quán)利要求14所述的便攜式電子設(shè)備，其中所述第一調(diào)節(jié)環(huán)路電路裝置和所述第二調(diào)節(jié)環(huán)路電路裝置均包括生成所述第一控制電壓和所述第二控制電壓的相應(yīng)誤差放大器。
【文檔編號】G05F1/56GK105843312SQ201510857503
【公開日】2016年8月10日
【申請日】2015年11月30日
【發(fā)明人】A·龐斯
【申請人】意法半導(dǎo)體 (Alps) 有限公司