專利名稱：可配置的就緒/忙控制的制作方法
技術(shù)領(lǐng)域：
本申請案涉及集成電路，且具體而言涉及通過一個或多個信號線與一控制器進(jìn)行通信的諸如非易失性存儲器等集成電路。
背景技術(shù)：
包括各種存儲裝置的集成電路可通過導(dǎo)電線或跡線連接在一起。在一些實例中，集成電路可在一封裝內(nèi)連接在一起。此種連接的實例可見于非易失性存儲器產(chǎn)品中。目前，有許多種在商業(yè)上很成功的非易失性存儲器產(chǎn)品得到應(yīng)用，尤其是小形狀因數(shù)卡形式的非易失性存儲器產(chǎn)品，其采用一形成于一個或多個集成電路芯片上的閃速EEPROM(電可擦可編程只讀存儲器)單元陣列。一通常(但未必盡然)位于一單獨集成電路芯片上的存儲器控制器介接一以可移動方式連接所述卡的主機(jī)，并控制所述卡內(nèi)存儲器陣列的運行。此種控制器通常包括一微處理器、某種非易失性只讀存儲器(ROM)、一易失性隨機(jī)存取存儲器(RAM)及一個或多個專用電路，例如一個可在編程及讀取數(shù)據(jù)期間在數(shù)據(jù)經(jīng)過控制器時根據(jù)所述數(shù)據(jù)計算出一錯誤修正碼(ECC)的專用電路。某些市售卡為CompactFlashTM(CF)卡、多媒體卡(MMC)、安全數(shù)字(SD)卡、智能媒體卡、個人資料卡(P-Tag)及存儲棒卡。主機(jī)包括個人計算機(jī)、筆記本計算機(jī)、個人數(shù)字助理(PDA)、各種數(shù)據(jù)通信裝置、數(shù)字照相機(jī)、蜂窩式移動電話、便攜式音頻播放器、汽車音響系統(tǒng)、及類似類型的設(shè)備。除存儲卡實施方案外，此類型的存儲器也可嵌入各種類型的主機(jī)系統(tǒng)中。
有兩種通用存儲胞(memory cell)陣列架構(gòu)已付諸商業(yè)應(yīng)用NOR及NAND。在一典型的NOR陣列中，各存儲胞連接于在列方向上延伸的相鄰位線源極與漏極擴(kuò)散區(qū)之間，且控制柵極連接至沿胞行延伸的字線。一存儲單元(memory unit)包括至少一個位于所述源極與漏極之間的單元溝道區(qū)的至少一部分上方的存儲元件。因此，所述存儲元件上的一經(jīng)編程的電荷電平控制所述胞的一操作特性，然后可通過將適當(dāng)電壓施加至所尋址的存儲胞來讀取所述胞。此種胞的實例、其在存儲系統(tǒng)中的應(yīng)用及其制造方法闡述于美國專利第5,070,032號、第5,095,344號、第5,313,421號、第5,315,541號、第5,343,063號、第5,661,053號及第6,222,762號中。這些專利及本申請案中所引用的全部專利及公開專利申請案均以引用方式全文并入本文中。
NAND陣列利用由多于兩個(例如16個或32個)存儲胞構(gòu)成的串聯(lián)串，所述多于兩個存儲胞與一個或多個位于各單獨位線與一參考電位之間的選擇晶體管連接在一起而形成胞列。各字線延伸跨過大量的這些列內(nèi)的胞。在編程期間，通過如下方式來讀取并驗證一列中的一單獨胞強(qiáng)導(dǎo)通所述串中的其余胞，以使流經(jīng)一串的電流取決于所尋址的胞中所存儲的電荷電平。NAND架構(gòu)陣列的實例及其作為存儲系統(tǒng)的一部分的操作可參見美國專利第5,570,315號、第5,774,397號、第6,046,935號、及第6,522,580號。
上文所提及專利中所述的現(xiàn)有閃速EEPROM陣列的電荷存儲元件為最常用的導(dǎo)電性浮動?xùn)艠O，其通常由經(jīng)導(dǎo)電摻雜的多晶硅材料制成。適用于閃速EEPROM系統(tǒng)的另一類型的存儲胞是利用一非導(dǎo)電性介電材料代替導(dǎo)電性浮動?xùn)艠O以便以非易失性方式來存儲電荷。一由氧化硅、氮化硅及氧化硅(ONO)構(gòu)成的三層式介電材料夾于一導(dǎo)電性控制柵極與存儲胞溝道上方半導(dǎo)電性襯底的一表面之間。通過將電子自胞溝道注入氮化物中、使電子在氮化物中受到陷獲并存儲于一限制區(qū)中來對胞進(jìn)行編程，且通過將熱空穴注入氮化物中來擦除所述胞。
如在大多數(shù)集成電路應(yīng)用中一般，對于閃速EEPROM存儲胞陣列，也存在縮小為構(gòu)建某些集成電路功能所需的硅襯底區(qū)域的壓力。人們不斷地期望增加可存儲在一硅襯底的一給定區(qū)域中的數(shù)字?jǐn)?shù)據(jù)量，以增大一給定大小存儲卡及其它類型的封裝的存儲容量，或者既增大容量又減小大小。一種增大數(shù)據(jù)存儲密度的方法是每一存儲胞及/或每一存儲單元或元件存儲多于一個數(shù)據(jù)位。此通過將一存儲元件電荷電平電壓范圍窗口劃分成多于兩種狀態(tài)來實現(xiàn)。使用四種此種狀態(tài)即能使每一個胞存儲存儲兩個數(shù)據(jù)位，使用八種狀態(tài)即能使每一存儲元件存儲三個數(shù)據(jù)位，依此類推。使用此種多電平邏輯的存儲器陣列特別容易因小的存儲電荷變化而造成數(shù)據(jù)損壞。出于各種原因，一多狀態(tài)存儲胞陣列的選定部分也可在兩種狀態(tài)(二進(jìn)制)下運行。
一典型閃速EEPROM陣列中的各存儲胞劃分成若干可一同擦除的離散胞塊。換句話說，所述塊為擦除單位，即為可同時擦除的最小胞數(shù)量。每一塊均通常存儲有一個或多個數(shù)據(jù)頁面，頁面為最小編程及讀取單位，盡管也可在不同的子陣列或平面中平行地編程或讀取多于一個頁面。每一頁面通常存儲一個或多個數(shù)據(jù)扇區(qū)，扇區(qū)的大小由主機(jī)系統(tǒng)界定。一實例性扇區(qū)包括512個用戶數(shù)據(jù)字節(jié)(遵循一針對磁盤驅(qū)動器制定的標(biāo)準(zhǔn))加上一定數(shù)量字節(jié)的關(guān)于所述用戶數(shù)據(jù)及/或存儲有所述用戶數(shù)據(jù)的塊的開銷信息。此種存儲器通常在每一塊中配置有16個、32個或更多個頁面，且每一頁面均存儲有一個或僅數(shù)個主機(jī)數(shù)據(jù)扇區(qū)。
為提高在將用戶數(shù)據(jù)編程至存儲器陣列中并自存儲器陣列讀取用戶數(shù)據(jù)期間的平行性程度，所述陣列通常劃分成若干子陣列，所述子陣列通常稱作平面，其包含其自身的數(shù)據(jù)寄存器及其它電路以允許并行操作，從而可同時將數(shù)據(jù)扇區(qū)編程至若干或所有平面中的每一平面、或同時自若干或所有平面中的每一平面讀取數(shù)據(jù)扇區(qū)。一單個集成電路上的陣列可在物理上劃分為多個平面，或每一平面可由單獨的一個或多個集成電路芯片構(gòu)成。此種存儲器構(gòu)建方案的實例闡述于美國專利第5,798,968號及第5,890,192號中。
為進(jìn)一步有效地管理存儲器，擦除塊可鏈接在一起形成虛擬塊或元塊。換句話說，將每一元塊界定為包括每一平面中的一個塊。元塊的使用闡述于國際專利申請公開案第WO 02/058074中。所述元塊由一主機(jī)邏輯塊地址識別為一編程及讀取數(shù)據(jù)的目的地。一元塊中的所有塊均可同時編程。此種元塊的編程單位為一由所述元塊中每一塊的一個頁面組成的元頁。同樣地，一元塊中的所有塊均一同擦除。在一些實例中，元塊大小固定成使所述元塊為最小擦除單位且所述元頁為最小編程單位。一使用此種大塊及/或元塊運行的存儲系統(tǒng)中的控制器執(zhí)行多種功能，包括在自主機(jī)接收到的邏輯塊地址(LBA)與存儲胞陣列內(nèi)的物理塊編號(PBN)之間實施變換。所述塊內(nèi)的單個頁面通常通過所述塊地址內(nèi)的偏置來加以識別。地址變換通常涉及使用一邏輯塊編號(LBN)及邏輯頁面的中間項。
可使用一個或多個寄存器將數(shù)據(jù)移入及移出一存儲胞陣列。一種多寄存器存儲系統(tǒng)的實例闡述于美國專利第6,349,056 B1號及第6,560,143 B2號中。一寄存器通常保存等于存儲胞陣列中一行數(shù)據(jù)的數(shù)據(jù)。寄存器通常為易失性的且因此如果發(fā)生掉電，則此種寄存器中的任何數(shù)據(jù)均會丟失。寄存器可用作一緩沖器或高速緩沖存儲器，以保存要編程至所述存儲器陣列的數(shù)據(jù)或要發(fā)送至一主機(jī)的數(shù)據(jù)。
存儲系統(tǒng)通常具有一控制器?？刂破骺砂ㄒ煌ㄟ^控制器接口邏輯連接至內(nèi)部存儲器并介接外部組件的微處理器或微控制器。一程序存儲器存儲固件及軟件，所述固件及軟件由所述微控制器存取以控制自所連接的存儲單元讀取數(shù)據(jù)及將所述數(shù)據(jù)傳輸至所述主機(jī)、將數(shù)據(jù)自所述主機(jī)寫入至所述存儲器芯片的存儲系統(tǒng)作業(yè)、及執(zhí)行諸多其它監(jiān)控及控制功能。
集成電路通常通過一系列處理步驟形成于一半導(dǎo)體襯底上。然后，所述襯底劃分成可單獨封裝的單獨的集成電路芯片(“電路小片”或“芯片”)?；蛘撸酒煞庋b成在一封裝中具有多于一個芯片。例如，兩個或兩個以上的存儲器芯片可封裝在一起，以在單個封裝內(nèi)提供增大的存儲容量。此可為使用單獨的封裝或在一單個芯片上形成一更大的存儲器提供一種更廉價的替代形式。可借助其中將芯片囊封于一保護(hù)性外殼內(nèi)且將所述芯片上的焊盤電連接至所述封裝上的引腳以實現(xiàn)與所述芯片的通信的傳統(tǒng)芯片封裝方法進(jìn)行封裝。以此方式封裝的存儲器芯片可用于包括非易失性存儲系統(tǒng)在內(nèi)的各種應(yīng)用。此種系統(tǒng)通常包括一可形成于一單獨的芯片上并可單獨封裝的控制器。
圖1顯示一包括一控制器及多個存儲單元的存儲系統(tǒng)的實例。所述控制器與一主機(jī)進(jìn)行通信。圖1所示存儲系統(tǒng)可位于一存儲卡(例如前面所述的市售閃速存儲器產(chǎn)品)中。在一些實例中，每一存儲單元均單獨封裝且所述各封裝連接至所述控制器。在其它實例中，所述控制器及存儲單元可一同封裝于單個封裝中。在其它實例中，可將兩個或兩個以上的存儲單元封裝在一起且將如此形成的封裝連接至位于一單獨封裝中的控制器。在閃速存儲卡中，可將各單獨封裝安裝至一在不同封裝的引腳之間提供連接線的印刷電路板。通常期望減少此種線的數(shù)量，因為其會增加存儲系統(tǒng)的成本及復(fù)雜度。因此，當(dāng)將多個芯片封裝在一起時，其可在所述封裝上共享單個引腳且因此共享單條線來與所述控制器進(jìn)行通信。
圖2顯示一存儲系統(tǒng)的一實例，所述存儲系統(tǒng)在一個封裝(封裝1)中具有一與一第二封裝(封裝2)中的兩個存儲器芯片(存儲單元1及存儲單元2)進(jìn)行通信的控制器芯片。此處，每一存儲單元均形成于一單獨存儲器芯片上。因此，存儲單元1形成于存儲器芯片1上且存儲單元2形成于存儲器芯片2上。存儲單元1及2二者均具有連接至封裝2上的一共用就緒/忙引腳的就緒/忙輸出。此共用引腳通過一共用就緒/忙信號線連接至所述控制器芯片。雖然未顯示，但在封裝1與封裝2之間可存在諸多其它連接線。共享所述就緒/忙引腳，以減少這兩個封裝的引腳數(shù)且因此降低所述系統(tǒng)的成本及復(fù)雜度。此種系統(tǒng)的一個問題在于控制器所接收的就緒/忙信號只可指示所述存儲單元中的一個存儲單元忙，但不指示哪個存儲單元忙。因此，當(dāng)接收到一忙信號時，并不知道哪個存儲單元忙或者一個存儲單元是否就緒。
通常，所述信號線上的高電壓可指示集成電路就緒，而低電壓則指示所述集成電路忙。在某些實例中，可能期望知道更多信息，而不僅僅是所述集成電路的總體狀態(tài)。例如，在具有一連接至一存儲器陣列的高速緩沖存儲器的存儲單元中，這有助于既得知所述存儲器陣列的狀態(tài)又得知所述高速緩沖存儲器的狀態(tài)。而在單個就緒/忙信號的情況下，所述控制器可能得不到此信息。
圖3顯示一具有一存儲器陣列及兩個寄存器(一高速緩沖存儲器(主數(shù)據(jù)寄存器)及一緩沖器(從屬數(shù)據(jù)寄存器))的存儲單元的一實例。由于這兩個寄存器提供一緩沖功能，因此可將所述存儲器陣列及所連接的寄存器看做一帶緩沖器的存儲器陣列。另外，此存儲單元具有一與一控制器進(jìn)行通信的存儲器控制電路。與所述控制器的通信是通過一線群組來進(jìn)行的，所述線群組可包括一芯片啟用(CE)線、命令鎖存啟用(CLE)線、地址鎖存啟用(ALE)線、寫入啟用(WE)線、讀取啟用線(RE)線、一組輸入/輸出(I/O)線及一就緒/忙(R/B)線。此存儲單元可單獨封裝或與其它存儲單元一起封裝。大體而言，一存儲單元(例如圖3中所示的存儲單元)形成于一專用存儲器芯片上，以使一個芯片具有一個包括一存儲器陣列及一存儲器控制電路的存儲單元。來自所述控制器的主機(jī)數(shù)據(jù)可由所述存儲器控制電路發(fā)送至所述高速緩沖存儲器、然后發(fā)送至所述緩沖器并然后發(fā)送至所述閃速存儲器陣列。這使主機(jī)數(shù)據(jù)能夠在其它數(shù)據(jù)自所述緩沖器編程至所述閃速存儲器陣列的同時裝入所述高速緩沖存儲器中。此種并行性可加速向所述閃速存儲器陣列的數(shù)據(jù)傳送。然而，來自此種系統(tǒng)的一就緒/忙信號只可提供一個數(shù)據(jù)位。所述信號可表示所述陣列處于一第一狀態(tài)(例如陣列忙)或一第二狀態(tài)(例如陣列就緒)。不過，這可有助于得知例如所述高速緩沖存儲器是否忙等其它信息。
因此，需要一種使更多信息能夠沿單條線提供至所述控制器的控制系統(tǒng)。還需要一種可由所述控制器配置的系統(tǒng)。還需要一種將使一控制器能夠判定一與其它集成電路共享一就緒/忙線的單獨集成電路的狀態(tài)的系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明揭示一種允許使用單條連接兩個組件(例如一控制器與一存儲器芯片)的線來實現(xiàn)其它功能的存儲器控制系統(tǒng)。當(dāng)使用一就緒/忙線向所述控制器提供一存儲器芯片的某一狀態(tài)時，一存儲器控制系統(tǒng)可允許使用同一條線來提供其它信息。所述控制器可在所述存儲器芯片中寫入一寄存器的內(nèi)容，以配置所述存儲器芯片所發(fā)送的信號。通過此種方式，所述控制器可通過配置所述寄存器來從一系列可能的信號中選擇所述就緒忙信號。然后，所述存儲器芯片將所選擇的信號提供至所述控制器而無需所述控制器進(jìn)行其它活動。所述控制器無需主動地詢問所述存儲器芯片來判定所述存儲器芯片中的一狀態(tài)。相反，所述控制器可被動地接收一指示所感興趣的狀態(tài)的信號。在一些設(shè)計中，一控制器可在一節(jié)能的低功率或“睡眠”模式中被動地接收此種信號。然后，所述控制器可在所述信號改變時返回至一加電狀態(tài)。例如，一控制器可在一存儲單元忙時睡眠并可在所述存儲單元為下一命令準(zhǔn)備就緒時醒來。在一具有一存儲器陣列及一高速緩沖存儲器的存儲單元中，可由單獨的信號分別指示所述存儲器陣列的狀態(tài)及所述高速緩沖存儲器的狀態(tài)。所述控制器可通過配置一忙控制寄存器的內(nèi)容來選擇在一就緒/忙線上將這些信號中的哪一信號發(fā)送至所述控制器。
一控制器也可將所述寄存器配置成使來自一特定存儲器芯片的忙信號被屏蔽且不影響一就緒/忙線上的信號。這適用于其中多個芯片共享同一就緒/忙線的情況?？蓪Ω鲉为毿酒M(jìn)行屏蔽以便所述控制器僅自一個或多個未被屏蔽的芯片接收信號。通過此種方式，一控制器可明確地識別哪些芯片要將其信號屏蔽及哪些芯片將其信號發(fā)送至所述控制器。
作為一種對使一控制器單獨判定哪些芯片應(yīng)將其信號屏蔽及哪些芯片應(yīng)將其信號發(fā)送的替代形式，在一自動選擇模式中，此種判定可在所述芯片層上作出。如果選擇所述芯片則發(fā)送所述信號，而如果未選擇所述芯片則屏蔽所述信號。選擇一芯片在此上下文中是指一條啟用所述芯片的特定線處于現(xiàn)用狀態(tài)，或所述芯片由一控制器命令尋址，或一現(xiàn)用啟用線與一命令的某一組合。一所選定芯片通常為由所接收的最后命令尋址的芯片。在此系統(tǒng)中，僅一所選定芯片發(fā)送一忙信號。當(dāng)取消選定一芯片并選擇另一芯片時，所述被取消選定的芯片信號變成被屏蔽且所選定的芯片信號自動發(fā)送至所述控制器而無需所述控制器作出一單獨的配置改變。這使所述控制器能夠通過一條由幾個芯片共享的線來接收一具體針對一個芯片的就緒/忙信號。當(dāng)選擇不同的芯片時，所述信號可自動來自一不同芯片，而無需一來自所述控制器的單獨命令來規(guī)定要發(fā)送哪些信號及要屏蔽哪些信號。


圖1顯示一現(xiàn)有技術(shù)的存儲系統(tǒng)。
圖2顯示一與兩個共享單個就緒/忙引腳的存儲單元進(jìn)行通信的現(xiàn)有技術(shù)控制器芯片。
圖3顯示一現(xiàn)有技術(shù)存儲單元。
圖4顯示一根據(jù)一存儲狀態(tài)機(jī)的當(dāng)前狀態(tài)來選擇一輸出的控制系統(tǒng)。
圖5顯示一根據(jù)本發(fā)明一實施例的控制系統(tǒng)。
圖6顯示一具有帶有圖5中所示控制電路的存儲單元的存儲系統(tǒng)。
圖7顯示一具有就緒/忙控制電路的存儲系統(tǒng)的另一實例。
圖8顯示一包括所述寄存器的內(nèi)容的圖5所示忙控制寄存器的更詳細(xì)的視圖。
圖9顯示圖8所示忙控制寄存器的內(nèi)容的一真值表。
圖10顯示一用于寫入圖8所示忙控制寄存器的內(nèi)容的命令的一定時圖。
圖11顯示一用于寫入諸如圖8中所示的一個或多個忙控制寄存器的內(nèi)容的替代命令的一定時圖。
圖12A顯示一具有一存儲器陣列、一緩沖器、一高速緩沖存儲器及一控制器的存儲系統(tǒng)的一實例。
圖12B顯示其中將數(shù)據(jù)自控制器傳送至高速緩沖存儲器的圖12A所示的存儲系統(tǒng)。
圖12C顯示其中將數(shù)據(jù)自高速緩沖存儲器傳送至緩沖器的圖12B所示的存儲系統(tǒng)。
圖12D顯示其中將數(shù)據(jù)自緩沖器傳送至存儲器陣列的圖12C所示的存儲系統(tǒng)。
圖12E顯示其中與將數(shù)據(jù)自緩沖器傳送至存儲器陣列平行地將數(shù)據(jù)自控制器傳送至高速緩沖存儲器的圖12D所示的存儲系統(tǒng)。
圖12F顯示在完成自控制器至高速緩沖存儲器的數(shù)據(jù)傳送后、但在完成自緩沖器至圖12E所示陣列的數(shù)據(jù)傳送前圖12E所示的存儲系統(tǒng)。
圖12G顯示在完成自緩沖器至陣列的數(shù)據(jù)傳送后圖12F所示的存儲系統(tǒng)。
圖12H顯示當(dāng)將數(shù)據(jù)自主高速緩沖存儲器傳送至緩沖器時圖12G所示的存儲系統(tǒng)。
圖12I顯示圖12H所示的存儲系統(tǒng)，其中將數(shù)據(jù)自緩沖器傳送至存儲器陣列且控制器不再向高速緩沖存儲器傳送進(jìn)一步的數(shù)據(jù)且其中控制器輪詢一狀態(tài)寄存器以判定存儲器陣列是否忙。
具體實施例方式
圖4顯示一用于控制一就緒/忙引腳402的信號控制系統(tǒng)的一等效電路400的一電路圖。圖中顯示一多路復(fù)用器MUX 1接收兩個信號一陣列忙信號406及一高速緩沖存儲器忙信號408。一存儲狀態(tài)機(jī)410判定將信號406、408中的哪一個信號施加至用于控制所述存儲器的就緒/忙引腳402的輸出412且因此判定所述控制器接收哪一個信號。每次只將這些信號(陣列忙406及高速緩沖存儲器忙408)中的一個施加至輸出412。狀態(tài)機(jī)410可運行以使輸出412取決于所述存儲器所接收到的最后命令或某一其它因素。輸出412取決于存儲狀態(tài)機(jī)410的當(dāng)前狀態(tài)且因此不能在不改變所述存儲器狀態(tài)情況下直接由所述控制器配置。
圖5顯示一根據(jù)本發(fā)明一實施例的信號控制系統(tǒng)的一等效電路500的一電路圖，所述信號控制系統(tǒng)允許通過一就緒/忙線來發(fā)送其它數(shù)據(jù)以使所述就緒/忙信號可表示一存儲單元中的不止僅兩種狀態(tài)。此控制系統(tǒng)可實施為所示的控制電路或以某一等效方式實施。提供一第一多路復(fù)用器MUX 1，其具有分別指示所述陣列及高速緩沖存儲器的狀態(tài)的輸入陣列忙406及高速緩沖存儲器忙408。MUX 1的輸出是以前面所述的方式根據(jù)存儲狀態(tài)機(jī)410的狀態(tài)來選擇的。因此，MUX 1的輸出等價于前面所述的輸出412。然而，與前面的電路不同，圖5顯示MUX 1的輸出去往一由一忙控制寄存器522控制的第二多路復(fù)用器MUX 2。MUX 2的輸出524變成所述控制系統(tǒng)的忙輸出。因此，MUX 2介于前面所述的輸出412與此系統(tǒng)所提供的輸出之間。此允許通過修改忙控制寄存器522的內(nèi)容來配置輸出524。忙控制寄存器522的內(nèi)容可直接由所述控制器修改。
忙輸出524可選自MUX 2的輸入。MUX 2的輸入包括MUX 1的輸出412、陣列忙406、高速緩沖存儲器忙408及其它忙源526。圖5顯示表示其它忙源526的單條線。然而，其它忙源526可包括表示一存儲單元內(nèi)的多種狀態(tài)的MUX 2的多個輸入。因此，輸出524的含意可根據(jù)所需的信息來配置。
MUX 2的一個可能的輸出僅僅是MUX 1的輸出。在此種情況下，所述控制電路的作用好像不存在MUX 2似的。因此，所述控制系統(tǒng)可經(jīng)配置以起到前面所述的圖4所示控制系統(tǒng)的作用以便可保持向后兼容性。
可選擇陣列忙406或高速緩沖存儲器忙408作為MUX 2的一輸出。雖然這些也是MUX 1的可能的輸出，但MUX 1的輸出是不可根據(jù)一可由所述控制器修改的寄存器的內(nèi)容來配置的。MUX 1所產(chǎn)生的信號是根據(jù)存儲狀態(tài)機(jī)410的當(dāng)前狀態(tài)以一種確定性的方式形成的，而MUX 2所產(chǎn)生的信號是以一種可由所述控制器修改的可配置方式形成的。在本發(fā)明系統(tǒng)中，所述控制器可直接選擇一輸出?？稍谝淮鎯卧幱趫?zhí)行一命令的作業(yè)中的同時改變所述選擇。
MUX 2的輸出去往一晶體管528的柵極，晶體管528將其漏極530連接至一就緒/忙引腳502并將其源極連接至地。在操作中，就緒/忙引腳502可連接至一連接至所述控制器的信號線。當(dāng)MUX 2的輸出為指示一忙狀態(tài)的“高”時，晶體管528導(dǎo)通且就緒/忙引腳502的電壓被拉至接地或“低”。當(dāng)MUX 2的輸出為指示一就緒狀態(tài)的“低”時，晶體管528關(guān)斷且就緒/忙引腳502升至一“高”電平一一連接至所述信號線的電源的電壓。因此，晶體管528用作來自MUX 2的輸出524的一反相器。
雖然上文說明是參考一在一控制電路中使用多路復(fù)用器的特定實例，但所述技術(shù)并不僅限于任一特定硬件配置。上述實例展示可使用不同硬件來實施或可使用軟件來實現(xiàn)的技術(shù)?？蓪⑺究刂齐娐房醋隹墒褂玫母鞣N控制系統(tǒng)的一等效電路。可使用不同的控制電路或使用軟件以不同方式來構(gòu)建一控制系統(tǒng)。
在一些實例中，多于一個控制系統(tǒng)連接至一共用信號線。因此，圖5所示的就緒/忙引腳可通過一共享信號線連接至其它控制系統(tǒng)的其它就緒/忙引腳。此種線可由一個或多個鄰接的導(dǎo)電材料部分制成。例如，一形成于一印刷電路板上的金屬跡線可形成一信號線或一信號線的一部分。然而，此種共享線可隱藏特定集成電路的狀態(tài)。當(dāng)甚至一個集成電路忙時，其控制系統(tǒng)也會產(chǎn)生一使對應(yīng)的就緒/忙引腳被拉至一“低”狀態(tài)的高輸出。此又將所連接的信號線拉低。因此，所有其它其控制系統(tǒng)連接至所述信號線的集成電路的狀態(tài)均對所述控制器隱藏。這意味著這些控制系統(tǒng)的輸出的任何改變均不會被所述控制器探測到。如果另一控制電路輸出自就緒躍遷至忙，則此可能不會被所述控制器探測到，因為所述控制器已經(jīng)接收到一忙信號。因此，主機(jī)所接收的忙信號僅指示一集成電路忙，但不指示哪個集成電路忙。
在本發(fā)明一實施例中，所述忙控制寄存器可由一控制器用來根據(jù)需要屏蔽一控制系統(tǒng)的輸出。因此，不管所述控制系統(tǒng)的輸入406、408指示何種狀態(tài)，輸出524均可響應(yīng)于忙控制寄存器522中的一個或多個位而保持為低。此禁用功能可使所述控制器能夠識別一個或多個要被監(jiān)控的集成電路并忽略其它集成電路。
在本發(fā)明的另一實施例中，所述忙控制寄存器可啟用一自動選擇功能。此功能使一控制系統(tǒng)能夠根據(jù)是否選擇連接至所述控制系統(tǒng)的集成電路來有選擇地屏蔽其輸出。除非選擇對應(yīng)的集成電路，否則所述自動選擇功能組件會禁用MUX 2的輸出524。此是在不存在直接的控制器干涉的情況下以自動選擇模式在控制系統(tǒng)層上自動進(jìn)行的。因此，一旦控制器啟用自動選擇，所述控制系統(tǒng)便可視需要發(fā)送或屏蔽其信號而不存在自所述控制器至所述控制系統(tǒng)的進(jìn)一步輸入。可通過芯片啟用CE線的狀態(tài)或通過最后所尋址的集成電路或這兩種因素的某一組合來決定選擇。忙控制寄存器522中的另一個位可用于為自動選擇目的選擇由哪些準(zhǔn)則決定選擇。例如，根據(jù)所述CE信號的選擇、根據(jù)最后所尋址命令的選擇及根據(jù)這兩個準(zhǔn)則的選擇提供三種不同的自動選擇可能性。也存在禁用自動選擇的可能性，從而提供總共四種可能性。這四種可能性可使用忙控制寄存器522中的兩個位(例如位5及7)來選擇。
一具有使用所述控制系統(tǒng)的存儲單元的存儲系統(tǒng)的一實例顯示于圖6中。圖中顯示兩個存儲單元640、642。存儲單元640具有包括就緒/忙控制電路646的存儲器控制電路644。存儲單元642具有包括就緒/忙引腳650的存儲器控制電路648。就緒/忙控制電路646、650二者均連接至一共用信號線。所述共用信號線也可延伸至其它存儲單元。當(dāng)在一就緒/忙電路中啟用自動選擇時，除非選擇包含所述就緒/忙電路的存儲單元，否則來自該電路的就緒/忙信號將被屏蔽(保持在就緒狀態(tài))。一般而言，對一同連接至一控制器的所有存儲單元啟用或禁用自動選擇。通過此種方式，僅一被所述控制器選定的存儲單元將使其就緒/忙信號發(fā)送至所述控制器。任何未被啟用的存儲單元的就緒/忙信號均被所述就緒/忙控制電路屏蔽。在此種配置中，因為通常每次只選擇一個存儲單元，所以所述就緒/忙信號不僅指示一存儲單元忙；其還指示哪一個具體的存儲單元忙。如果選擇多于一個存儲單元且啟用自動選擇，則所述忙信號可來自所選擇的存儲單元中的任何一個存儲單元。例如，當(dāng)對圖6所示的存儲單元(存儲單元640、642及連接至信號線的任何額外存儲單元)啟用自動選擇時，如果選擇存儲單元640，則所述控制器只接收到來自存儲單元640的就緒/忙信號。在此種情形中，存儲單元642的存儲器陣列或高速緩沖存儲器可能因某一最近的命令而仍忙。然而，未選擇存儲單元642而選擇了存儲器640。存儲單元642中可能存在一忙狀態(tài)，但一顯示此狀態(tài)的信號不發(fā)送至所述控制器。相反，所述信號被存儲單元642的就緒/忙控制電路650屏蔽。同樣地，如果未選擇所述存儲單元，則來自連接至信號線652的其它存儲單元的任何忙信號均被其就緒/忙控制電路屏蔽。
圖7顯示一其中若干個存儲單元連接至與任何單獨存儲單元分開的就緒/忙控制電路760的替代實施例。每一存儲單元762、764均具有一個或多個就緒/忙輸出(圖中僅顯示一條線，但可為陣列忙信號、高速緩沖存儲器忙信號及其它忙信號提供單獨的線)。就緒/忙控制電路760以相同于上文所述的方式運行但位于一獨立的電路小片上。就緒/忙控制電路760可構(gòu)建于一專用電路小片上或作為一接口的一部分與其它電路構(gòu)建在一起。此種布置可在多個存儲電路小片封裝于單個封裝中的情況下使用。可在所述封裝中包含一具有就緒/忙控制電路的電路小片，以便所述封裝只需要一個就緒/忙引腳。通常，所述控制器位于一獨立的電路小片上。
圖8顯示忙控制寄存器522。所述忙控制寄存器顯示成具有八個數(shù)據(jù)位。不過，在此實例中，未使用位2-5而是將其預(yù)留用于額外功能。位0-1指示將所述忙控制電路的四個輸入中的哪一個提供至所述控制器。這些輸入包括陣列忙、高速緩沖存儲器忙、內(nèi)部忙(MUX 1的輸出)及其它忙。雖然將“其它忙”顯示成單條線，但也可具有額外的忙信號及額外的線。由于這種原因，位2-5預(yù)留以便可從一更大數(shù)量的輸入中作出選擇。位6為一禁用位。當(dāng)位6設(shè)定為1時，不管所述忙控制電路的輸入如何，所述忙控制電路的輸出均保持在“就緒”狀態(tài)。位7為自動選擇位。當(dāng)位7設(shè)定為1時，所述忙控制電路的輸出取決于其存儲單元是否被所述控制器選定。所述控制器可通過接通對應(yīng)于該芯片的芯片啟用(CE)信號來選擇一存儲單元。然而，當(dāng)多個存儲單元封裝在一起時，所述多個存儲單元可共享一CE線。因此，通過CE線進(jìn)行的任何選擇均可能不足以識別單個存儲單元。一存儲單元可通過一由所述控制器提供于一命令中的地址來加以識別。當(dāng)所述控制器發(fā)送一命令時，其可包括一為一單個存儲單元所獨有的地址?？蓪⑻峁┯谒邮盏淖詈竺钪械牡刂房醋鏊x存儲單元的地址。由此，闡述兩種供所述控制器選擇一存儲單元的技術(shù)。一存儲系統(tǒng)可使用這些技術(shù)中的任何一種或這兩種技術(shù)的一組合來識別一存儲單元。例如，僅當(dāng)選擇所述CE線而且所述最后命令標(biāo)識所述存儲單元的地址時，才可選擇一存儲單元。所述忙控制寄存器中的不同位的重要性在不同的實施例中可有所不同。例如，在圖8所示的忙控制寄存器中可取消位2-5。在一些實施例中，可永久性地啟用自動選擇以便可不需要一用于啟用/禁用此功能的位。
圖9顯示圖8中所示的忙控制寄存器522的內(nèi)容的一真值表。所述忙控制電路的輸出524位于標(biāo)題為“忙”的右手欄中。行1顯示DISABLE(禁用)＝1。在此狀態(tài)下，不管所述忙控制寄存器的其它內(nèi)容如何，所述輸出均保持0或低。因為所述輸出去往一連接至所述就緒/忙線的漏極開路晶體管528的柵極，所以此種低輸出意味著就緒/忙引腳502及所連接的就緒/忙線上的電壓保持為高(就緒)。行2-5顯示對應(yīng)于各“選擇”位的不同值的輸出。這四個輸出包括作為圖5所示MUX 1的輸出的內(nèi)部忙412。高速緩沖存儲器忙408及陣列忙406分別表示所述高速緩沖存儲器及陣列的狀態(tài)并可分別加以選擇。其它忙526可為可由所述控制器使用的任何忙信號。另外，如果需要，可將位2-5用來選擇額外的忙信號。圖9所示的真值表中未顯示這些額外的忙信號。行6顯示autoselect(自動選擇)＝1(自動選擇被啟用)且DieSelected(電路小片被選定)＝0(電路小片未被選定)。處于此狀態(tài)下的輸出為0，因為當(dāng)自動選擇被啟用時，除非所述控制器選擇所述電路小片，否則所述輸出會被屏蔽。此處，未選擇所述電路小片且因此所述輸出保持被屏蔽，即其保持為0，且因此所述就緒/忙線未受影響。行7-9顯示當(dāng)autoselect(自動選擇)＝1(自動選擇被啟用)且DieSelect(電路小片被選定)＝1(電路小片被選定)時的輸出。在此種情況下的輸出取決于所述選擇位。在此種情況下，所選的任何信號均被作為一輸出提供，因為所述輸出未被屏蔽。由圖可見，忙控制寄存器522提供一種用于配置存儲單元的就緒/忙輸出的靈活方式?？蓪γ刂萍拇嫫?22的內(nèi)容加以修改，以便將所述就緒/忙信號的含意配置成一所期望的含意?？善帘我幻π盘?。在多個存儲單元連接至單個控制器的情況下，進(jìn)行屏蔽可使所述控制器能夠監(jiān)控單個存儲單元，因為其它信號被屏蔽。這些不同的選項可由所述控制器通過修改所述忙控制寄存器的內(nèi)容來選擇。
忙控制寄存器522的內(nèi)容可由所述控制器使用一規(guī)定所述存儲單元的地址及要寫入的內(nèi)容的命令來直接寫入。圖10顯示一由一具有多條連接所述存儲單元與所述控制器的線的存儲單元接收到的此一命令的一定時圖。芯片啟用(CE)線上的信號降低以啟用對所述存儲單元的操作。命令鎖存啟用線(CLE)升高以允許將一來自I/O端口的命令鎖存至一命令寄存器中。當(dāng)所述CLE線為高時，寫入啟用(WE)降低以允許自I/O線0-7采集數(shù)據(jù)，從而可將一命令(C)傳送至所述命令寄存器。命令C表示Busy Control Write(忙控制寫入)的命令代碼并指示正在寫入所述忙控制寄存器的內(nèi)容。WE線在所述命令結(jié)束時升高。接下來，地址鎖存啟用(ALE)信號升高以允許將地址信息鎖存至一地址寄存器中。所述WE信號再一次降低以允許通過I/O線0-7傳送地址數(shù)據(jù)。所述地址數(shù)據(jù)包括一特定存儲單元的一地址(A)。在此種情況下，所尋址的存儲單元為任一具有正在由所述控制器更新的忙控制寄存器的存儲單元。所述WE信號第三次降低以允許將所選寄存器內(nèi)容(S)自I/O 0-7傳送至所尋址的存儲單元的忙控制寄存器。所選寄存器內(nèi)容S包括要裝入忙控制寄存器522中以便配置來自所述存儲單元的就緒/忙信號的數(shù)據(jù)位。圖中還顯示所述存儲單元的就緒/忙輸出在就緒/忙控制寄存器522的內(nèi)容得到修改時指示所述就緒/忙信號的一躍遷。這可能是因所述信號由表示一第一狀態(tài)(例如陣列忙)變?yōu)楸硎疽坏诙顟B(tài)(例如高速緩沖存儲器就緒)所致。所述就緒/忙信號的此種改變可能只反映所述信號的含意已改變，而不反映所述存儲單元中的任何狀態(tài)已改變。
在一些實例中，可能希望改變連接至一控制器的所有存儲單元的就緒/忙控制寄存器的內(nèi)容。在此種情況下，不需要將一忙控制寫入命令定址到一特定單元。圖11顯示一不規(guī)定一存儲單元地址的忙控制寫入命令的一實例。該定時圖與圖10中所示的定時圖相似，但所述控制器不發(fā)送一地址?？稍趦H一個存儲單元連接至一控制器時或在所述CE線足以識別一單獨存儲單元(例如不共享CE線)時發(fā)送此種無地址命令。也可在多個存儲單元連接至一控制器并希望同時將所有所述存儲單元的忙控制寄存器的內(nèi)容配置成具有相同內(nèi)容時使用一無地址命令。此種命令被同時廣播至所有所連接的其CE接通的存儲單元，以便所有存儲單元均接收相同的寄存器內(nèi)容。例如，通常對所有存儲單元平行地啟用前面所述的自動選擇功能。與以一單獨的命令分別寫入每一忙控制寄存器的內(nèi)容相比較，此種廣播命令可節(jié)省時間。
可在所述存儲單元能夠接收一命令的任一時刻發(fā)送一重新寫入所述忙控制寄存器的內(nèi)容的命令。因此，在一些實施例中，所述就緒/忙信號可在所述存儲單元正實施一操作的同時自陣列忙切換至高速緩沖存儲器忙。根據(jù)所述存儲器設(shè)計而定，可能可在正將數(shù)據(jù)編程至所述存儲器陣列的同時配置所述忙控制寄存器。
圖12A-12G顯示一可如何在一例如圖3中所示的具有一高速緩沖存儲器的帶緩沖器的非易失性存儲器陣列中使用本發(fā)明各方面的實例。圖12顯示在一具有一高速緩沖存儲器的帶緩沖器的存儲器陣列中進(jìn)行的一數(shù)據(jù)存儲操作的連續(xù)步驟。
圖12A顯示一存儲器陣列1270、一緩沖器1272、一高速緩沖存儲器1274及一控制器1276。高速緩沖存儲器1274及存儲器陣列1270二者在此圖中均已就緒，如由靠近所述存儲器陣列的“R”及靠近高速緩沖存儲器1274的“R”所指示。緩沖器1272及高速緩沖存儲器1274為兩個寄存器，其中每一寄存器保存一用于編程至所述存儲器陣列的數(shù)據(jù)頁面。
在圖12B中，將數(shù)據(jù)自控制器1276傳送至高速緩沖存儲器1274。此可響應(yīng)于一來自所述控制器的命令(例如一規(guī)定所述存儲器陣列中要存儲所述數(shù)據(jù)的位置的寫入命令)來進(jìn)行。通常，在其中將一就緒/忙信號與自所述控制器接收到的最后命令相關(guān)的系統(tǒng)中，此種情形中的寫入命令將使所述高速緩沖存儲器忙信號提供至所述控制器。這使得一旦所述高速緩沖存儲器可用所述控制器可立即將更多數(shù)據(jù)發(fā)送至所述高速緩沖存儲器。圖12B顯示將數(shù)據(jù)自控制器1276傳送至高速緩沖存儲器1274。此一操作所需的時間取決于高速緩沖存儲器1274中所存儲的數(shù)據(jù)量。此數(shù)據(jù)量通常為一個數(shù)據(jù)頁面。對于一保存單個數(shù)據(jù)扇區(qū)的頁面而言，可需要約10微秒。當(dāng)所述存儲單元對多個扇區(qū)進(jìn)行平行編程時一例如在使用元塊的設(shè)計中，高速緩沖存儲器1274可遠(yuǎn)遠(yuǎn)大于一個扇區(qū)。例如，當(dāng)一元塊包括十六個塊時，一元頁可包括十六個扇區(qū)數(shù)據(jù)。因此，高速緩沖存儲器1274也保存十六個扇區(qū)的數(shù)據(jù)。傳送十六個扇區(qū)的數(shù)據(jù)所需的時間約為160微秒。在此操作期間，高速緩沖存儲器1274如靠近高速緩沖存儲器1274的“R”所指示已就緒，從而使控制器1276能夠繼續(xù)發(fā)送數(shù)據(jù)。在整個圖12中，字母“R”及“B”均用來將毗鄰部件的狀態(tài)指示為就緒(R)或忙(B)。存儲器陣列1270此時保持處于就緒狀態(tài)，因為無數(shù)據(jù)正在寫入至所述陣列。當(dāng)完成向高速緩沖存儲器1274的數(shù)據(jù)傳送時，高速緩沖存儲器1274處于一忙狀態(tài)下，因為其包含數(shù)據(jù)，且可不自控制器1276接受額外數(shù)據(jù)。
圖12C顯示將數(shù)據(jù)自高速緩沖存儲器1276傳送至緩沖器1272。此為一相對快的操作且可在不到3微秒內(nèi)完成。在此步驟期間，高速緩沖存儲器1274保持忙，而存儲器陣列1270保持就緒。
圖12D顯示已傳送至緩沖器1271的數(shù)據(jù)正在提交給存儲器陣列1270。在此步驟中，存儲器陣列1270忙，因為正在向其進(jìn)行寫入。然而，一旦曾處于高速緩沖存儲器1274中的數(shù)據(jù)已完成向緩沖器1272的傳送，高速緩沖存儲器1274便變?yōu)榫途w?？蓪⒋司途w狀態(tài)用信號通知控制器1276，以便可將更多數(shù)據(jù)發(fā)送至高速緩沖存儲器1274。所述就緒/忙信號這時對于所述控制器很重要，以便可盡快開始傳送數(shù)據(jù)。
圖12E緊隨前一步驟且顯示與將數(shù)據(jù)編程至存儲器陣列1270中平行地將數(shù)據(jù)發(fā)送至高速緩沖存儲器1274。此平行操作可實現(xiàn)數(shù)據(jù)自控制器1276至存儲器陣列1270的傳送速度的提高。將數(shù)據(jù)編程至存儲器陣列1270是一相對緩慢的操作，其花費大約150微秒至1000微秒，因此在此時間中實施其它操作對于總體操作速度而言可能很重要。在此步驟期間，所述存儲器陣列忙但高速緩沖存儲器1274就緒。當(dāng)使用一高平行度來編程時(例如在使用元塊的情況下)，向存儲器陣列1270的編程可快于數(shù)據(jù)向高速緩沖存儲器1274的傳送。然而，通常向高速緩沖存儲器1274的傳送將首先完成。
圖12F顯示在已自控制器1276傳送所有數(shù)據(jù)來填充高速緩沖存儲器1272后的情形。高速緩沖存儲器1274包含數(shù)據(jù)且因此處于一忙狀態(tài)中。在該圖中顯示繼續(xù)進(jìn)行向存儲器陣列1270的數(shù)據(jù)編程。在此實例中，在完成數(shù)據(jù)向高速緩沖存儲器1274的傳送后，繼續(xù)進(jìn)行向存儲器陣列1270的編程。然而，在其它實例中，這兩個操作可同時完成或者對存儲器陣列1270的編程可首先完成。
圖12G顯示在完成數(shù)據(jù)向存儲器陣列1270及向高速緩沖存儲器1274的寫入后的情形。存儲器陣列1270這時就緒，因為其不再忙于編程數(shù)據(jù)。高速緩沖存儲器1274忙，因為其因此處已存儲有數(shù)據(jù)而無法自控制器1276接受新的數(shù)據(jù)。
圖12H顯示如在圖12C中一樣數(shù)據(jù)自高速緩沖存儲器1274向緩沖器1272的傳送。這時，控制器1276可提供更多數(shù)據(jù)以使該循環(huán)返回至圖12D中所示的步驟。只要所述控制器提供數(shù)據(jù)，便可多次重復(fù)圖12D-12G中所示的步驟。
圖12I顯示在完成圖12H中數(shù)據(jù)自高速緩沖存儲器1274至緩沖器1272的傳送后的情形。此處，存儲器陣列1270忙，因為正在進(jìn)行寫入操作。高速緩沖存儲器1274就緒，因為其能夠接受更多數(shù)據(jù)。不過，在此種情況下，控制器1276不再具有任何要存儲于存儲器陣列1270中的更多數(shù)據(jù)。因此，只要正在寫入數(shù)據(jù)，高速緩沖存儲器1274便繼續(xù)保持所述就緒狀態(tài)，而存儲器陣列1270保持所述忙狀態(tài)。
通常，通過就緒/忙線發(fā)送至控制器1270的信號指示存儲器陣列狀態(tài)或高速緩沖存儲器狀態(tài)。對于一例如參照圖12A至12H所述的寫入順序，所述就緒/忙線通常發(fā)送一指示高速緩沖存儲器1274是否對接受更多數(shù)據(jù)準(zhǔn)備就緒的信號。此信號選擇成一旦所述控制器接收到一就緒信號，便可發(fā)送更多數(shù)據(jù)。關(guān)于高速緩沖存儲器1274的狀態(tài)的信息在一寫入順序期間對于所述控制器而言通常比關(guān)于存儲器陣列1270的狀態(tài)的信息更為重要。不過，在由圖12H所示的點處，可能希望得知存儲器陣列1270的狀態(tài)而不是高速緩沖存儲器1274的狀態(tài)。這是因為不再有更多的數(shù)據(jù)要發(fā)送至高速緩沖存儲器1274且因此不需要高速緩沖存儲器1274的狀態(tài)。在存儲器陣列1270變成就緒之前，控制器1276可能不能開始另一操作(例如一寫入操作)。這是因為緩沖器1272中仍有未編程的數(shù)據(jù)直到所述存儲器陣列就緒為止。
在一些存儲系統(tǒng)中，提供一指示所述存儲系統(tǒng)的某些部分的狀態(tài)的狀態(tài)寄存器。圖12I顯示一指示存儲器陣列1270是就緒還是忙并指示高速緩沖存儲器1274是就緒還是忙的狀態(tài)寄存器1278。所述狀態(tài)寄存器通常為一存儲單元的一部分。在控制器主動地讀取內(nèi)容時，控制器可輪詢所述狀態(tài)寄存器。然而，此種將所述存儲單元中的狀態(tài)通知所述控制器的方法并不理想。輪詢可能需要很大的功率。而且，在具有一低功率模式的控制器中，還可能需要使所述控制器保持充分加電以實施一輪詢操作。對于圖12I中所示的情形而言，控制器1276可能需要反復(fù)地輪詢狀態(tài)寄存器1278，直至存儲器陣列1270由一忙狀態(tài)變成一就緒狀態(tài)為止。
在本發(fā)明一實施例中，控制器1270可選擇在所述就緒/忙線上從一存儲單元發(fā)送哪個信號。對于圖12A-I中所示的情形而言，這可能具有某些優(yōu)點。對于圖12A至12E中所示的過程步驟而言，可較佳使控制器1267接收一指示高速緩沖存儲器1274處于何種狀態(tài)的信號。此使所述控制器能夠迅速將數(shù)據(jù)發(fā)送至所述存儲單元，因為高速緩沖存儲器1274一就緒，就會發(fā)送更多數(shù)據(jù)。然而，在圖12I中所示的狀態(tài)中，當(dāng)控制器1276不再有更多的數(shù)據(jù)要發(fā)送至所述存儲單元時，控制器1276無需得知高速緩沖存儲器1274的狀態(tài)。這時，可選擇存儲器陣列1270的狀態(tài)作為在所述就緒/忙線上發(fā)送的輸出。此種選擇可由控制器1276通過改變忙控制寄存器522的內(nèi)容來完成。
在一些設(shè)計中，控制器可具有一其中所述控制器的功耗降低的低功率或“睡眠”模式。所述控制器在此種低功率模式中花費的時間越多，所消耗的功率就越少。因此，可在只要有可能時(包括在各操作之間或在一存儲單元正在執(zhí)行某一不需要直接控制器參與的操作時)便將控制器置于低功率模式中。在一些實例中，可響應(yīng)于一信號線(例如一就緒/忙信號)的變化而使控制器返回至全功率模式。因此，所述控制器可在所述控制器該實施一后續(xù)操作時被“喚醒”。例如，在圖12I中，所述控制器可發(fā)送一改變所述忙控制寄存器的內(nèi)容的命令，從而在所述就緒/忙線上將陣列忙信號發(fā)送至所述控制器。然后，所述控制器可以進(jìn)入一睡眠模式直至在所述就緒/忙線上接收到一就緒信號為止。這與反復(fù)輪詢所述狀態(tài)寄存器相比較可節(jié)省大量功率并且還可更容易在控制器中實施。此種功率節(jié)約對于在依賴電池功率且因此具有有限的功率供應(yīng)的便攜式單元(例如數(shù)字照相機(jī)及MP3播放器)中所使用的存儲系統(tǒng)而言尤為重要。
上述實例涉及例如在可移動式存儲卡中所見到的具有高速緩沖存儲器的帶緩沖器的非易失性存儲器。不過，本發(fā)明的各方面也可適用于其它應(yīng)用中的其它集成電路。其它存儲裝置(包括易失性存儲器產(chǎn)品)可使用類似技術(shù)通過單條線來實現(xiàn)更大的功能性。非存儲應(yīng)用也可使用所述技術(shù)。
盡管上文是對特定實施例的完整說明，然而也可采用各種修改形式、替代結(jié)構(gòu)或等效形式。因此，以上說明及例示不應(yīng)視為對本發(fā)明范圍的限制，本發(fā)明范圍是由權(quán)利要求書來界定。
權(quán)利要求
1.一種在一存儲系統(tǒng)中通過一信號線與一存儲器控制器進(jìn)行通信的存儲單元，其包括一帶有緩沖器的非易失性存儲胞陣列；及一控制電路，其根據(jù)一控制寄存器中的數(shù)據(jù)位從復(fù)數(shù)個信號中選擇一來自所述存儲單元的輸出信號，所述復(fù)數(shù)個信號包括一指示所述帶緩沖器的存儲器陣列是處于一第一狀態(tài)還是一第二狀態(tài)的第一信號及一指示所述帶緩沖器的存儲器陣列是處于一第三狀態(tài)還是一第四狀態(tài)的第二信號。
2.如權(quán)利要求1所述的存儲單元，其中所述帶緩沖器的非易失性存儲胞陣列位于一第一半導(dǎo)體電路小片上且所述控制器位于一第二半導(dǎo)體電路小片上。
3.如權(quán)利要求1所述的存儲單元，其中所述帶緩沖器的非易失性存儲胞陣列包括一連接至一非易失性存儲胞陣列的高速緩沖存儲器，其中所述第一狀態(tài)為一高速緩沖存儲器就緒狀態(tài)，所述第二狀態(tài)為一高速緩沖存儲器忙狀態(tài)，所述第三狀態(tài)為一陣列就緒狀態(tài)且所述第四狀態(tài)為一陣列忙狀態(tài)。
4.如權(quán)利要求1所述的存儲單元，其中所述復(fù)數(shù)個信號進(jìn)一步包括一指示所述存儲單元不忙的第三信號，所述第三信號是在所述存儲單元未被所述控制器選定時由所述控制電路響應(yīng)于所述控制寄存器中的一個或多個數(shù)據(jù)位來選擇。
5.一種具有一與一控制器進(jìn)行通信的帶緩沖器的非易失性存儲器陣列的存儲系統(tǒng)，其包括一控制器；一非易失性存儲胞陣列；一高速緩沖存儲器，其連接至所述非易失性存儲胞陣列以保存要編程至所述非易失性存儲胞陣列的數(shù)據(jù)；及一控制寄存器，其從復(fù)數(shù)個信號中選擇一至所述控制器的輸出信號，所述復(fù)數(shù)個信號包括一指示所述非易失性存儲胞陣列的一就緒/忙狀態(tài)的第一信號及一指示所述高速緩沖存儲器的一就緒/忙狀態(tài)的第二信號。
6.如權(quán)利要求5所述的存儲系統(tǒng)，其進(jìn)一步包括一個或多個通過所述信號線與所述控制器進(jìn)行通信的額外的帶緩沖器的非易失性存儲器陣列，一額外的帶緩沖器的非易失性存儲器陣列具有一選擇一額外信號的額外控制寄存器。
7.一種根據(jù)一控制器對一集成電路的選擇來配置一自復(fù)數(shù)個集成電路至所述控制器的就緒/忙信號的方法，其包括當(dāng)對所述復(fù)數(shù)個集成電路啟用一自動選擇模式時，響應(yīng)于所述控制器對所述集成電路的選擇而將所述就緒/忙信號自所述集成電路發(fā)送至所述控制器；及當(dāng)對所述復(fù)數(shù)個集成電路啟用所述自動選擇模式時，當(dāng)所述控制器選擇所述集成電路時，屏蔽來自所述復(fù)數(shù)個集成電路中其它集成電路的所述就緒/忙信號以使來自所述復(fù)數(shù)個集成電路中其它集成電路的就緒/忙信號不發(fā)送至所述控制器。
8.如權(quán)利要求7所述的方法，其中對所述復(fù)數(shù)個集成電路永久性地啟用自動選擇模式。
9.如權(quán)利要求7所述的方法，其中可禁用所述自動選擇模式且當(dāng)對所述復(fù)數(shù)個集成電路禁用所述自動選擇模式時，不管是否選擇所述芯片，均將一就緒/忙信號自所述集成電路發(fā)送至所述控制器。
10.一種根據(jù)一自動選擇功能及一控制器對一集成電路的選擇來配置一自所述集成電路至所述控制器的就緒/忙信號的方法，其包括當(dāng)不啟用所述自動選擇功能且選擇所述集成電路時，發(fā)送所述就緒/忙信號；當(dāng)不啟用所述自動選擇功能且不選擇所述集成電路時，發(fā)送所述就緒/忙信號；當(dāng)啟用所述自動選擇功能且選擇所述集成電路時，發(fā)送所述就緒/忙信號；及當(dāng)啟用所述自動選擇功能且不選擇所述集成電路時，屏蔽所述就緒/忙信號。
11.如權(quán)利要求10所述的方法，其中當(dāng)一控制寄存器的內(nèi)容指示啟用所述自動選擇功能時，啟用所述自動選擇功能，所述控制寄存器的所述內(nèi)容由所述控制器寫入。
12.如權(quán)利要求10所述的方法，其中當(dāng)最近自所述控制器所接收的命令標(biāo)識所述集成電路時，選擇所述集成電路。
13.如權(quán)利要求10所述的方法，其中當(dāng)一控制器對所述集成電路施加一外部啟用信號時，選擇所述集成電路。
14.如權(quán)利要求10所述的方法，其中當(dāng)所述最近自所述控制器所接收的命令標(biāo)識所述集成電路且一控制器對所述集成電路施加一外部啟用信號時，選擇所述集成電路。
15.一種形成于一半導(dǎo)體電路小片上的集成電路，所述集成電路與一不處于所述半導(dǎo)體電路小片上的控制器進(jìn)行通信，其包括一第一集成電路部分；一具有由所述控制器寫入的內(nèi)容的控制寄存器；及一第二集成電路部分，其自所述第一集成電路部分接收一第一輸入及一第二輸入并將一輸出發(fā)送至一引腳，所述輸出根據(jù)所述控制寄存器的所述內(nèi)容選自所述第一輸入及所述第二輸入。
16.如權(quán)利要求15所述的集成電路，其中所述第一集成電路部分包括一存儲器陣列及一高速緩沖存儲器，所述第一輸入指示所述存儲器陣列的一狀態(tài)且所述第二輸入指示所述高速緩沖存儲器的一狀態(tài)。
17.如權(quán)利要求15所述的集成電路，其中響應(yīng)于所述控制寄存器的所述內(nèi)容而屏蔽所述輸出。
18.如權(quán)利要求17所述的集成電路，其中當(dāng)所述控制器未選擇所述集成電路時，屏蔽所述輸出。
全文摘要
本發(fā)明揭示一種存儲單元，其具有一包括一可由一控制器寫入的忙控制寄存器的忙控制系統(tǒng)。所述忙控制寄存器的內(nèi)容決定是否自所述存儲單元向所述控制器發(fā)送一信號及如果發(fā)送，則發(fā)送復(fù)數(shù)個信號中的哪一個信號?？勺詣拥刈砸贿x定存儲單元發(fā)送一信號并使其屏蔽開一未選定單元。
文檔編號G06F13/16GK1981345SQ200580022673
公開日2007年6月13日 申請日期2005年5月20日 優(yōu)先權(quán)日2004年5月27日
發(fā)明者彼得·約翰·史密斯, 瑟吉·阿納托利耶維奇·戈羅別茨 申請人:桑迪士克股份有限公司