專利名稱：存儲器存取控制設(shè)備和方法、以及通信設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器存取控制設(shè)備和方法以及通信設(shè)備，更具體 地，涉及可容易提高存儲器中數(shù)據(jù)的安全性的存儲器存取控制設(shè)備 和方法以及通4言i殳備。
背景技術(shù)：
已經(jīng)提出了一種技術(shù)(例如，參見日本未審查專利申請公開 (PCT國際申請的翻譯)第2003-500786號)，其通過置亂由諸如 CPU (中央處理單元)的處理器請求訪問的邏輯地址，并將存儲器 中被實(shí)際訪問的物理地址分配給該邏輯地址，使得難于解析和篡改 存儲在存儲器中的數(shù)據(jù)。

發(fā)明內(nèi)容
近些年，竊聽和篡改數(shù)據(jù)的技術(shù)已經(jīng)變得更加先進(jìn)。因此，除 在曰本未審查專利申請(PCT國際申請的翻譯)公開第2003-500786 號中的公開的技術(shù)之外，還需要提高存儲在存儲器中的數(shù)據(jù)的安全性?？紤]到上述情況提出了本發(fā)明。期望容易地提高存儲在存儲器 中的數(shù)據(jù)的安全性。
根據(jù)本發(fā)明第一實(shí)施例的存儲器存取控制設(shè)備包括置亂密鑰 存儲裝置，用于存儲輸入置亂密鑰；以及置亂裝置，用于通過4吏用 存儲的置亂密鑰來置亂輸入邏輯地址，將存儲器中被實(shí)際訪問的物 理地址分配給輸入邏輯地址。
存儲器存取控制設(shè)備可進(jìn)一步包括隨機(jī)數(shù)生成裝置，用于生成 隨機(jī)數(shù)或偽隨機(jī)數(shù)作為置亂密鑰。
隨枳4史生成單元可生成Gold隊(duì)列偽隨枳4t作為上述偽隨枳4丈。
當(dāng)生成的隨機(jī)數(shù)或偽隨機(jī)數(shù)等于預(yù)定值時(shí)，隨機(jī)數(shù)生成裝置可 生成新的隨機(jī)數(shù)或偽隨機(jī)數(shù)。
根據(jù)本發(fā)明第二實(shí)施例的存儲器存取控制方法包括以下步驟 存儲輸入置亂密鑰；以及通過使用存儲的置亂密鑰來置亂輸入邏輯 地址，將存儲器中凈皮實(shí)際訪問的物理地址分配給輸入邏輯地址。
才艮據(jù)本發(fā)明第三實(shí)施例的通信設(shè)備與具有非接觸集成電3各卡 功能的設(shè)備進(jìn)行通信。該通信設(shè)備包括置亂密鑰存儲裝置，用于 存儲輸入置亂密鑰；以及置亂裝置，用于通過使用存儲的置亂密鑰 來置亂輸入邏輯地址，將存儲器中被實(shí)際訪問的物理地址分配給輸 入邏輯地址，其中，存儲器用于存儲從具有非接觸集成電路卡功能 的設(shè)備中讀取的數(shù)據(jù)。
在本發(fā)明的第一實(shí)施例中，存儲輸入置亂密鑰，并且通過4吏用 存儲的置亂密鑰來置亂輸入邏輯地址，將存儲器^皮實(shí)際訪問的物理 ;也址分配給邏輯i也址。
在本發(fā)明的第二和第三實(shí)施例中，存儲輸入置亂密鑰，并且通 過使用存儲的置亂密鑰來置亂輸入邏輯地址，將存儲器中被實(shí)際訪 問的物理地址分配》會邏輯地址。
根據(jù)本發(fā)明的第 一至第三實(shí)施例，難以解析和篡改存儲在存儲 器中的數(shù)據(jù)。另外，根據(jù)本發(fā)明的第一和第二實(shí)施例，可容易提高 存儲在存儲器中的數(shù)據(jù)的安全性。


圖1是示出根據(jù)本發(fā)明實(shí)施例的讀取器-寫入器的框圖2是示出圖1中所示控制模塊的功能結(jié)構(gòu)的框圖3是示出圖2中所示隨機(jī)數(shù)輸出單元的第一實(shí)例的功能結(jié)構(gòu) 的框圖;
圖4是示出圖2中所示隨機(jī)數(shù)輸出單元的功能結(jié)構(gòu)的詳細(xì)框
圖5是示出由圖1中所示讀取器-寫入器執(zhí)行的置亂密鑰生成處 理的流一呈圖6是示出由圖1中所示讀取器-寫入器執(zhí)行的存儲器存取控制 處理的流禾呈圖7是示出圖2中所示隨機(jī)數(shù)輸出單元的第二實(shí)例的功能結(jié)構(gòu) 的才醫(yī)圖；以及
圖8是示出當(dāng)包括圖7中所示隨機(jī)數(shù)輸出單元時(shí)，由圖1中所 示讀取器-寫入器執(zhí)行的置亂密鑰生成處理的流程圖。
在描述本發(fā)明的實(shí)施例之前，下面討論權(quán)利要求的特征和本發(fā) 明實(shí)施例中公開的特定元件之間的對應(yīng)關(guān)系。這些描述旨在保證在 該說明書中描述了支持所要求的發(fā)明的實(shí)施例。因此，即使在隨后 實(shí)施例中的元件沒有凈皮描述為與本發(fā)明的某一特征相關(guān)，也不一定 表示該元件與權(quán)利要求的該特征不相關(guān)。相反，即使本文中將某元 件描述為與權(quán)利要求的某一特征相關(guān)，也不一定表示該元件與權(quán)利 要求的其他特征不相關(guān)。
首先，根據(jù)本發(fā)明第一實(shí)施例的存儲器存取控制設(shè)備(例如，
圖2中所示的總線置亂單元43)包括置亂密鑰存儲裝置(例如， 圖2中所示的置亂密鑰存儲部51),用于存儲輸入置亂密鑰；以及 置亂裝置(例如，圖2中所示的地址總線置亂電路52)，用于通過 使用存儲的置亂密鑰來置亂輸入邏輯地址，將存儲器中被實(shí)際訪問 的物理i也址分配纟合^T入邏輯:t也址。
其次，根據(jù)本發(fā)明第一實(shí)施例的存儲器存取控制設(shè)備包括隨機(jī) 4改生成裝置(例如，圖3中所示的隨枳4t生成器101),用于生成作 為置亂密鑰的隨機(jī)數(shù)或偽隨機(jī)數(shù)。
根據(jù)本發(fā)明第二實(shí)施例的存儲器存取控制方法包括以下步驟 存儲輸入置亂密鑰(例如，圖5中所示的步驟S2或圖8中所示的 步驟S105);以及通過使用存儲的置亂密鑰來置亂輸入邏輯地址， 將存4諸器中^皮實(shí)際訪問的物理地址分配主合輸入邏輯地址(例如，圖 6中所示的步驟S38或步驟S41 )。
根據(jù)本發(fā)明第三實(shí)施例的通信設(shè)備(例如，圖1中所示的讀取 器/寫入器1)與具有非接觸集成電路卡功能的設(shè)備(例如，圖1中 所示的IC卡2 )進(jìn)行通信。才艮據(jù)本發(fā)明第三實(shí)施例的通信i殳備包括
置亂密鑰存儲裝置(例如，圖2中所示的置亂密鑰存儲部51),用 于存儲輸入置亂密鑰；以及置亂裝置(例如，圖2中所示的地址總 線置亂電路52),用于通過使用存儲的置亂密鑰來置亂輸入邏輯地 址，將存儲器(例如，圖2中所示的存儲器33)中被實(shí)際訪問的物 理地址分配給輸入邏輯地址，其中，存儲器用于存儲從具有非4妄觸 集成電路卡功能的設(shè)備中讀取的數(shù)據(jù)。
下面參照附圖描述本發(fā)明的實(shí)施例。
圖1是示出根據(jù)本發(fā)明實(shí)施例的讀取器-寫入器1的框圖。根據(jù) 該實(shí)施例的讀取器-寫入器1包括天線ll、 RF(射頻)驅(qū)動(dòng)基板12、 以及控制才莫塊13。
RF驅(qū)動(dòng)基々反12經(jīng)由天線11通過4吏用具有單一頻率的載波才丸 行與非接觸型的IC (集成電路)卡2的電磁感應(yīng)鄰近通信。對于由 RF驅(qū)動(dòng)基板12使用的載波頻率，例如，可使用13.56 MHz (兆赫) 的ISM(工業(yè)、科學(xué)和醫(yī)學(xué))頻段等。鄰近通信表示當(dāng)兩個(gè)裝置之 間的距離在幾十厘米內(nèi)時(shí)，兩個(gè)裝置能夠彼此通信的通信。鄰近通 信包括兩個(gè)裝置(的外殼)相互接觸而執(zhí)行通信的一種通信。
控制模塊13執(zhí)行用于實(shí)現(xiàn)使用IC卡2的服務(wù)的處理。如果需 要的話，控制模塊13通過天線11和RF驅(qū)動(dòng)基板12將用于服務(wù)的 數(shù)據(jù)寫在IC卡2上以及從IC卡2讀取用于服務(wù)的數(shù)據(jù)。另外，控 制模塊13可并行導(dǎo)丸行多種類型的服務(wù)處理。具體地，讀取器-寫入 器1可使用非接觸類型的IC卡2單獨(dú)提供多種服務(wù)，例如，電子 貨幣服務(wù)、預(yù)付卡服務(wù)、以及各種運(yùn)輸?shù)钠笨ǚ?wù)。
圖2是示出圖1中所示控制模塊13的功能結(jié)構(gòu)的框圖。控制 模塊13包括CPU 31、存儲器存取控制器32、存儲器33、以及復(fù) 位電路34。存儲器存取控制器32包括置亂密鑰改變命令單元41、 隨機(jī)數(shù)輸出單元42、以及總線置亂單元43。總線置亂單元43包括 置亂密鑰存儲部51和地址總線置亂電路52。置亂密鑰存儲部51包 括置亂密鑰緩沖器61和內(nèi)部存儲器62。
CPU 31和地址總線置亂電路52通過具有n位總線寬度的地址 總線35互相連接。地址總線置亂電i 各52和存4諸器33通過具有等 于地址總線35的總線寬度的n位總線寬度的地址總線36互相連接。 CPU 31和存儲器33通過具有m位總線寬度的數(shù)據(jù)總線37相互連接。
通過執(zhí)行預(yù)定程序，CPU 31執(zhí)行用于實(shí)現(xiàn)使用IC卡2的月l務(wù) 的處理。另外，CPU31可并行執(zhí)行對應(yīng)于服務(wù)的程序。換句話說， CPU 31可并行4丸行用于多種月良務(wù)的處理。
CPU 31將用于每種服務(wù)的數(shù)據(jù)寫入存儲器33以及從存儲器33 讀取用于每種服務(wù)的數(shù)據(jù)。當(dāng)CPU 31將數(shù)據(jù)寫入存儲器33時(shí)，CPU 31使用地址總線35來為地址總線置亂電路52提供表示邏輯地址的 邏輯地址信號，該邏輯地址表示邏輯凄t據(jù)寫入位置，以及〗吏用lt據(jù) 總線37來為存儲器33提供寫入信號，該寫入信號包括寫入數(shù)據(jù)并 表示數(shù)據(jù)寫入命令。當(dāng)CPU 31從存儲器33讀取數(shù)據(jù)時(shí)，CPU 31 使用地址總線35來為地址總線置亂電路52 4是供表示邏輯地址的邏 輯地址信號，該邏輯地址表示邏輯lt據(jù)讀取位置，以及^f吏用^t據(jù)總 線37來為存儲器33提供表示數(shù)據(jù)讀取命令的讀取信號。
存儲器存取控制器32通過CPU 31控制存儲器33的存取。
在存儲器存取控制器32中包含的部件之中，例如，置亂密鑰 改變命令單元41包括按4丑和開關(guān)。例如，在改變存儲在置亂密鑰 存儲部51中的置亂密鑰的情況下，用戶使用置亂密鑰改變命令單 元41來輸入置亂密鑰改變命令。
當(dāng)置亂密鑰改變命令單元41為隨機(jī)數(shù)輸出單元42提供表示置 亂密鑰改變命令的信號時(shí)，隨機(jī)數(shù)輸出單元42生成由n位串形成 的偽隨機(jī)數(shù)，并將生成的偽隨機(jī)數(shù)作為置亂密鑰輸出至置亂密鑰緩 沖器61。
邏輯地址轉(zhuǎn)換為在存儲器33中將#1實(shí)際訪問的物理地址的處理。
在包括總線置亂單元43中的部件中，從隨機(jī)數(shù)輸出單元42提 供的偽隨機(jī)數(shù)被作為置亂密鑰存儲在置亂密鑰存儲部51中。具體 地，置亂密鑰存儲部51中的置亂密鑰緩沖器61將由隨機(jī)數(shù)輸出單 元42提供的偽隨機(jī)數(shù)作為置亂密鑰進(jìn)行存儲。另外，置亂密鑰緩 沖器61還提供置亂密鑰并將其存儲在內(nèi)部存儲器62中。內(nèi)部存儲 器62由諸如閃存的非易失性存儲器或由電池支持的RAM (隨機(jī)存 取存儲器)等形成。即使控制模塊13的電源處于關(guān)閉狀態(tài)，內(nèi)部 存儲器62仍持續(xù)地存儲置亂密鑰。另外，當(dāng)控制模塊13的電源從 關(guān)閉狀態(tài)變?yōu)殚_啟狀態(tài)時(shí)，置亂密鑰緩沖器61讀取并存儲在內(nèi)部 存儲器62中存儲的置亂密鑰。到在控制沖莫塊13的電源開啟后完成 從內(nèi)部存儲器62讀取置亂密鑰為止，置亂密鑰緩沖器61向復(fù)位電 路34提供復(fù)位命令信號。
通過使用存儲在置亂密鑰緩沖器61中的置亂密鑰來置亂由從 CPU 31纟是供的邏輯地址信號所表示的邏輯地址，地址總線置亂電 ^各52將該邏輯地址轉(zhuǎn)換為在存儲器33中將被實(shí)際訪問的物理地 址。換句話-說，通過置亂輸入邏輯地址，地址總線置亂電^各52將 物理地址分配給邏輯地址。地址總線置亂電路52為存儲器33提供 表示通過轉(zhuǎn)換所獲得的物理地址的物理地址信號。
例如，存儲器33由諸如閃存、EEPROM (電可纟察除可編程只 讀存儲器)、HDD (硬盤驅(qū)動(dòng)器)、MRAM (磁阻隨機(jī)存取存儲器)、
FeRAM (鐵電隨機(jī)存取存儲器)、以及OUM (雙向通用存儲器)的 非易失性存儲器中的一種形成。當(dāng)被提供有來自CPU 31的寫入信 號時(shí)，存儲器33寫入包括在由地址總線置亂電路52^是供的物理地 址信號表示的存儲器33中的物理地址處的寫入信號中的數(shù)據(jù)。另 外，當(dāng)被提供有來自CPU31的讀取信號時(shí)，存4諸器33讀取由地址 總線置亂電路52提供的物理地址信號表示的存儲器33中的物理地 址處的數(shù)據(jù)，并通過數(shù)據(jù)總線37將讀取的數(shù)據(jù)提供給CPU 31。
當(dāng)將復(fù)位命令信號從置亂密鑰緩沖器61提供給復(fù)位電路34 時(shí)，復(fù)位電^各34通過向CPU 31才是供復(fù)位信號來初始化CPU 31的 狀態(tài)。
圖3是示出隨機(jī)凌t輸出單元42的第一實(shí)例的功能結(jié)構(gòu)的框圖。 隨機(jī)數(shù)字輸出單元42包括隨機(jī)數(shù)字生成器101和開關(guān)102。
隨機(jī)數(shù)生成器101包括LFSR (線性反饋移位寄存器)隨機(jī) 數(shù)輸出單元lll，包括具有Ll位的移位寄存器；LFSR隨機(jī)數(shù)輸出 單元112,包括具有L2位的移位寄存器；以及EXOR(異或)電路 113。
LFSR隨機(jī)數(shù)輸出單元111和112基于已知的LFSR原理，其 中，具有由移位寄存器中預(yù)定數(shù)目的位所表示的值的異或邏輯和祐: 作為反饋值輸入移位寄存器。隨機(jī)數(shù)生成器101通過使用異或電路 113以獲得由LFSR隨才幾生成單元111和112生成的兩個(gè)不同的M 序列偽隨枳4t的每一位的異或邏輯和，來生成Gold序列隨枳^t。 包括在隨機(jī)數(shù)生成器101中的LFSR隨機(jī)數(shù)輸出單元的數(shù)目并不限 于兩個(gè)，而可以是三個(gè)或更多。
當(dāng)從置亂密鑰改變命令單元41接收表示置亂密鑰改變命令的 輸入信號時(shí)，開關(guān)102#皮*接通，從而通過開關(guān)102將表示由隨枳4t
生成器101生成的Gold序列隨機(jī)數(shù)的位串輸出到置亂密鑰緩沖器 61。
圖4是示出總線置亂單元43的功能結(jié)構(gòu)的詳細(xì)框圖。
置亂密鑰緩沖器61包括具有n位的串行輸入和并行輸出移位 寄存器。在置亂密鑰緩沖器61中，將從隨機(jī)數(shù)輸出單元42中作為 串行信號提供的偽隨機(jī)數(shù)存儲為置亂密鑰。
地址總線置亂電路52通過使用EXOR電路151-1 ~ 151-n將邏
輯;也址專爭^換為具有^f立SA1 ~ SAn的iH立物理i也址，乂人而獲〗尋具有4立 Al ~ An的并且由通過地址總線35從CPU 31提供的邏輯地址信號 所表示的n位邏輯地址的每一位與具有位Kl ~ Kn并且存儲在置亂 密鑰緩沖器61中的n位置亂密鑰的每一位之間的異或邏輯和。地 址總線置亂電路52為存儲器33提供表示通過轉(zhuǎn)換而獲得的物理地 址的物理;也址〗言號。
下面，將參照圖5和圖6描述讀取器-寫入器1的處理。
首先，下面參照圖5所示的流程圖描述由讀取器-寫入器1執(zhí)行 的置亂密鑰生成處理。例如，在4妄通讀取器-寫入器1的電源時(shí)的情 況下，用戶^f吏用置亂密鑰改變命令單元41 4t入置亂密鑰改變命令 以改變置亂密鑰開始置《L密鑰生成處理。
在步驟S1中，隨機(jī)數(shù)輸出單元42輸出偽隨機(jī)數(shù)。具體地，置 亂密鑰改變命令單元41通過向開關(guān)102 4是供表示置亂密鑰改變命 令的信號來接通開關(guān)102。當(dāng)讀取器-寫入器1的電源接通時(shí)，隨機(jī) 數(shù)生成器101持續(xù)生成偽隨機(jī)數(shù)。開關(guān)102的接通開始了通過開關(guān) 102將偽隨機(jī)數(shù)從隨機(jī)數(shù)生成器101輸出至置亂密鑰緩沖器61。當(dāng) ,人隨積4史生成器101 l命出了 n位偽隨枳4t時(shí)，開關(guān)102斷開。 在步驟S2中，總線置亂單元43設(shè)置置亂密鑰。之后，置亂密 鑰生成處理結(jié)束。具體地，在置亂密鑰》爰沖器61中，由n位串形 成并由隨才幾數(shù)輸出單元42 ^是供的偽隨才幾數(shù)-故作為置亂密鑰存儲在 內(nèi)部寄存器中。置亂密鑰緩沖器61提供置亂密鑰并將其存儲在內(nèi) 部存儲器62中。換句話說，置亂密鑰通過內(nèi)部存儲器62備份。
這使得當(dāng)讀取器-寫入器1的數(shù)量為多個(gè)時(shí)可以為每個(gè)控制模 塊13都i殳置具有不同值且難以預(yù)測的置亂密鑰。例如在乂人工廠運(yùn) 送讀取器-寫入器1之前4丸行置亂密鑰生成處理。
接下來，下面參照圖6所示的流程圖描述由讀取器-寫入器1 執(zhí)行的存儲器存取控制處理。例如當(dāng)讀取器-寫入器1的電源接通時(shí) 開始存儲器存取控制處理。
在步驟S31中，接通讀取器-寫入器1的電源并接通控制模塊 13的電源，從而置亂密鑰緩沖器61開始向復(fù)位電路34提供復(fù)位命
令信號。
在步驟S32中，復(fù)位電路34通過開始向CPU 31 4是供復(fù)位信號 來復(fù)位CPU31。這初始化了 CPU31的狀態(tài)。
在步驟S33中，置亂密鑰緩沖器61讀取存儲在內(nèi)部存^f諸器62 中的置亂密鑰。置亂密鑰緩沖器61將讀取的置亂密鑰存儲在內(nèi)部 寄存器中。
在步驟S34中，置亂密鑰緩沖器61停止向復(fù)位電路34纟是供復(fù) 位命令信號。因此，復(fù)位電路34停止向CPU31提供復(fù)位信號，并 且CPU 31開始程序才丸4亍。
在步驟S35中，CPU 31確定是否寫入數(shù)據(jù)。在執(zhí)行程序的過 程中，如果在下一步驟中沒有執(zhí)行數(shù)據(jù)寫入，則CPU31確定不寫 入數(shù)據(jù)，并且處理前進(jìn)到步驟S36。
在步驟S36中，CPU 31決定是否讀取"數(shù)據(jù)。在4丸行程序的過 禾呈中，如果在下一步驟中沒有才丸^f亍凄t梧讀取，則CPU31確定不讀 耳又婆t:據(jù)，并且處理返回至步-驟S35。
之后，重復(fù)4丸行步驟S35和S36，直到CPU 31在步驟S35中
確定寫入凄史據(jù)或在步驟S36中確定讀取凄t據(jù)。
在執(zhí)行程序的過程中，如果在下一步驟中執(zhí)行數(shù)據(jù)寫入，則在 步驟S35中，CPU31確定寫入數(shù)據(jù)，并且處理前進(jìn)到步驟S37。
在步驟S37中，CPU31命令寫入數(shù)據(jù)。具體地，CPU31使用 地址總線35來為地址總線置亂電3各52纟是供表示邏輯地址的邏輯地 址信號，該邏輯地址表示邏輯數(shù)據(jù)寫入位置。另外，CPU 31使用 數(shù)據(jù)總線37來為存儲器33提供包括寫入數(shù)據(jù)并表示數(shù)據(jù)寫入命令 的寫入信號。
在步驟S38中，地址總線置亂電^各52將邏輯地址轉(zhuǎn)換成物理 地址。具體地，地址總線置亂電i 各52通過獲得由邏輯地址信號表 示的邏輯地址的每一位與存儲在置亂密鑰緩沖器61中的置亂密鑰 的每一位之間的異或邏輯和以及置亂邏輯地址來將邏輯地址轉(zhuǎn)換 成物理地址。地址總線置亂電路52 4吏用地址總線36來為存儲器33 提供表示通過轉(zhuǎn)換所獲得的物理地址的物理地址信號。
在步驟S39中，將數(shù)據(jù)寫入存儲器33中。具體地，存儲器33 將包括在由CPU 31提供的寫入信號中的數(shù)據(jù)寫入到由物理地址信 號表示的存儲器33中的物理地址處。即-使通過CPU31命令存^f諸器
33在連續(xù)的物理地址處寫入數(shù)據(jù)，而實(shí)際上將數(shù)據(jù)寫入存儲器33 以被隨才幾配置。因此，難以解析和篡改存々者在存儲器33中的數(shù)據(jù) 內(nèi)容。
然后，處理返回步艱《S35,并執(zhí)4于步艱《S35和隨后的步艱朵。
在執(zhí)行程序的過程中，如果在下一步驟執(zhí)行數(shù)據(jù)讀耳又，則在步 驟S36中，CPU 31確定讀取數(shù)據(jù)，并且處理前進(jìn)到步驟S40。
在步驟S40中，CPU31命令讀取數(shù)據(jù)。具體地，CPU31使用 地址總線35為地址總線置亂電^各52 ^是供表示邏輯地址的邏輯地址 信號，該邏輯地址表示邏輯數(shù)據(jù)讀取位置。另夕卜，CPU 31使用數(shù) 據(jù)總線37為存儲器33提供表示數(shù)據(jù)讀取命令的讀取信號。
類似于步驟S38，在步驟S41中，將邏輯地址轉(zhuǎn)換成物理地址， 并通過地址總線36將表示通過轉(zhuǎn)換所獲得的物理地址的物理地址 信號從地址總線置亂電路52提供給存儲器33。
在步驟S42中，存儲器33讀取數(shù)據(jù)。具體地，存儲器33讀取 存儲在由物理地址信號表示的物理地址處的數(shù)據(jù)，并使用數(shù)據(jù)總線 37將讀取的數(shù)據(jù)提供給CPU 31。
之后，處理返回至步驟S35,并執(zhí)行步驟S35和隨后的步驟。
如上所述，當(dāng)讀取器-寫入器1的數(shù)量是多個(gè)時(shí)，可容易地為每 個(gè)控制模塊13設(shè)置不同的置亂密鑰。即使解析了為一個(gè)控制模塊 13設(shè)置的置亂密鑰，仍然難以4吏用該置亂密鑰來解析和篡改存4諸在 不同控制模塊13的存儲器33中的數(shù)據(jù)。因此，可使基于數(shù)據(jù)分配 和篡改lt據(jù)的^C壞最小化。 另外，對于用于生成偽隨機(jī)凄t的方法和用于置亂地址的方法， 可以在不進(jìn)行修改的情況下使用相關(guān)技術(shù)，而不需要設(shè)置新的復(fù)雜 電路。因此，除輸入置亂密鑰改變命令之外，不需要用戶的其它努
力。因而，可容易地提高存儲在存儲器33中的數(shù)據(jù)的安全性。
接下來，下面參照圖7和圖8描述隨機(jī)數(shù)輸出單元42的第二 實(shí)例。
圖7是示出隨機(jī)數(shù)輸出單元42的第二實(shí)例的功能結(jié)構(gòu)的框圖。 圖7中所示的隨才幾數(shù)輸出單元42包括隨才幾^:生成器101、位串沖企查 器201、開關(guān)202、由具有n位的移位寄存器形成的隨枳4t寄存器 203、以及開關(guān)204。在圖7中，對應(yīng)于圖3中所示那些部分的部分 由相同的參考標(biāo)號表示，并且處理相同的部分由于它們的描述是重 復(fù)的而不再進(jìn)行描述。
位串才企查器201從置亂密鑰改變命令單元41獲耳又表示置亂密 鑰改變命令的信號。當(dāng)置亂密鑰改變命令單元41為位串檢查器201 提供置亂密鑰改變命令時(shí)，位串檢查器201接通開關(guān)202。從而， 通過開關(guān)202從隨機(jī)數(shù)生成器101提供由隨機(jī)數(shù)生成器101生成的 Gold序列偽隨機(jī)數(shù)表示的位串并將其存儲在隨機(jī)數(shù)寄存器203中。
另夕卜，位串檢查器201檢查存儲在隨機(jī)數(shù)寄存器203中的偽隨 機(jī)數(shù)是否等于被禁止用作置亂密鑰的預(yù)定值。如果存儲在隨機(jī)數(shù)寄 存器203中的偽隨機(jī)數(shù)等于被禁止用作置亂密鑰的預(yù)定值，則位串 沖企查器201接通開關(guān)202，以將具有預(yù)定位數(shù)的偽隨枳4t從隨4幾數(shù) 生成器101輸出至隨機(jī)數(shù)寄存器203，從而改變了存儲在隨機(jī)數(shù)寄 存器203中的偽隨機(jī)數(shù)的值。如果存儲在隨機(jī)數(shù)寄存器203中的偽 隨機(jī)數(shù)不等于被禁止用作置亂密鑰的預(yù)定值，則位串4企查器201接 通開關(guān)204。這使存儲在隨才幾數(shù)寄存器203中的偽隨枳4t (由n位 串形成)通過開關(guān)204輸出至置亂密鑰鄉(xiāng)爰沖器61。換句話說，如果
由隨機(jī)數(shù)生成器101生成的偽隨機(jī)數(shù)等于被禁止用作置亂密鑰的預(yù)
定值，則位串檢查器201控制隨機(jī)數(shù)生成器101，使得隨機(jī)數(shù)生成 器101生成新的偽隨機(jī)數(shù)并將生成的不同于被禁止用作置亂密鑰的 值的偽隨機(jī)數(shù)輸出至置亂密鑰緩沖器61。
接下來，下面參照圖8中所示的流程圖描述當(dāng)讀取器-寫入器1 包括圖7中所示的隨機(jī)數(shù)輸出單元42時(shí)，代替圖5中所示的置亂 密鑰生成處理的由讀耳又器-寫入器1 4丸行的置亂密鑰生成處理。例 如，在讀取器-寫入器1的電源*接通時(shí)的情況下，用戶4吏用置亂密鑰 改變命令單元41輸入置亂密鑰改變命令開始圖8中所示的置亂密 鑰生成處理。
在步驟S101中，隨枳4t輸出單元42生成偽隨枳4t。具體地， 置亂密鑰改變命令單元41為位串檢查器201提供表示置亂密鑰改 變命令的信號。位串檢查器201接通開關(guān)202。在讀取器-寫入器l 的電源4妻通時(shí)，隨枳4t生成器101持續(xù)生成偽隨枳4t。開關(guān)202的 接通開始了通過開關(guān)202將偽隨機(jī)數(shù)從隨枳4t生成器101輸出至隨 才幾數(shù)寄存器203。當(dāng)通過隨才A4史生成器101輸出n位偽隨才幾數(shù)時(shí)， 位串4全查器201斷開開關(guān)202。
在步驟S102中，位串沖企查器201確定偽隨積4t是否是凈皮禁止 用作置亂密鑰的值。具體地，位串檢查器201將存儲在隨機(jī)數(shù)寄存 器203中的偽隨機(jī)數(shù)與被禁止用作置亂密鑰的值進(jìn)行比較。例如， 用戶預(yù)先設(shè)置與其它值比較起來容易被估計(jì)的值作為禁止用作置 ^L密鑰的4直，例^口， i者^口 000…000和111…111的具有連續(xù)相同凌t字 的^f立串以及i者》口 0101…0101、 0101....010、 1010... 1010、和1010... 101 的不同的數(shù)字組交替重復(fù)的位串。如果位串沖企查器201確定存儲在 隨機(jī)數(shù)寄存器203中的偽隨機(jī)數(shù)是被禁止用作置亂密鑰的值中的一 個(gè)，則處理前進(jìn)到步驟S103。
在步驟S103中，位串才企查器201生成新的偽隨才幾數(shù)。具體地， 通過4妄通開關(guān)202，位串才企查器201控制隨才幾凄t生成器101,以向 隨機(jī)數(shù)寄存器203輸出具有預(yù)定位數(shù)的偽隨機(jī)數(shù)。隨機(jī)數(shù)寄存器203 將所存儲的位串向上移位輸入至隨才幾數(shù)寄存器203的新的偽隨枳4史 的位數(shù)，并將新的偽隨機(jī)數(shù)加到存儲的位串的末尾。換句話說，由 隨機(jī)數(shù)生成器101生成的新的偽隨機(jī)數(shù)被存儲在隨機(jī)數(shù)寄存器203 中。
之后，處理返回步驟S102，并重復(fù)執(zhí)行步驟S102和S103,直
到在步驟S102中確定偽隨枳4t不是^皮禁止用作置亂密鑰的值。
在步驟S102中，如果確定偽隨枳4t不是^皮禁止用作置亂密鑰 的值，則處理前進(jìn)到步驟S104。
在步驟S104中，隨機(jī)數(shù)輸出單元42輸出偽隨機(jī)數(shù)。具體地， 位串檢查器201接通開關(guān)204。這使得通過開關(guān)204將存儲在隨機(jī) 數(shù)寄存器203中的偽隨機(jī)數(shù)輸出至置亂密鑰緩沖器61。
類似于圖5中的步驟S2，在步驟S105中，設(shè)置置亂密鑰，并 結(jié)束圖8中所示的置亂密鑰生成處理。
如上所述，防止將可^皮容易估計(jì)的值i殳置成置亂密鑰。因此， 難以解析和篡改存儲在存^f諸器33中的數(shù)據(jù)，從而提高了存儲在存 儲器33中的數(shù)據(jù)的安全性。另外，例如，通過以交換或初始化存 儲器33的定時(shí)改變置亂密鑰，使得更加難以解析置亂密鑰。
前面的描述描述了 Gold序列偽隨枳4t:故用作置亂密鑰的情況。 然而，用作置亂密鑰的隨機(jī)數(shù)或偽隨機(jī)數(shù)并不限于上述實(shí)施例，而 是例如可以使用在僅使用 一個(gè)LFSR的情況下獲得的M序列偽隨機(jī) 數(shù)，以及可以使用利用熱噪聲的物理偽隨機(jī)數(shù)。
另外，用于置亂地址的方法不限于上述實(shí)例。然而，還可以僅L 用基于隨才幾數(shù)或偽隨機(jī)數(shù)i殳置的置亂密鑰的另 一種方法。
前面的描述舉例說明了作為與讀取器-寫入器1通信方的IC卡 2。顯然，讀取器-寫入器l可與非接觸IC卡功能裝置進(jìn)行通信，例 如，具有非接觸IC卡功能的便攜式電話、PDA(個(gè)人數(shù)字助理)、 計(jì)時(shí)器、以及計(jì)算才幾。
另外，圖2中所示的存儲器存:f又控制器32可應(yīng)用于不同于讀 取器-寫入器1的存儲數(shù)據(jù)讀取/寫入裝置。
此外，除上述禁止圖7中所示的隨機(jī)數(shù)輸出單元42輸出可被 容易估計(jì)的值作為置亂密鑰之外，可以根據(jù)需要設(shè)置禁止輸出的任意值。
另外，盡管前面的描述描述了圖2中所示的存儲器33是非易 失性存儲器的情況，但是很顯然，可將隨機(jī)數(shù)輸出單元42用作易 失性存儲器。
本領(lǐng)域的技術(shù)人員應(yīng)該理解，根據(jù)設(shè)計(jì)要求和其他因素，可以 有多種修改、組合、子組合和改進(jìn)，均應(yīng)包含在本發(fā)明的權(quán)利要求 或等同物的范圍之內(nèi)。
權(quán)利要求
1.一種存儲器存取控制設(shè)備，包括置亂密鑰存儲裝置，用于存儲輸入置亂密鑰；以及置亂裝置，用于通過使用所存儲的置亂密鑰來置亂輸入邏輯地址，將存儲器中被實(shí)際訪問的物理地址分配給所述輸入邏輯地址。
2. 根據(jù)權(quán)利要求1所述的存儲器存取控制設(shè)備，進(jìn)一步包括隨機(jī) 數(shù)生成裝置，用于生成隨機(jī)數(shù)或偽隨機(jī)數(shù)作為所述置亂密鑰。
3. 根據(jù)權(quán)利要求2所述的存儲器存取控制設(shè)備，其中，所述隨機(jī) 數(shù)生成裝置生成Gold序列偽隨枳4t作為所述偽隨積4史。
4. 根據(jù)權(quán)利要求2所述的存儲器存取控制設(shè)備，其中，當(dāng)所生成 的隨機(jī)數(shù)或偽隨機(jī)數(shù)等于預(yù)定值時(shí)，所述隨機(jī)數(shù)生成裝置生成 新的隨才幾凄t或偽隨枳4史。
5. —種存儲器存取控制方法，包括以下步驟存儲輸入置亂密鑰；以及通過使用所存儲的置亂密鑰來置亂輸入邏輯地址，將存 儲器中#皮實(shí)際訪問的物理地址分配給所述輸入邏輯地址。
6. —種用于與具有非接觸集成電路卡功能的設(shè)備進(jìn)行通信的通 信設(shè)備，所述通信設(shè)備包括置亂密鑰存儲裝置，用于存儲輸入置亂密鑰；以及置亂裝置，用于通過使用所存儲的置亂密鑰來置亂輸入 邏輯地址，將存儲器中被實(shí)際訪問的物理地址分配給所述輸入 邏輯地址，其中，所述存儲器用于存儲從具有所述非接觸集成 電路卡功能的所述設(shè)備中讀取的數(shù)據(jù)。
7. —種存儲器存取控制設(shè)備，包括置亂密鑰存儲單元，用于存儲輸入置亂密鑰；以及 置亂單元，用于通過使用所存儲的置亂密鑰來置亂輸入邏輯地址。
8. —種用于與具有非接觸集成電路卡功能的設(shè)備進(jìn)行通信的通 信設(shè)備，所述通信設(shè)備包括置亂密鑰存儲單元，用于存儲輸入置亂密鑰；以及置亂單元，用于通過使用所存儲的置亂密鑰來置亂輸入 邏輯地址，將存^諸器中#皮實(shí)際訪問的物理地址分配癥會所述輸入 邏輯地址，其中，所述存4諸器用于存儲乂人具有所述非接觸集成 電路卡功能的所述設(shè)備中讀取的數(shù)據(jù)。
全文摘要
一種存儲器存取控制設(shè)備，包括置亂密鑰存儲單元，用于存儲輸入置亂密鑰；以及置亂單元，用于通過使用存儲的置亂密鑰來置亂輸入邏輯地址，將存儲器中被實(shí)際訪問的物理地址分配給輸入邏輯地址。
文檔編號G06F7/58GK101097550SQ20071011246
公開日2008年1月2日 申請日期2007年6月26日 優(yōu)先權(quán)日2006年6月26日
發(fā)明者村岡如竹 申請人:索尼株式會社