專利名稱：用于nand存儲器的編程管理數(shù)據(jù)的制作方法
技術領域：
本文中所描述的各種實施例通常涉及非易失性存儲器裝置，其包含結合非易失性 存儲器裝置使用的錯誤校正。
本專利申請案主張2007年1月26日提出申請的美國申請案第11/698,455號的優(yōu) 先權權益，所述申請案以引用的方式并入本文中。
背景技術：
錯誤校正碼(ECC)引擎是一種執(zhí)行檢測并校正錯誤以確保數(shù)據(jù)傳輸期間數(shù)據(jù)的 精確度及完整性的過程的裝置。通常，在存儲器系統(tǒng)中，存儲器控制器將數(shù)據(jù)及ECC 數(shù)據(jù)寫入到存儲器裝置。所述ECC數(shù)據(jù)由所述控制器在讀取操作期間使用以識別并校 正從所述數(shù)據(jù)被寫入到所述存儲器起可能已出現(xiàn)的錯誤。
可將存儲器裝置分類為兩個寬廣領域易失性及非易失性。易失性存儲器裝置需 要電力來維持數(shù)據(jù)，而非易失性存儲器能夠在沒有電源的情況下維持數(shù)據(jù)。非易失性 存儲器的實例是快閃存儲器，其將信息存儲在半導體裝置中而不需要電力來維持芯片 中的所述信息。
可使用NOR或NAND裝置來創(chuàng)建快閃存儲器。NAND快閃可具有單級單元(SLC) 配置或多級單元(MLC)配置。與SLCNAND快閃相比，MLC NAND快閃允許更高 密度的存儲器裝置，因為其允許每一存儲器單元中存儲兩個或兩個以上數(shù)據(jù)位。由于 多個級的使用增加了存儲器密度，因此在MLC NAND的編程期間可出現(xiàn)更多錯誤且 需要一種有效的錯誤校正方案。


圖1圖解說明根據(jù)本發(fā)明各種實施例的存儲器系統(tǒng)的框圖。 圖2圖解說明顯示根據(jù)本發(fā)明各種實施例的存儲器系統(tǒng)中的存儲器單元陣列的組 織的示意圖。
圖3圖解說明根據(jù)本發(fā)明各種實施例的NAND快閃存儲器陣列的示意圖。 圖4圖解說明顯示根據(jù)本發(fā)明各種實施例的圖3中所示的多級單元(MLC)陣列 的閾值電壓分布的圖示。
圖5圖解說明顯示根據(jù)本發(fā)明各種實施例的錯誤校正設備的系統(tǒng)的框圖。 圖6圖解說明顯示根據(jù)本發(fā)明各種實施例對NAND快閃存儲器中的頁進行編程的方法的流程圖。
圖7A及7B圖解說明顯示根據(jù)本發(fā)明各種實施例與四個扇區(qū)及塊管理數(shù)據(jù)組合 的ECC的頁的數(shù)據(jù)結構。
圖7C圖解說明顯示根據(jù)本發(fā)明各種實施例與八個扇區(qū)及塊管理數(shù)據(jù)組合的ECC 的頁的數(shù)據(jù)結構。
圖8圖解說明顯示根據(jù)本發(fā)明各種實施例在NAND快閃存儲器中執(zhí)行錯誤校正的 方法的流程圖。
圖9圖解說明顯示根據(jù)本發(fā)明各種實施例在NAND快閃存儲器中執(zhí)行錯誤校正的 方法的流程圖。
具體實施例方式
圖1圖解說明根據(jù)本發(fā)明各種實施例的存儲器系統(tǒng)100的框圖。在各種實施例中， 系統(tǒng)100包含集成電路存儲器120及控制器110。存儲器120包含非易失性浮動柵極 存儲器單元陣列122、地址電路124、控制電路126、輸入/輸出(I/O)電路128及錯 誤校正系統(tǒng)130。存儲器陣列122還可稱為快閃存儲器單元陣列，因為存儲器單元塊 通常是在'快閃'操作中同時被擦除。在各種實施例中，所述存儲器陣列包括NAND 快閃存儲器陣列。
在各種實施例中，提供控制電路126以管理存儲器操作，例如讀取、寫入及擦除 操作。如下文所解釋，由存儲器控制電路126執(zhí)行的一個存儲器操作包含內(nèi)部數(shù)據(jù)移 動操作。
在各種實施例中，存儲器120可耦合到處理器或用于存取存儲器陣列122的其它 存儲器控制器110。在各種實施例中，存儲器120可耦合到處理器(未顯示)且可形 成電子系統(tǒng)的一部分。各種實施例的新穎設備及系統(tǒng)可包括及/或包含于以下各項中 用于高速計算機中的電子電路、通信及信號處理電路、單或多處理器模塊、單個或多 個嵌入式處理器、多核處理器、數(shù)據(jù)交換機及包含多層、多芯片模塊的專用模塊。此 類設備及系統(tǒng)可進一步作為子組件而被包含在以下各種電子系統(tǒng)內(nèi)，例如電視機、 蜂窩式電話、個人計算機(例如，膝上型計算機、臺式計算機、手持式計算機、平板 計算機，等等)、工作站、無線電、視頻播放器、音頻播放器(例如，MP3 (運動圖 像專家組、音頻層3)播放器)、車輛、醫(yī)學裝置(例如，心臟監(jiān)視器、血壓監(jiān)視器， 等等)、機頂盒及其它。 一些實施例可包含若干種方法。
存儲器120跨越I/O線132從控制器110中的處理器接收控制信號以經(jīng)由控制電 路126控制對存儲器陣列122的存取。響應于跨越I/O線132接收的地址信號而將對 存儲器陣列122的存取引導到一個或一個以上目標存儲器單元。 一旦響應于所述控制 信號及所述地址信號存取了陣列122，便跨越I/O線132將數(shù)據(jù)寫入到所述存儲器單 元或從所述存儲器單元讀取數(shù)據(jù)。所屬領域的技術人員將了解，可提供額外電路及控制信號，且已簡化圖1的存儲 器裝置以幫助聚焦于本發(fā)明的實施例。應理解，對存儲器裝置的以上說明打算提供對 存儲器的一般理解且并非是對典型存儲器裝置的所有元件及特征的完整描述。
在各種實施例中，系統(tǒng)100包含用于存儲由控制器110提供的ECC信息的錯誤 校正系統(tǒng)130。錯誤校正系統(tǒng)130可存儲由所述控制器采用的ECC方案的指示，例如 Hamming (漢明)編碼、BCH編碼或Reed-Solomon (里德-所羅門)編碼等等。除由 所述控制器使用的ECC類型之外，錯誤校正系統(tǒng)130還可存儲與陣列數(shù)據(jù)相關聯(lián)的 ECC數(shù)據(jù)字節(jié)位置的地址或偏移。
在一些實施例中，系統(tǒng)100可包括耦合到顯示器及/或無線收發(fā)器的處理器(未顯 示)。包含于存儲器120中的存儲器陣列122還可以操作方式耦合到所述處理器。
在一些實施例中，系統(tǒng)100可包括相機，包含耦合到處理器的透鏡及成像平面。 所述成像平面可用于接收由所述透鏡捕獲的光。
可能有許多變化形式。舉例來說，在一些實施例中，系統(tǒng)100可包括形成所述無 線收發(fā)器的一部分的蜂窩式電話聽筒(未顯示)。在一些實施例中，系統(tǒng)100可包括 音頻、視頻或多媒體播放器，包含耦合到所述處理器的一組媒體回放控制件。
先前所描述組件中的任一者均可以若干方式實施，包含軟件中的實施例。軟件實 施例可用于仿真系統(tǒng)中，且此系統(tǒng)的輸出可用于操作本文中所描述的存儲器129及系 統(tǒng)100的各個部分。
ECC技術在此項技術中是眾所周知的且本文中將不再詳細列出或描述。應理解， 可實施本發(fā)明的實施例而不受限于特定的ECC代碼。如果檢測到錯誤，那么控制器 110可將數(shù)據(jù)從存儲器120讀取到所述控制器的緩沖器中、執(zhí)行ECC操作以校正所述 錯誤且將經(jīng)校正的數(shù)據(jù)寫回到存儲器120中。
圖2圖解說明顯示根據(jù)本發(fā)明各種實施例的存儲器系統(tǒng)200中的存儲器單元陣列 的組織的示意圖。存儲器系統(tǒng)200包含塊202、數(shù)據(jù)寄存器204、高速緩沖寄存器206、 數(shù)據(jù)區(qū)208、備用區(qū)210、 I/O端口 212及平面214。存儲器系統(tǒng)200可包括SLC或 MLC存儲器，包含NAND快閃存儲器。通過數(shù)據(jù)寄存器204及高速緩沖寄存器206 將數(shù)據(jù)逐字節(jié)地傳送到NAND快閃存儲器200及從所述NAND快閃存儲器傳送。高 速緩沖寄存器206可位于最靠近I/O控制電路處且充當用于I/O數(shù)據(jù)的數(shù)據(jù)緩沖器， 而數(shù)據(jù)寄存器204可最靠近所述存儲器陣列且在所述NAND快閃存儲器的操作期間充 當數(shù)據(jù)緩沖器。在各種實施例中，數(shù)據(jù)區(qū)208的長度被定義為"頁"。
所述存儲器在基于頁的操作中被編程及讀取，且在基于塊的操作中被擦除。在頁 操作期間，數(shù)據(jù)及高速緩沖寄存器可聯(lián)系在一起并充當單個寄存器。在高速緩沖操作 期間，所述數(shù)據(jù)及高速緩沖寄存器可獨立地操作以增加數(shù)據(jù)吞吐量。
如圖2中所示構造的NAND快閃存儲器可由具有若干頁的塊組成。每一塊可由 16、 32或64個頁組成。在各種實施例中，每一頁可具有在數(shù)據(jù)區(qū)208中的512個字 節(jié)(216個字)及在備用區(qū)210中的額外16個字節(jié)(8個字)。在各種實施例中，每一頁可具有在數(shù)據(jù)區(qū)208中的2048個字節(jié)(1024個字)及在備用區(qū)210中的64個字 節(jié)(32個字)。備用區(qū)210可用于存儲用于在生產(chǎn)過程期間標記無效塊的位。另外， 備用區(qū)210可用于存儲ECC校驗位?？赏ㄟ^軟件對塊管理數(shù)據(jù)內(nèi)所含有的一組位進行 操作來執(zhí)行標記無效塊。在各種實施例中，如果處理器不包含ECC硬件，那么此軟件 也可提供ECC代碼。
在SLC NAND存儲器的各種實施例中，備用區(qū)中的數(shù)據(jù)可與主機扇區(qū)一起或單 獨地被編程。舉例來說，可在數(shù)據(jù)從所述主機到達之前首先對分配管理信息或塊管理 信息及ECC校驗位進行編程。另外，用于主機數(shù)據(jù)的ECC校驗位可與所述主機數(shù)據(jù) 同時被編程。
在MLC NAND存儲器的各種實施例中，備用區(qū)數(shù)據(jù)必須與主機數(shù)據(jù)同時被編程。 另外，可同時對整頁進行編程?？稍谟诰彌_器處接收所述主機扇區(qū)之前確定塊管理數(shù) 據(jù)，但可在對所述主機數(shù)據(jù)進行編程之后才對所述塊管理數(shù)據(jù)進行編程。在數(shù)個實施 例中，在所述主機數(shù)據(jù)被編程到存儲器中之前，在主機扇區(qū)流經(jīng)ECC電路時將所述塊 管理添加到所述扇區(qū)中的一者。因此，與單獨對塊管理數(shù)據(jù)執(zhí)行錯誤校正相比，不需 要額外時間。
在圖2中所示的存儲器系統(tǒng)200的各種實施例中，讀取及編程操作程序在頁基礎 上發(fā)生(例如，每次528個字節(jié)，與在NOR快閃存儲器中執(zhí)行的字節(jié)或字基礎相反)。 另外，擦除操作在塊基礎上發(fā)生。在操作中，在各種實施例中的頁讀取操作期間，將 528個字節(jié)的頁從存儲器傳送到數(shù)據(jù)寄存器中以供輸出。在頁編程操作中，將528個 字節(jié)的頁寫入到數(shù)據(jù)寄存器中且接著將其編程到存儲器陣列中。此外，在塊擦除操作 中，可在單個操作中擦除連續(xù)頁群組。
圖3圖解說明根據(jù)本發(fā)明各種實施例的NAND快閃存儲器陣列300的示意圖。存 儲器陣列300未顯示存儲器陣列中通常使用的所有元件。舉例來說，僅顯示三個位線 (BL1、 BL2及BL32)，而實際釆用的位線的數(shù)量取決于存儲器密度。隨后將所述位 線稱為(BL1-BL32)。
NAND存儲器包含布置成串聯(lián)串304、 305的浮動柵極存儲器單元301陣列300。 浮動柵極存儲器單元301中的每一者可在每一串聯(lián)串304、305中從漏極到源極地耦合。 跨越多個串聯(lián)串304、 305的字線(WL0-WL31)耦合到一行中的每一浮動柵極單元的 控制柵極以控制其操作。位線(BL1-BL32)最終耦合到檢測每一單元301的狀態(tài)的感 測放大器(未顯示)。
在操作中，字線(WL0-WL31)在串聯(lián)串304、 305中選擇將要寫入到其或從其 讀取的個別浮動柵極存儲器單元，并以通過模式操作每一串聯(lián)串304、 305中的剩余浮 動柵極存儲器單元。浮動柵極存儲器單元的每一串聯(lián)串304、 305通過源極選擇柵極 316、317耦合到源極線306且通過漏極選擇柵極312、313耦合到個別位線(BL1-BL32)。 源極選擇柵極316、 317由耦合到其控制柵極的源極選擇柵極控制線SG (S) 318控 制。漏極選擇柵極312、 313由漏極選擇控制線SG (D) 314控制?？砂凑彰繂卧獑蝹€位或每單元多個位來編程每一單元。SLC允許每單元編程單個 位，且MLC允許每單元編程多個位。每一單元的閾值電壓(Vt)確定存儲在所述單 元中的數(shù)據(jù)。舉例來說，在每單元單個位的架構中，1 V的Vt可指示已編程的單元， 而-1 V的Vt可指示己擦除的單元。多級單元具有多于兩個的Vt窗，每一窗均指示不 同狀態(tài)。MLC通過將位模式指派給存儲在傳統(tǒng)快閃單元上的特定電壓范圍來利用所述 單元的模擬性質(zhì)。取決于指派給所述單元的電壓范圍的量，此技術準許每單元存儲兩 個或兩個以上位。
舉例來說， 一單元可被指派四個不同的電壓Vt分布，每一分布具有大約200 mV 的寬度。在各種實施例中，還在每一Vt分布范圍之間指派0.3 V到0.5 V的間隔。所 述Vt分布之間的此間隔帶經(jīng)建立以使多個Vt分布不重疊以免導致邏輯錯誤。在檢驗 期間，如果感測到存儲在所述單元上的電壓是在Ol高Vt分布內(nèi)，那么所述單元正在 存儲Ol。如果所述電壓是在OO第二高分布內(nèi)，那么所述單元正在存儲OO。此針對同 用于所述單元的一樣多的范圍(電平)繼續(xù)。
在編程操作期間，向用于將被編程的快閃存儲器單元的選定字線(WL)供應高 電壓編程脈沖串。所述高電壓編程脈沖通常以16V開始且以0.5V的增量遞增。將IO V的非遞增、高電壓脈沖施加在未選WL上。
在一個實施例中，為抑制選定單元在選定WL上編程，通過在位線(BL)上施加 ~1.3 V使受抑制的單元的通道脫離所述BL。為在選定WL上對選定單元進行編程， 通過所述BL將所述通道接地到0 V。形成于所述通道與所述WL之間的大電位經(jīng)設計 以致使所述單元編程，且裝置的Vt將隨施加更高的編程脈沖而增大。
在各種實施例中，在每一編程脈沖之間執(zhí)行檢驗階段。在檢驗期間，將選定WL 降低至UOV，將未選WL降低到5V，且感測選定單元的狀態(tài)。如果所述單元經(jīng)編程而 具有Vt電平使得所述WL上的OV不促使裝置導電，那么認為所述裝置已被編程。否 則，認為所述單元已被擦除且將所述編程脈沖高度增加0.5 V且再次將其施加到選定 WL。重復此過程直到所有將被編程的選定單元確實已被編程。
典型的存儲器塊可包括64個邏輯頁。所述64個邏輯頁可形成有32個物理WL。 每一 WL可含有2個邏輯頁。舉例來說，WL上可存在4K位單元。在這些單元中， 2K個位可專用于一個頁，所述頁與另一2K位頁共享相同的WL。如果每一單元均以 多Vt分布電平模式使用，那么具有所描述的配置的WL將保持每頁具有2K個位的4 個頁。當這些頁中的一者正在被編程時，相同WL上的第二頁將經(jīng)歷干擾情況，盡管 此受到抑制。因此，具有所共享的WL的頁可經(jīng)歷編程干擾。所述共享的WL上所導 致的編程干擾將把先前被編程的單元的Vt分布移位于在所述相同WL上的第二頁中且 使其分布更寬。對于每單元使用兩個級的非易失性存儲器裝置，這可能不是主要問題， 因為兩個分布之間的間隔帶可以是足夠大以防止所述分布由于干擾情況而重疊。然而， 對于其中使用單個單元來表示每物理單個單元2個位或4個級的MLC操作，所述間
隔帶減小且減少干擾情況變?yōu)樗枰苑乐筕t分布重疊或移位。圖4圖解說明顯示根據(jù)本發(fā)明各種實施例的圖3的NAND快閃存儲器陣列的閾值 電壓分布的圖示400。圖示400中的閾值電壓分布顯示每一存儲器單元存儲兩個數(shù)據(jù) 位，即四個數(shù)據(jù)狀態(tài)。圖示400包含表示閾值電壓的y軸402及具有表示存儲器單元 中的邏輯電平的曲線406、 408、 410及412的x軸404。曲線406表示陣列122 (見圖 1)內(nèi)在已擦除狀態(tài)中處于負閾值電壓下的單元的閾值電平Vt的分布。顯示曲線408 及410以分別表示用于存儲"10"及"00"的閾值電壓分布。另夕卜，曲線408介于0V 與l V之間且曲線410介于l V與2V之間。曲線412顯示已被編程為"01"狀態(tài)的 單元在處于設定為大于2 V且小于4.5 V的最高閾值電壓電平中時的分布。
如上述實例中所描述，存儲在單個存儲器單元中的兩個位中的每一者來自不同的 邏輯頁。即，存儲在每一存儲器單元中的兩個位中的每一位攜載不同于另一位的邏輯 頁地址。當請求偶數(shù)頁地址(0、 2、 4…N/2)時，存取圖4中所示的下部頁位。當請 求奇數(shù)頁地址(1、 3、 5…[N/2+l])時，存取上部頁位。為提供改進的可靠性，可減 少個別分布，由此提供較大的讀取容限。
在讀取操作中，可將目標(選定的)存儲器單元的字線維持在低電壓電平下?？?將所有未選單元字線耦合到高到足以啟動所述未選單元而不論其浮動柵極電荷如何的 電壓。如果所述選定的單元具有未充電的浮動柵極，那么其被啟動。接著，通過陣列 中的所述系列存儲器單元將位線與源極線耦合。如果所述選定的單元具有經(jīng)充電的浮 動柵極，那么其將不被啟動。在所述情形中，不通過所述系列存儲器單元將所述位線 與源極線耦合。
一些NAND快閃存儲器裝置在存儲器陣列(塊)內(nèi)含有初始壞塊。這些壞塊可由 制造商標記為壞，從而指示其不應在任一系統(tǒng)中使用。另外，NAND裝置可能發(fā)生降 級且耗盡，由此導致在正常的裝置操作期間產(chǎn)生較多的壞塊。此外，可在NAND快閃 裝置操作期間或在長不活動周期期間出現(xiàn)位錯誤。因此，NAND快閃存儲器可具有確 保數(shù)據(jù)完整性的ECC特征。
NAND快閃存儲器可在每一頁上包含叫作"備用區(qū)"的額外存儲。在各種實施例 中，所述備用區(qū)包含64個字節(jié)(每512個字節(jié)扇區(qū)16個字節(jié))。在各種實施例中， 備用區(qū)用于存儲信息，例如ECC及用于存儲壞塊信息及耗損均衡或邏輯-到-物理塊映 像的塊管理數(shù)據(jù)。耗損均衡包含在每次對文檔進行編程時將邏輯存儲器地址轉換為不 同的物理存儲器地址。耗損均衡將NAND快閃存儲器單元的使用擴展到存儲器陣列的 整個范圍上，由此均衡所有存儲器單元的使用，且有助于延長裝置的壽命。此操作可 由連接到所述NAND快閃存儲器裝置的控制器監(jiān)視并實施。
圖5圖解說明顯示根據(jù)本發(fā)明各種實施例的用于錯誤校正的設備的系統(tǒng)500的框 圖。系統(tǒng)500包含主機502、緩沖器504、錯誤校正系統(tǒng)518、直接存儲器存取控制器 (DMA) 520及快閃存儲器522。錯誤校正系統(tǒng)518包含錯誤校正校驗位產(chǎn)生器506、 塊管理數(shù)據(jù)塊508、第一多路復用器510、校正子產(chǎn)生器512、錯誤校正模塊514及第 二多路復用器516。在各種實施例中，系統(tǒng)500包括在軟件、硬件或其兩者的組合中實施的NAND快閃存儲器控制器。系統(tǒng)500的所述控制器可與圖1的控制電路126類 似或相同。在各種實施例中，緩沖器504通過多媒體卡接口 (未顯示)耦合到主機502。 在各種實施例中，錯誤校正系統(tǒng)518在NAND快閃控制器硬件(未顯示)中實施。錯 誤校正可在硬件或軟件中執(zhí)行。錯誤校正系統(tǒng)518可與圖1的錯誤校正系統(tǒng)130類似 或相同。
如圖5中所示，主機502耦合到緩沖器504且DMA 520耦合到快閃存儲器522。 緩沖器504及DMA 520兩者經(jīng)配置以分別從主機502及快閃存儲器522發(fā)送并接收 數(shù)據(jù)。在各種實施例中，通過8位或16位寬的雙向數(shù)據(jù)總線執(zhí)行數(shù)據(jù)到及從主機502 及快閃存儲器522的傳送。緩沖器504的輸出耦合到錯誤校正模塊514的輸入、錯誤 校正校驗位產(chǎn)生器506的輸入及第一多路復用器510的輸入。第一多路復用器510的 輸出耦合到DMA 520的輸入。DMA 520的輸出耦合到校正子產(chǎn)生器512的輸入、塊 管理模塊508的輸入及第二多路復用器516的輸入。
在數(shù)個實施例中，塊管理模塊508存儲關于壞塊(無效塊)及其在存儲器塊內(nèi)的 位置的信息。無效塊可分為兩個群組，即，固有的無效塊及后天的無效塊。固有的無 效塊在NAND裝置的制造過程期間生成。另一方面，后天的無效塊未被工廠識別一這 些塊由于耗損而在客戶地點處形成。如果存在塊擦除或頁編程失敗，那么耗盡的塊被 標記為無效且不再被存取。通常以與所述固有的無效塊相同的方式標記后天的無效塊。 塊管理數(shù)據(jù)塊508耦合到錯誤校正模塊514及錯誤校正校驗位產(chǎn)生器506以從錯誤校 正模塊514及錯誤校正校驗位產(chǎn)生器506發(fā)送并接收數(shù)據(jù)。第二多路復用器516的輸 出耦合到緩沖器504的輸入。
在各種實施例中，當來自主機502的數(shù)據(jù)字將被寫入到快閃存儲器522中時，所 述字首先被存儲在緩沖器504中作為頁的一部分。在各種實施例中，頁含有一系列扇 區(qū)，所述扇區(qū)具有來自主機502的作為信息位存儲的信息。在各種實施例中，當從控 制器(未顯示)接收到將所述頁編程到快閃存儲器522中的指令時，在錯誤校正校驗 位產(chǎn)生器506處產(chǎn)生用于所述頁內(nèi)所含有的所述扇區(qū)中的每一者(可能除所述頁的最 后一個扇區(qū)之外)的錯誤校正校驗位。所述頁的最后一個扇區(qū)可與由塊管理模塊508 提供的塊管理數(shù)據(jù)組合以形成經(jīng)修改的扇區(qū)。針對所述經(jīng)修改的扇區(qū)產(chǎn)生錯誤校正校 驗位。將除所述最后一個扇區(qū)之外的所述系列的扇區(qū)、所述經(jīng)修改的扇區(qū)及其對應的 錯誤校正位作為一頁存儲在快閃存儲器522中，如圖7A-C中所示。
在各種實施例中，當從快閃存儲器522讀回數(shù)據(jù)字時，重新計算所述頁中所存儲 的錯誤校正校驗位且將其與從快閃存儲器522讀取的所存儲的錯誤校正校驗位進行比 較。如果由于所述比較而發(fā)現(xiàn)差異，那么這指示已出現(xiàn)錯誤。此比較的結果稱為校正 子且在校正子產(chǎn)生器512處產(chǎn)生。如果發(fā)現(xiàn)所述校正子為O，那么可確定不存在錯誤。 如果所述校正子不是0，那么其可用于識別哪些數(shù)據(jù)位或ECC位是錯誤的或用于確定 所述錯誤是不可校正的。在各種實施例中，如果所述校正子不是0，那么其可用于給 確定哪些位是錯誤的表加索引。在各種實施例中，此表査找階段在硬件中實施，且在其它實施例中，其在軟件中實施。
在數(shù)個實施例中，給定系統(tǒng)中所實施的錯誤校正碼的類型及所需要的錯誤保護的 范圍取決于將要存儲的數(shù)據(jù)類型及所使用的NAND快閃技術的類型(SLC或MLC)。 在各種實施例中，所使用的錯誤校正碼可包含Bose-Chaudhuri-Hocquenghem (博斯-查德胡里-霍昆格姆)(BCH)碼、Reed-Solomon (里德-所羅門)(RS)碼、Hamming (漢明)碼、Golay (戈雷)碼、Reed-Muller (里德-穆勒)碼、Goppa (戈帕)碼及 Denniston (丹尼斯頓)碼中的任一者或一者以上。在數(shù)個實施例中，可使用錯誤校正 碼在任一給定扇區(qū)中校正八個單位錯誤。在各種實施例中，可使用錯誤校正碼在任一 給定扇區(qū)中校正十六個單位錯誤。
圖6顯示根據(jù)各種實施例對NAND快閃存儲器中的頁進行編程的方法的流程圖。 方法600在塊602處開始對頁進行編程?，F(xiàn)在參照圖5及6，可看到方法600可在塊 604處包含將編程命令連同頁地址一起發(fā)送到快閃存儲器522。方法600可在塊606 處包含將一個扇區(qū)從主機502傳送到緩沖器504。方法600可在塊608處包含通過錯 誤校正系統(tǒng)518中的ECC邏輯將存儲在緩沖器504中的所述扇區(qū)一次一個地傳送到快 閃存儲器522。
方法600可在塊610處包含確定所述扇區(qū)是否為所述頁的最后一個扇區(qū)。如果確 定所述扇區(qū)為最后一個扇區(qū)，那么所述方法繼續(xù)進行到塊614。如果確定所述扇區(qū)不 是最后一個扇區(qū)，那么所述方法繼續(xù)返回到塊612，在此處將用于對應扇區(qū)的ECC字 節(jié)傳送到快閃存儲器522。
方法600可在塊614處包含通過ECC邏輯對塊管理數(shù)據(jù)時鐘計時且接著對快閃 存儲器522時鐘計時。方法600可在塊616處包含將對應于所述最后一個扇區(qū)及塊管 理數(shù)據(jù)的ECC冗余字節(jié)傳送到快閃存儲器522。方法600可在塊618處包含將編程確 認命令發(fā)送到快閃存儲器522以對所述頁進行編程。方法600可在塊620處包含從快 閃存儲器522接收編程確認狀態(tài)。
圖7A及7B圖解說明分別顯示根據(jù)各種實施例與四個扇區(qū)及塊管理數(shù)據(jù)組合的 ECC校驗位的頁700及720的數(shù)據(jù)結構。如圖7A中所示，頁700包含字段702-710。 字段702、 704、 706及708表示含有數(shù)據(jù)位的扇區(qū)。字段703、 705、 707及709分別 對應于針對扇區(qū)702、 704、 706及708產(chǎn)生的ECC校驗位。字段710包含塊管理數(shù)據(jù)。 在各種實施例中，字段702、 704、 706及708共同含有將要從主機502傳送到快閃存 儲器522的數(shù)據(jù)。在各種實施例中，字段702、 704、 706及708包含512個字節(jié)的信 息。在數(shù)個實施例中，字段703、 705、 707及709包含13個字節(jié)的ECC校驗碼。在 各種實施例中，塊管理數(shù)據(jù)710包含12個字節(jié)的塊管理信息。
如圖7B中所示，頁720包含字段722-730。字段722、 724、 726及728表示含有 數(shù)據(jù)位的扇區(qū)。字段723、 725、 727及729分別對應于針對扇區(qū)722、 724、 726及728 產(chǎn)生的ECC校驗位。字段730包含塊管理數(shù)據(jù)。在各種實施例中，字段722、 724、 726及728共同含有從主機裝置502傳送到快閃存儲器522中的數(shù)據(jù)。在各種實施例中，字段722、 724、 726及728包含512個字節(jié)的信息。在數(shù)個實施例中，字段723、 725、 727及729包含13個字節(jié)的ECC校驗碼。在各種實施例中，塊管理數(shù)據(jù)730包 含10個字節(jié)的塊管理信息。
圖7C圖解說明顯示根據(jù)本發(fā)明各種實施例與八個扇區(qū)及塊管理數(shù)據(jù)組合的ECC 的頁740的數(shù)據(jù)結構。如圖7C中所示，頁740包含字段741、 742…759。字段741、 742…748表示含有數(shù)據(jù)位的扇區(qū)。字段751、752…758分別對應于針對扇區(qū)741、742… 748產(chǎn)生的ECC校驗位。字段759包含塊管理數(shù)據(jù)。在各種實施例中，扇區(qū)字段741、 742…748共同含有從主機裝置502傳送到快閃存儲器522中的數(shù)據(jù)。在各種實施例中， 扇區(qū)741、 742…748包含512個字節(jié)的信息。在數(shù)個實施例中，字段751、 752…758 包含26個字節(jié)的ECC校驗位。在各種實施例中，字段730包含10個字節(jié)的塊管理信 息。
圖8圖解說明顯示根據(jù)各種實施例在NAND快閃存儲器中執(zhí)行錯誤校正的方法 800的流程圖。方法800可在塊802處包含產(chǎn)生用于頁的多個扇區(qū)中除所述頁中的一 個或一個以上選定扇區(qū)之外的每一者的錯誤校正數(shù)據(jù)。方法800可在塊804處包含將 塊管理數(shù)據(jù)與所述選定扇區(qū)組合以產(chǎn)生經(jīng)修改的扇區(qū)。方法800可在塊806處包含產(chǎn) 生用于所述經(jīng)修改的扇區(qū)的錯誤校正數(shù)據(jù)。
方法800可在塊808處包含組合所述多個扇區(qū)、用于所述多個扇區(qū)中除所述選定 扇區(qū)之外的每一者的錯誤校正數(shù)據(jù)、所述塊管理數(shù)據(jù)及用于所述經(jīng)修改的扇區(qū)的所述 錯誤校正數(shù)據(jù)。
圖9圖解說明顯示根據(jù)各種實施例在NAND快閃存儲器中執(zhí)行錯誤校正的方法 900的流程圖。方法900可在塊902處包含將多個數(shù)據(jù)扇區(qū)及塊管理數(shù)據(jù)存儲在多級 單元快閃存儲器中。
方法900可在塊904處包含將所述塊管理數(shù)據(jù)與多個數(shù)據(jù)扇區(qū)中的至少一者組合 以產(chǎn)生組合的塊管理數(shù)據(jù)扇區(qū)。
方法900可在塊906處包含產(chǎn)生用于所述多個數(shù)據(jù)扇區(qū)中除所述多個數(shù)據(jù)扇區(qū)中 用于產(chǎn)生所述組合的塊管理數(shù)據(jù)扇區(qū)的所述至少一者之外的每一者的錯誤校正數(shù)據(jù)。
方法900可在塊908處包含產(chǎn)生用于所述組合的塊管理數(shù)據(jù)扇區(qū)的組合的塊管理 錯誤校正數(shù)據(jù)。
方法900可在塊910處包含組合所述多個數(shù)據(jù)扇區(qū)、所述塊管理數(shù)據(jù)、用于所述 多個數(shù)據(jù)扇區(qū)中的每一者的所述錯誤校正數(shù)據(jù)及所述組合的塊管理錯誤校正數(shù)據(jù)。
實施本文中所描述的設備、系統(tǒng)及方法可產(chǎn)生可用于NAND快閃存儲器的更好的 錯誤校正功能。另外，在用于錯誤校正操作的時間及用于錯誤校正的存儲器上可存在 可觀的節(jié)省。
形成本文一部分的附圖以圖解說明而非限制的方式顯示其中可實踐標的物的具 體實施例。所述實施例經(jīng)足夠詳細地描述以使所屬領域的技術人員能夠實踐本文中所 揭示的教示內(nèi)容?？墒褂闷渌鼘嵤├覐谋景l(fā)明導出其它實施例，使得可在不背離本發(fā)明的范圍的情形下做出結構及邏輯替代及改變。因此，不應將具體實施方式
視為具 有限制性意義，且各種實施例的范圍僅由所附權利要求書及歸屬于所述權利要求書的 等效內(nèi)容的完全范圍界定。
發(fā)明性標的物的此類實施例可在本文中個別地或共同地由術語"發(fā)明"指代，此 只是出于便利性且并不打算在事實上已揭示多于一個發(fā)明或發(fā)明性概念的情形下將本 申請案的范圍自發(fā)地限制于任一單個發(fā)明或發(fā)明性概念。因此，盡管本文中已圖解說 明并描述了具體實施例，但旨在達成相同目標的任一布置均可替代所顯示的所述具體 實施例。本發(fā)明打算涵蓋各種實施例的任一及所有改動或變化形式。在審閱以上描述 之后，所屬領域的技術人員將明了上述實施例的組合及本文中未具體描述的其它實施 例。
通常不界定"低"邏輯信號及"高"邏輯信號的電壓量值，因為其可具有各種相 對值，包含負電壓及正電壓。"高"及"低"邏輯信號僅由其在表示二進制值時相對 于彼此的關系界定。通常，"高"邏輯信號具有比"低"邏輯信號高的電壓電平或電 位，或者所述"低"信號可具有不同于所述"高"信號的極性或負極性。如所屬領域 的技術人員所共知，在一些邏輯系統(tǒng)中，當相對"低"邏輯值由參照接地的負電壓電 位表示時，"高"邏輯值甚至可由接地電位表示。
提供說明書摘要以符合37 C.F.R.§1.72 (b)，其需要將允許讀者快速獲取所述
技術性發(fā)明的性質(zhì)的摘要。提交本摘要是基于以下理解其將不用于解釋或限制本權
利要求書的范圍或意義。在前述具體實施方式
中，出于簡化本發(fā)明的目的，將各種特 征一起集合在單個實施例中。本發(fā)明的此方法不應理解為需要比每一技術方案中所明 確陳述的更多的特征。而是，發(fā)明性標的物可處于少于單個所揭示實施例的所有特征 的狀態(tài)中。因此，以上權利要求書據(jù)此被并入到具體實施方式
中，其中每一技術方案 本身作為單獨實施例。
本文己將各種實施例描述為一種用于在存儲器裝置中對系統(tǒng)管理數(shù)據(jù)進行編程 的機制?？墒褂民詈显诰彌_器與直接存儲器存取之間的錯誤校正模塊來在內(nèi)部實施所
述編程。在各種實施例中，所述存儲器裝置包含MLCNAND裝置。
權利要求
1、一種方法，其包括產(chǎn)生用于頁的多個扇區(qū)中除所述頁中的特定扇區(qū)之外的每一者的錯誤校正數(shù)據(jù)；將塊管理數(shù)據(jù)與所述特定扇區(qū)組合以產(chǎn)生經(jīng)修改的扇區(qū)；產(chǎn)生用于所述經(jīng)修改的扇區(qū)的錯誤校正數(shù)據(jù)；及組合所述多個扇區(qū)、用于所述多個扇區(qū)中除所述特定扇區(qū)之外的每一者的所述錯誤校正數(shù)據(jù)、所述塊管理數(shù)據(jù)及用于所述經(jīng)修改的扇區(qū)的所述錯誤校正數(shù)據(jù)。
2、 如權利要求l所述的方法，其包括基于來自存儲器控制器的請求將所述多個扇區(qū)存儲在緩沖器中。
3、 如權利要求1所述的方法，其包括-將所述多個扇區(qū)及所述塊管理數(shù)據(jù)傳送到錯誤校正模塊內(nèi)的寄存器中。
4、 如權利要求1所述的方法，其包括將所述多個扇區(qū)、用于所述頁中的所述多個扇區(qū)中除所述特定扇區(qū)之外的每一者 的所述錯誤校正數(shù)據(jù)、所述塊管理數(shù)據(jù)及用于所述經(jīng)修改的扇區(qū)的所述錯誤校正數(shù)據(jù) 存儲到多級單元(MLC) NAND快閃存儲器上。
5、 如權利要求4所述的方法，其包含將所述多個扇區(qū)存儲在所述多級單元(MLC) NAND快閃存儲器的數(shù)據(jù)區(qū)中及將所述錯誤校正數(shù)據(jù)存儲在所述多級單元(MLC) NAND快閃存儲器的備用區(qū)中。
6、 如權利要求5所述的方法，其中將所述塊管理數(shù)據(jù)與所述特定扇區(qū)組合包含 從所述多級單元(MLC) NAND快閃存儲器的所述備用區(qū)檢索所述塊管理數(shù)據(jù)。
7、 如權利要求1所述的方法，其中存儲所述多個扇區(qū)包含將對應于所述多個扇 區(qū)中的每一者的512個字節(jié)的數(shù)據(jù)存儲在所述緩沖器中。
8、 如權利要求5所述的方法，其中產(chǎn)生用于所述多個扇區(qū)中的每一者的錯誤校 正校驗位包含產(chǎn)生用于耦合到所述多級單元(MLC) NAND快閃存儲器的所述緩沖器 中所存儲的頁的所述多個扇區(qū)的所述錯誤校驗位。
9、 如權利要求6所述的方法，其中將所述塊管理數(shù)據(jù)與所述特定扇區(qū)組合包含 將12個字節(jié)的塊管理數(shù)據(jù)與所述特定扇區(qū)中的512個字節(jié)的數(shù)據(jù)組合。
10、 一種方法，其包括將多個數(shù)據(jù)扇區(qū)及塊管理數(shù)據(jù)存儲在快閃存儲器中；將所述塊管理數(shù)據(jù)與多個數(shù)據(jù)扇區(qū)中的至少一者組合以產(chǎn)生組合的塊管理數(shù)據(jù) 扇區(qū)；產(chǎn)生用于所述多個數(shù)據(jù)扇區(qū)中除所述多個數(shù)據(jù)扇區(qū)中用于產(chǎn)生所述組合的塊管 理數(shù)據(jù)扇區(qū)的所述至少一者之外的每一者的錯誤校正數(shù)據(jù)；產(chǎn)生用于所述組合的塊管理數(shù)據(jù)扇區(qū)的組合的塊管理錯誤校正數(shù)據(jù)；及組合所述多個數(shù)據(jù)扇區(qū)、所述塊管理數(shù)據(jù)、用于所述多個數(shù)據(jù)扇區(qū)中的每一者的 所述錯誤校正數(shù)據(jù)及所述組合的塊管理錯誤校正數(shù)據(jù)。
11、 如權利要求IO所述的方法，其包括 使用存儲器控制器對數(shù)據(jù)執(zhí)行錯誤校正碼(ECC)操作。
12、 如權利要求10所述的方法，其中存儲所述多個數(shù)據(jù)扇區(qū)及所述塊管理包含 在多級單元(MLC) NAND快閃存儲器的數(shù)據(jù)區(qū)中進行存儲。
13、 如權利要求12所述的方法，其中產(chǎn)生錯誤校正數(shù)據(jù)包含將所述錯誤校正數(shù) 據(jù)存儲在所述MLCNAND快閃存儲器的備用區(qū)中。
14、 如權利要求ll所述的方法，其中組合所述多個數(shù)據(jù)扇區(qū)、所述塊管理數(shù)據(jù)、 用于所述多個數(shù)據(jù)扇區(qū)中的每一者的所述錯誤校正數(shù)據(jù)及所述組合的塊管理錯誤校正 數(shù)據(jù)包含將頁存儲在所述MLC NAND快閃存儲器中。
15、 如權利要求14所述的方法，其中存儲所述頁包含存儲具有至少四個數(shù)據(jù)扇 區(qū)的頁。
16、 如權利要求15所述的方法，其中存儲所述具有至少四個數(shù)據(jù)扇區(qū)的頁包含 存儲具有至少512個字節(jié)的數(shù)據(jù)的數(shù)據(jù)扇區(qū)。
17、 如權利要求8或13所述的方法，其中產(chǎn)生錯誤校正數(shù)據(jù)包含產(chǎn)生13個字節(jié) 的錯誤校正校驗位。
18、 如權利要求8或13所述的方法，其中產(chǎn)生錯誤校正數(shù)據(jù)包含產(chǎn)生26個字節(jié) 的錯誤校正校驗位。
19、 如權利要求12所述的方法，其中存儲所述塊管理數(shù)據(jù)包含將至少10個字節(jié) 的塊管理數(shù)據(jù)存儲在所述MLC NAND快閃存儲器的所述備用區(qū)中。
20、 一種設備，其包括第一多路復用器，其耦合在緩沖器與直接存儲器存取控制電路之間，其中所述第一多路復用器將數(shù)據(jù)從緩沖器傳遞到所述直接存儲器存取控制電路；第二多路復用器，其耦合在所述緩沖器與所述直接存儲器存取之間，其中所述第二多路復用器用以將數(shù)據(jù)從所述直接存儲器存取傳遞到所述緩沖器； 錯誤校正校驗位產(chǎn)生器，其耦合到所述第一多路復用器； 錯誤校正模塊，其耦合到所述第二多路復用器及所述緩沖器； 校正子產(chǎn)生器，其耦合在所述錯誤校正模塊與所述直接存儲器存取之間，其中所述校正子產(chǎn)生器用以檢測從所述直接存儲器存取接收的數(shù)據(jù)中的至少一個位錯誤的存在；及塊管理模塊，其耦合到所述錯誤校正校驗位產(chǎn)生器、所述錯誤校正模塊、所述第 一多路復用器及所述直接存儲器存取，其中所述塊管理模塊用以產(chǎn)生一組塊管理數(shù)據(jù)。
21、 如權利要求20所述的設備，其中所述直接存儲器存取耦合到多級單元(MLC) NAND快閃存儲器。
22、 如權利要求21所述的設備，其中所述校正子產(chǎn)生器將所述檢測到的錯誤傳遞到所述錯誤校正模塊，且所述校正子產(chǎn)生器用以基于從所述直接存儲器存取傳遞到 所述緩沖器的數(shù)據(jù)中的所述檢測到的錯誤產(chǎn)生校正子。
23、 如權利要求22所述的設備，其中所述塊管理模塊用以為從所述緩沖器傳遞到所述直接存儲器存取的數(shù)據(jù)的每一頁提供塊管理數(shù)據(jù)，且所述塊管理數(shù)據(jù)與從所述 緩沖器傳遞到所述直接存儲器存取的數(shù)據(jù)的每一頁的最后一個扇區(qū)組合。
24、 如權利要求23所述的設備，其中所述錯誤校正校驗位模塊用以產(chǎn)生用于每 一頁的所述扇區(qū)中除每一頁的所述最后一個扇區(qū)之外的每一者的錯誤校正碼。
25、 如權利要求23所述的設備，其中所述錯誤校正校驗位模塊用以產(chǎn)生用于所 述塊管理數(shù)據(jù)及每一頁的所述最后一個扇區(qū)的錯誤校正碼。
26、 如權利要求20所述的設備，其中所述第一多路復用器用以接收包含多個扇 區(qū)的頁、用于所述多個扇區(qū)中除特定扇區(qū)之外的每一者的錯誤校正數(shù)據(jù)及所述塊管理 數(shù)據(jù)以及用于與所述塊管理數(shù)據(jù)組合的所述特定扇區(qū)的錯誤校正數(shù)據(jù)。
27、 一種其上存儲有數(shù)據(jù)結構的計算機可讀媒體，所述數(shù)據(jù)結構包括 第一字段，其含有第一數(shù)據(jù)位扇區(qū)；第二字段，其含有從所述第一字段導出的第一組錯誤校正位； 第三字段，其含有第二數(shù)據(jù)位扇區(qū)； 第四字段，其含有一組塊管理位；及第五字段，其含有從所述第三字段及所述第四字段導出的第二組錯誤校正位。
28、 一種系統(tǒng)，其包含處理器；顯示器，其耦合到所述處理器；無線收發(fā)器，其耦合到所述處理器；及存儲器，其以操作方式耦合到所述處理器；其中所述存儲器用以產(chǎn)生用于頁的多個扇區(qū)中除所述頁中的特定扇區(qū)之外的每一者的錯誤校正數(shù)據(jù)，將塊管理數(shù)據(jù)與所述 特定扇區(qū)組合以產(chǎn)生經(jīng)修改的扇區(qū)，產(chǎn)生用于所述經(jīng)修改的扇區(qū)的錯誤校正數(shù)據(jù)，且 組合所述多個扇區(qū)、用于所述多個扇區(qū)中除所述特定扇區(qū)之外的每一者的所述錯誤校 正數(shù)據(jù)、所述塊管理數(shù)據(jù)及用于所述經(jīng)修改的扇區(qū)的所述錯誤校正數(shù)據(jù)。
29、 如權利要求28所述的系統(tǒng)，其包括 透鏡；及成像平面，其耦合到所述處理器，所述成像平面用以接收由所述透鏡捕獲的光。
30、 如權利要求28所述的系統(tǒng)，其包括蜂窩式電話聽筒，其形成所述無線收發(fā)器的一部分。
31、 如權利要求28所述的系統(tǒng)，其包括一組媒體回放控制件，其耦合到所述處理器。
全文摘要
方法、設備、系統(tǒng)及數(shù)據(jù)結構可操作以產(chǎn)生或存儲用于頁(700)的多個扇區(qū)中除所述頁中的特定扇區(qū)(708)之外的每一者(702、704、706)的錯誤校正數(shù)據(jù)(703、705、707)并將塊管理數(shù)據(jù)與所述特定扇區(qū)(708)組合以產(chǎn)生經(jīng)修改的扇區(qū)。另外，各種方法、設備、系統(tǒng)及數(shù)據(jù)結構可操作以產(chǎn)生或存儲用于所述經(jīng)修改的扇區(qū)的錯誤校正數(shù)據(jù)并組合所述多個扇區(qū)、用于所述多個扇區(qū)中除所述特定頁之外的每一者的錯誤校正數(shù)據(jù)(709)及所述塊管理數(shù)據(jù)以及用于所述經(jīng)修改的扇區(qū)的所述錯誤校正數(shù)據(jù)。
文檔編號G06F11/10GK101627371SQ200880007280
公開日2010年1月13日 申請日期2008年1月22日 優(yōu)先權日2007年1月26日
發(fā)明者威廉·亨利·拉德克, 邁克爾·默里 申請人:美光科技公司