本公開的實(shí)施例大體上涉及用于存儲(chǔ)器裝置的輸入緩沖器及判決反饋均衡器(dfe)領(lǐng)域。更具體來說，本公開的實(shí)施例涉及復(fù)位dfe的抽頭及分離輸入緩沖器中的數(shù)據(jù)路徑及抽頭路徑的分支dfe復(fù)位路徑。

背景技術(shù)：

1、半導(dǎo)體裝置(例如，存儲(chǔ)器裝置)利用時(shí)序與數(shù)據(jù)信號(hào)、數(shù)據(jù)選通及/或其它信號(hào)的相移來執(zhí)行操作(例如，寫入操作)。dfe可用于維持?jǐn)?shù)個(gè)(例如，4個(gè))先前數(shù)據(jù)位的緩沖器以改進(jìn)解譯當(dāng)前位是高還是低的準(zhǔn)確性。例如，如果dfe存儲(chǔ)4個(gè)先前低數(shù)據(jù)位，那么數(shù)據(jù)線(dq)將處于較低電壓電平，且當(dāng)前數(shù)據(jù)位將被解譯為相對于所述電平為邏輯高或低。這些多抽頭dfe輸入緩沖器用于允許較小外部數(shù)據(jù)眼的分辨率。然而，隨著存儲(chǔ)器裝置中的速度增加，用于在正確時(shí)間復(fù)位dfe的時(shí)序變得更加困難。正確時(shí)間是在初始數(shù)據(jù)鎖存器之后且在使用致使數(shù)據(jù)從輸入緩沖器輸出的輸出時(shí)鐘輸出數(shù)據(jù)之前或之后的某個(gè)點(diǎn)處。由于在實(shí)施dfe復(fù)位時(shí)的傳播延遲，可在輸出時(shí)鐘的脈沖出現(xiàn)之前復(fù)位dfe，特別是在將額外延遲添加到dfe復(fù)位以補(bǔ)償高速實(shí)施方案的額外輸入緩沖器延遲的情況下。這些傳播延遲可隨著額外緩沖被包含在存儲(chǔ)器裝置中來滿足對存儲(chǔ)器裝置中的更高時(shí)鐘速度的需求而增長。然而，如果dfe復(fù)位在輸出時(shí)鐘脈沖之前傳播到輸入緩沖器/傳播通過輸入緩沖器，那么輸入緩沖器中的數(shù)據(jù)可能在從輸入緩沖器輸出之前被復(fù)位，因此在嘗試捕獲輸入緩沖器中的數(shù)據(jù)時(shí)可能導(dǎo)致數(shù)據(jù)丟失。

2、本公開的實(shí)施例可針對上文提出的問題中的一或多者。

技術(shù)實(shí)現(xiàn)思路

1、本公開的一方面涉及一種存儲(chǔ)器裝置，其包括：判決反饋均衡器(dfe)復(fù)位產(chǎn)生器，其經(jīng)配置以向dfe的復(fù)位抽頭傳輸dfe復(fù)位信號(hào)；及輸入緩沖器，其包括：數(shù)據(jù)分支，其經(jīng)配置以從所述輸入緩沖器產(chǎn)生輸出數(shù)據(jù)以在下游用于所述存儲(chǔ)器裝置中；及dfe復(fù)位分支，其經(jīng)配置以基于所述dfe復(fù)位信號(hào)來復(fù)位所述dfe的所述抽頭，其中所述數(shù)據(jù)分支及所述dfe復(fù)位支路經(jīng)配置以并行接收分支數(shù)據(jù)。

2、本公開的另一方面涉及一種半導(dǎo)體裝置，其包括：判決反饋均衡器(dfe)復(fù)位產(chǎn)生器，其經(jīng)配置以向dfe的復(fù)位抽頭傳輸dfe復(fù)位信號(hào)；及輸入緩沖器，其包括：數(shù)據(jù)分支，其包括第一組電路系統(tǒng)，所述第一組電路系統(tǒng)經(jīng)配置以接收分支數(shù)據(jù)且基于所述分支數(shù)據(jù)來從所述輸入緩沖器輸出數(shù)據(jù)以在下游用于所述半導(dǎo)體裝置中；dfe復(fù)位分支，其包括第二組電路系統(tǒng)，所述第二組電路系統(tǒng)經(jīng)配置以接收分支數(shù)據(jù)且基于所述dfe復(fù)位信號(hào)來復(fù)位所述dfe的所述抽頭，其中所述數(shù)據(jù)分支及所述dfe復(fù)位分支經(jīng)配置以并行接收所述分支數(shù)據(jù)；及公共鎖存器部分，其經(jīng)配置以產(chǎn)生所述分支數(shù)據(jù)。

3、本公開的又一方面涉及一種方法，其包括：在存儲(chǔ)器裝置的輸入緩沖器處接收數(shù)據(jù)(dq)；使用多個(gè)鎖存級(jí)從所述dq產(chǎn)生分支數(shù)據(jù)；并行地向所述輸入緩沖器的數(shù)據(jù)分支及所述輸入緩沖器的判決反饋均衡器(dfe)分支傳輸所述分支數(shù)據(jù)；使用所述數(shù)據(jù)分支來至少部分基于所述分支數(shù)據(jù)來產(chǎn)生所述輸入緩沖器的輸出數(shù)據(jù)；及使用所述輸入緩沖器的所述dfe分支來至少部分基于所述分支數(shù)據(jù)來產(chǎn)生用于所述存儲(chǔ)器裝置的dfe的多個(gè)抽頭。

技術(shù)特征：

1.一種存儲(chǔ)器裝置，其包括：

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中使用所述dfe復(fù)位分支復(fù)位所述抽頭不復(fù)位所述數(shù)據(jù)分支的輸出數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中使用所述dfe復(fù)位信號(hào)復(fù)位所述抽頭不復(fù)位所述數(shù)據(jù)分支的任何部分。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述輸入緩沖器包括產(chǎn)生所述分支數(shù)據(jù)的dfe復(fù)位插入點(diǎn)的公共部分上游，且所述數(shù)據(jù)分支不接收所述dfe復(fù)位。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器裝置，其中所述公共部分包括經(jīng)配置以產(chǎn)生所述分支數(shù)據(jù)的第一一或多個(gè)鎖存級(jí)及第二一或多個(gè)鎖存級(jí)。

6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其中所述第一一或多個(gè)鎖存級(jí)將用于為邏輯高的前一位，且所述第二一或多個(gè)鎖存級(jí)將用于為邏輯低的所述前一位。

7.根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其中所述dfe復(fù)位分支包括：

8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器裝置，其中所述數(shù)據(jù)分支包括第五一或多個(gè)鎖存級(jí)，所述第五一或多個(gè)鎖存級(jí)與所述dfe復(fù)位分支接收所述第一輸出及所述第二輸出并行接收所述第一輸出及所述第二輸出。

9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器裝置，其中所述dfe復(fù)位分支包括選擇電路系統(tǒng)以在前一位為邏輯高的情況下選擇所述第一輸出，且在所述前一位為邏輯低的情況下選擇所述第二輸出。

10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器裝置，其中所述選擇電路系統(tǒng)經(jīng)配置以選擇正值或真值，所述dfe復(fù)位分支包括額外選擇電路系統(tǒng)以在所述第一輸出與所述第二輸出之間選擇以產(chǎn)生負(fù)值或負(fù)的值。

11.根據(jù)權(quán)利要求9所述的存儲(chǔ)器裝置，其中所述數(shù)據(jù)分支包括額外選擇電路系統(tǒng)以在所述第一輸出與所述第二輸出之間進(jìn)行選擇以為所述輸入緩沖器產(chǎn)生不通過dfe復(fù)位來復(fù)位的所述輸出數(shù)據(jù)。

12.一種半導(dǎo)體裝置，其包括：

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中使用所述第二組電路系統(tǒng)復(fù)位所述抽頭不復(fù)位所述輸出數(shù)據(jù)。

14.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其包括包含所述輸入緩沖器的多個(gè)輸入緩沖器，其中所述多個(gè)輸入緩沖器中的每一輸入緩沖器對應(yīng)于用于捕獲在所述半導(dǎo)體裝置處從主機(jī)裝置接收的數(shù)據(jù)dq的數(shù)據(jù)選通dqs的相位。

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其包括中間碼dqs計(jì)數(shù)器，所述中間碼dqs計(jì)數(shù)器經(jīng)配置以在寫入操作的寫入后置碼之后且在后續(xù)寫入操作的寫入前置碼之前阻擋可在未知dqs區(qū)中產(chǎn)生的偽dqs信號(hào)。

16.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中：

17.一種方法，其包括：

18.根據(jù)權(quán)利要求17所述的方法，其包括：

19.根據(jù)權(quán)利要求17所述的方法，其中所述輸入緩沖器是各自對應(yīng)于多個(gè)dqs相位的不同數(shù)據(jù)選通dqs的多個(gè)輸入緩沖器中的一者。

20.根據(jù)權(quán)利要求19所述的方法，其包括：

技術(shù)總結(jié)
本公開涉及具有分支DFE復(fù)位路徑的數(shù)據(jù)輸入緩沖器。提供用于包含判決反饋均衡器DFE復(fù)位產(chǎn)生器的存儲(chǔ)器裝置的系統(tǒng)及方法，所述判決反饋均衡器復(fù)位產(chǎn)生器經(jīng)配置以向DFE的復(fù)位抽頭傳輸DFE復(fù)位信號(hào)。所述存儲(chǔ)器裝置還包含輸入緩沖器。所述輸入緩沖器包含數(shù)據(jù)分支，所述數(shù)據(jù)分支經(jīng)配置以從所述輸入緩沖器輸出數(shù)據(jù)以在下游用于所述存儲(chǔ)器裝置中。所述輸入緩沖器還包含DFE復(fù)位分支，所述DFE復(fù)位分支經(jīng)配置以基于所述DFE復(fù)位信號(hào)來復(fù)位所述DFE的所述抽頭。此外，使用所述DFE復(fù)位分支復(fù)位所述抽頭不復(fù)位所述數(shù)據(jù)分支的輸出數(shù)據(jù)。

技術(shù)研發(fā)人員：W·C·沃爾德羅普,南基浚,尹元柱,三堀真吾
受保護(hù)的技術(shù)使用者：美光科技公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21