本申請涉及通信，尤其涉及一種基于gpio傳輸vpp地址的方法、電子設(shè)備及存儲介質(zhì)。

背景技術(shù)：

1、近年來，隨著云計算、大數(shù)據(jù)和物聯(lián)網(wǎng)等行業(yè)的快速發(fā)展，服務(wù)器中數(shù)據(jù)存儲需求急劇增加。其中，虛擬端口(virtual?pin?port，簡稱：vpp)地址是服務(wù)器中用于管理和配置非易失性存儲器快速接口固態(tài)硬盤(nvme?ssd)熱插拔功能的重要參數(shù)。通過vpp地址，系統(tǒng)可以識別和控制nvme?ssd設(shè)備的狀態(tài)，例如對nvme?ssd進(jìn)行點燈操作。

2、目前，獲取vpp地址主要方式是通過背板cpld通過gpio發(fā)送不同的頻率到主板cpld，或者主板cpld通過gpio發(fā)送不同的頻率到背板cpld，接收頻率數(shù)據(jù)的一方根據(jù)檢測到的頻率和頻率與vpp地址的映射表，查出vpp地址。

3、但是，接收數(shù)據(jù)的一方需要對頻率信號進(jìn)行采樣和解析，這一過程需要一定的時間，當(dāng)頻率信號的周期較長時，采樣時間也會相應(yīng)增加，導(dǎo)致獲取vpp地址的周期變長。另外，頻率信號在傳輸過程中可能會受到電磁干擾、噪聲等因素的影響，導(dǎo)致信號失真或誤差，降低了vpp地址的可靠性。

技術(shù)實現(xiàn)思路

1、本申請?zhí)峁┮环N基于gpio傳輸vpp地址的方法、電子設(shè)備及存儲介質(zhì)，用以解決通過頻率信號獲取vpp地址時周期長、可靠性低的問題。

2、第一方面，本申請?zhí)峁┮环N基于gpio傳輸vpp地址的方法，應(yīng)用于電子設(shè)備，所述電子設(shè)備包括第一邏輯器件和第二邏輯器件，所述第一邏輯器件與所述第二邏輯器件通過多個通用輸入輸出接口gpio連接，所述方法包括：

3、所述第一邏輯器件向所述第一邏輯器件的所有g(shù)pio接口發(fā)送的脈沖信號；

4、所述第一邏輯器件按照gpio接口的輪詢順序?qū)⒄埱竺钔ㄟ^gpio接口發(fā)送到所述第二邏輯器件，所述請求命令用于請求虛擬端口vpp地址；

5、所述第二邏輯器件在接收到所述請求命令之后，根據(jù)預(yù)先存儲的數(shù)據(jù)表確定接收所述請求命令的gpio接口對應(yīng)的vpp地址，所述數(shù)據(jù)表包括每個gpio接口與vpp地址的映射關(guān)系；

6、所述第一邏輯器件接收所述第二邏輯器件返回的響應(yīng)信息，得到所有有效gpio接口的vpp地址，所述響應(yīng)信息包括所述第二邏輯器件接收到所述請求命令的gpio接口對應(yīng)的vpp地址。

7、可選的，所述響應(yīng)信息的編碼格式包括多字節(jié)的數(shù)據(jù)部分和至少1字節(jié)的校驗位。

8、可選的，所述多個字節(jié)的數(shù)據(jù)部分中存儲多個gpio接口對應(yīng)的vpp地址，每個字節(jié)存儲一個gpio接口對應(yīng)的vpp地址。

9、可選的，所述響應(yīng)信息的編碼格式還包括每個字節(jié)對應(yīng)的默認(rèn)標(biāo)識位，所述默認(rèn)標(biāo)識位用于區(qū)分字節(jié)數(shù)據(jù)中不同的gpio接口或者字節(jié)數(shù)據(jù)中不同的數(shù)據(jù)類型。

10、可選的，所述響應(yīng)信息還包括循環(huán)冗余校驗碼crc；

11、相應(yīng)的，所述方法還包括：

12、所述第二邏輯器件根據(jù)所述響應(yīng)信息中的vpp地址，通過預(yù)設(shè)crc算法計算所述crc；

13、所述第一邏輯器件接收到所述響應(yīng)信息之后，根據(jù)所述響應(yīng)信息中的vpp地址通過預(yù)設(shè)crc算法計算待校驗的crc；

14、若所述待校驗的crc與所述crc相同，則確定所述響應(yīng)信息中的vpp地址是可信的；

15、若所述待校驗的crc與所述crc不相同，則確定所述響應(yīng)信息中的vpp地址是不可信的。

16、可選的，所述方法還包括：

17、所述第二邏輯器件接收到從gpio接口傳輸?shù)拿}沖信號，并根據(jù)脈沖信號確定有效gpio接口；

18、所述第一邏輯器件在將請求命令通過gpio接口發(fā)送到所述第二邏輯器件之后，預(yù)設(shè)時間段內(nèi)沒有接收到響應(yīng)消息，則確定沒有接收到響應(yīng)消息的gpio接口為無效gpio接口。

19、可選的，所述請求命令中包括請求vpp地址的標(biāo)識和請求寄存器數(shù)據(jù)的標(biāo)識；

20、相應(yīng)的，所述方法還包括：

21、所述第二邏輯器件根據(jù)所述請求寄存器數(shù)據(jù)的標(biāo)識，獲取寄存器數(shù)據(jù)；

22、將所述寄存器數(shù)據(jù)寫入響應(yīng)信息。

23、可選的，所述第一邏輯器件和所述第二邏輯器件之間的傳輸速率為以下任一種波特率：9600、115200、25000。

24、可選的，所述方法還包括：

25、所述第一邏輯器件根據(jù)得到所有有效gpio接口的vpp地址，將點燈信號發(fā)送到對應(yīng)的第二邏輯器件；

26、接收到點燈信號的第二邏輯器件根據(jù)所述點燈信號點亮硬盤指示燈。

27、第二方面，本申請還提供一種電子設(shè)備，所述電子設(shè)備包括：第一邏輯器件和第二邏輯器件，所述第一邏輯器件與所述第二邏輯器件通過多個通用輸入輸出接口gpio連接；

28、所述電子設(shè)備用于實現(xiàn)如第一方面任一項所述的方法。

29、可選的，所述第一邏輯器件為以下任一種器件：主板管理控制器bmc、中央處理器cpu、主板復(fù)雜可編程邏輯器件mb?cpld、現(xiàn)場可編程門陣列fpga；

30、所述第二邏輯器件為背板復(fù)雜可編程邏輯器件bp?cpld。

31、第三方面，本申請還提供一種計算機(jī)可讀存儲介質(zhì)，所述計算機(jī)可讀存儲介質(zhì)中存儲有計算機(jī)執(zhí)行指令，所述計算機(jī)執(zhí)行指令被執(zhí)行時用于實現(xiàn)如第一方面任一項所述的方法。

32、第四方面，本申請還提供一種計算機(jī)程序產(chǎn)品，包括計算機(jī)程序，該計算機(jī)程序被處理器執(zhí)行時實現(xiàn)如上第一方面任一項所述的方法。

33、本申請?zhí)峁┑幕趃pio傳輸vpp地址的方法、電子設(shè)備及存儲介質(zhì)，該方法包括：第一邏輯器件向第一邏輯器件的所有g(shù)pio接口發(fā)送脈沖信號；第一邏輯器件按照gpio接口的輪詢順序?qū)⒄埱竺钔ㄟ^gpio接口發(fā)送到第二邏輯器件，請求命令用于請求虛擬端口vpp地址；第二邏輯器件在接收到請求命令之后，根據(jù)預(yù)先存儲的數(shù)據(jù)表確定接收請求命令的gpio接口對應(yīng)的vpp地址，數(shù)據(jù)表包括每個gpio接口與vpp地址的映射關(guān)系；第一邏輯器件接收第二邏輯器件返回的響應(yīng)信息，得到所有有效gpio接口的vpp地址，響應(yīng)信息包括第二邏輯器件接收到請求命令的gpio接口對應(yīng)的vpp地址。本方法能夠以較高的速率傳輸信息，相比于通過不同頻率確定vpp地址的方式，縮短了獲取vpp地址的時間；通過本方法連接的gpio的數(shù)量不再受頻率限制，可靈活擴(kuò)展；另外本方法直接傳輸請求命令，可以避免現(xiàn)有技術(shù)中頻率位于兩組頻率范圍的臨界時判斷錯誤的情況，增加傳輸數(shù)據(jù)的可靠性。

技術(shù)特征：

1.一種基于gpio傳輸vpp地址的方法，其特征在于，應(yīng)用于電子設(shè)備，所述電子設(shè)備包括第一邏輯器件和第二邏輯器件，所述第一邏輯器件與所述第二邏輯器件通過多個通用輸入輸出接口gpio連接，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述響應(yīng)信息的編碼格式包括多個字節(jié)的數(shù)據(jù)部分和至少1個字節(jié)的校驗位。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述多個字節(jié)的數(shù)據(jù)部分中存儲多個gpio接口對應(yīng)的vpp地址，每個字節(jié)存儲一個gpio接口對應(yīng)的vpp地址。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述響應(yīng)信息的編碼格式還包括每個字節(jié)對應(yīng)的默認(rèn)標(biāo)識位，所述默認(rèn)標(biāo)識位用于區(qū)分字節(jié)數(shù)據(jù)中不同的gpio接口或者字節(jié)數(shù)據(jù)中不同的數(shù)據(jù)類型。

5.根據(jù)權(quán)利要求1至4任一項所述的方法，其特征在于，所述響應(yīng)信息還包括循環(huán)冗余校驗碼crc；

6.根據(jù)權(quán)利要求1至4任一項所述的方法，其特征在于，所述方法還包括：

7.根據(jù)權(quán)利要求1至4任一項所述的方法，其特征在于，所述請求命令中包括請求vpp地址的標(biāo)識和請求寄存器數(shù)據(jù)的標(biāo)識；

8.根據(jù)權(quán)利要求1至4任一項所述的方法，其特征在于，所述第一邏輯器件和所述第二邏輯器件之間的傳輸速率為以下任一種波特率：9600、115200、25000。

9.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括：第一邏輯器件和第二邏輯器件，所述第一邏輯器件與所述第二邏輯器件通過多個通用輸入輸出接口gpio連接；

10.一種計算機(jī)可讀存儲介質(zhì)，其特征在于，所述計算機(jī)可讀存儲介質(zhì)中存儲有計算機(jī)執(zhí)行指令，所述計算機(jī)執(zhí)行指令被執(zhí)行時用于實現(xiàn)如權(quán)利要求1至8任一項所述的方法。

技術(shù)總結(jié)
本申請?zhí)峁┮环N基于GPIO傳輸VPP地址的方法、電子設(shè)備及存儲介質(zhì)，該方法包括：第一邏輯器件向所有GPIO接口發(fā)送脈沖信號；第二邏輯器件根據(jù)脈沖信號確定有效GPIO接口；第一邏輯器件按照GPIO接口的輪詢順序，將請求虛擬端口VPP地址的請求命令通過GPIO接口發(fā)送到第二邏輯器件；第二邏輯器件確定接收請求命令的GPIO接口對應(yīng)的VPP地址，并將響應(yīng)信息發(fā)送到第一邏輯器件。本方法相比于通過不同頻率確定VPP地址的方式，縮短了獲取VPP地址的時間；并且GPIO的數(shù)量不再受頻率限制，可靈活擴(kuò)展，還可以避免信號頻率位于兩組頻率范圍的臨界導(dǎo)致的VPP地址判斷錯誤的情況。

技術(shù)研發(fā)人員：姚定財
受保護(hù)的技術(shù)使用者：西安東勤科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21