本發(fā)明涉及串口通信領(lǐng)域，具體地，涉及一種可配置幀格式、過濾報文的串口通信方法及系統(tǒng)。

背景技術(shù)：

1、在實時信號處理領(lǐng)域，dsp+fpga結(jié)構(gòu)被廣泛應(yīng)用，其最大的特點是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適于模塊化設(shè)計，從而能夠提高算法效率；同時其開發(fā)周期較短，系統(tǒng)易于維護(hù)和擴(kuò)展。從本質(zhì)上講，fpga是一種比半定制更方便的asic(applicat?ion?specificintegrated?circuit專用集成電路)的設(shè)計技術(shù)。fpga可以完成模塊級的任務(wù)，起到dsp協(xié)處理器的作用。

2、串口通信總線，尤其是rs485通信總線，由于各節(jié)點組網(wǎng)，大量報文與本機(jī)無關(guān)。dsp作為信號處理主處理器，承擔(dān)大數(shù)據(jù)量高速實時運算任務(wù)。如果頻繁接收串口總線上與本機(jī)無關(guān)的報文中斷，將降低dsp工作效率。

3、同時，在開展不同項目時，串口通信的波特率，幀格式中具體報頭、報尾、長度等不同，需要重新設(shè)計開發(fā)，增加了開發(fā)周期和人力。

4、為了解決上述問題，在信號處理領(lǐng)域，迫切需要一種基于嵌入式處理器+fpga架構(gòu)，新型的可配置幀格式、具有報文過濾的串口通信方法及系統(tǒng)。

技術(shù)實現(xiàn)思路

1、針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種可配置幀格式、過濾報文的串口通信方法及系統(tǒng)。

2、根據(jù)本發(fā)明提供的一種可配置幀格式、過濾報文的串口通信系統(tǒng)，包括：嵌入式處理器、fpga以及串口電平轉(zhuǎn)換模塊；

3、所述fpga與嵌入式處理器連接且具備雙向通信功能，用于參數(shù)配置、讀取數(shù)據(jù)和中斷通知；

4、所述串口電平轉(zhuǎn)換模塊與所述fpga連接，用于接收串口總線物理層比特流，并將串口總線電平轉(zhuǎn)換成與fpga相匹配的電平；

5、所述fpga包括報文信息接收模塊、報文信息處理模塊、fpga配置寄存器以及幀報文鎖存區(qū)；所述報文信息接收模塊將串口總線串并轉(zhuǎn)化，所述報文信息處理模塊工作對最近收到的配置幀長度的報文與預(yù)設(shè)幀格式進(jìn)行對比，如果滿足要求，則寫入幀報文鎖存區(qū)，等待嵌入式處理器讀?。凰鲱A(yù)設(shè)幀格式通過嵌入式處理器存儲在fpga配置寄存器中。

6、優(yōu)選地，所述fpga配置寄存器包括時鐘分頻系數(shù)、使能信號、報頭、報尾、id號、幀長度以及校驗方式。

7、優(yōu)選地，所述fpga還包括波特率過采樣時鐘生成模塊，所述波特率過采樣時鐘生成模塊分別連接晶振和所述時鐘分頻系數(shù)，所述波特率過采樣時鐘用于對串口總線比特流進(jìn)行位解析。

8、優(yōu)選地，所述報文信息接收模塊將物理層比特流解析，經(jīng)串并轉(zhuǎn)換成字節(jié)流，傳遞至報文信息處理模塊；

9、所述的報文信息接收模塊與報文信息處理模塊連接，當(dāng)收到1個字節(jié)，輸出串口接收完畢信號和串口轉(zhuǎn)換后的信號至報文信息處理模塊；報文信息處理模塊鎖存并讀取串口轉(zhuǎn)換后的信號。

10、優(yōu)選地，所述報文信息處理模塊解析報文滿足預(yù)定幀格式時，產(chǎn)生鎖存時鐘，將報文緩存區(qū)數(shù)據(jù)鎖存至幀報文鎖存區(qū)；并且產(chǎn)生串口接收中斷，通知嵌入式處理器，將報文信息處理模塊收到的報文鎖存。

11、優(yōu)選地，所述嵌入式處理器收到中斷后，通過與fpga通信總線，讀取幀報文鎖存區(qū)，并將報文解析。

12、根據(jù)本發(fā)明提供的一種可配置幀格式、過濾報文的串口通信方法，包括：

13、步驟s1：令嵌入式處理器向fpga寫入配置參數(shù)值，包括時鐘分頻系數(shù)、報頭、報尾、id號、校驗方式、幀長度；當(dāng)所述fpga收到以上配置參數(shù)值，同步更新所有配置寄存器的數(shù)值；

14、步驟s2：令嵌入式處理器向fpga寫入使能信號值，當(dāng)所述fpga收到使能信號后，啟動報文信息處理模塊；

15、步驟s3：令fpga收到串口電平轉(zhuǎn)換模塊轉(zhuǎn)換的物理層比特流后，通過報文信息接收模塊經(jīng)過串并轉(zhuǎn)換，轉(zhuǎn)換成數(shù)據(jù)鏈路層字節(jié)流；

16、步驟s4：令報文信息處理模塊每次接收到1個字節(jié)后，以幀長度為滑動窗口，對收到字節(jié)依次右移；

17、步驟s5：啟動判斷，報頭、報尾、id號、校驗字節(jié)是否符合預(yù)設(shè)的幀格式；若是，將報文寫入幀報文鎖存區(qū)，并產(chǎn)生中斷信號，通知嵌入式處理器，嵌入式處理器收到中斷信號后，讀取幀報文鎖存區(qū)數(shù)據(jù)；若否，返回步驟s3，等待下一個字節(jié)。

18、優(yōu)選地，所述id號包括id1和id2；其中id1為本節(jié)點的地址，用于與其他節(jié)點區(qū)分，實現(xiàn)點對點通信；id2為串口總線廣播地址，實現(xiàn)廣播通信。

19、優(yōu)選地，所述步驟s2包括：在fpga未收到嵌入式處理器寫入的使能信號值之前，報文信息處理模塊一直處于復(fù)位狀態(tài)，不啟動工作；當(dāng)接收到收到嵌入式處理器寫入的使能信號值，報文信息處理模塊啟動工作，當(dāng)串口總線有報文時，每個接收到1個字節(jié)報文觸發(fā)一次工作。

20、根據(jù)本發(fā)明提供的一種信號處理設(shè)備，包含所述的可配置幀格式、過濾報文的串口通信系統(tǒng)，采用所述的可配置幀格式、過濾報文的串口通信方法。

21、與現(xiàn)有技術(shù)相比，本發(fā)明具有如下的有益效果：

22、1、本發(fā)明通過以預(yù)設(shè)的串口通信幀格式對總線報文進(jìn)行過濾，避免了因總線無關(guān)報文中斷降低dsp工作效率。

23、2、本發(fā)明可通過dsp靈活配置串口的波特率和接收幀格式，減少開發(fā)時間，提高工作效率。

技術(shù)特征：

1.一種可配置幀格式、過濾報文的串口通信系統(tǒng)，其特征在于，包括：嵌入式處理器、fpga以及串口電平轉(zhuǎn)換模塊；

2.根據(jù)權(quán)利要求1所述的可配置幀格式、過濾報文的串口通信系統(tǒng)，其特征在于，所述fpga配置寄存器包括時鐘分頻系數(shù)、使能信號、報頭、報尾、id號、幀長度以及校驗方式。

3.根據(jù)權(quán)利要求2所述的可配置幀格式、過濾報文的串口通信系統(tǒng)，其特征在于，所述fpga還包括波特率過采樣時鐘生成模塊，所述波特率過采樣時鐘生成模塊分別連接晶振和所述時鐘分頻系數(shù)，所述波特率過采樣時鐘用于對串口總線比特流進(jìn)行位解析。

4.根據(jù)權(quán)利要求1所述的可配置幀格式、過濾報文的串口通信系統(tǒng)，其特征在于，所述報文信息接收模塊將物理層比特流解析，經(jīng)串并轉(zhuǎn)換成字節(jié)流，傳遞至報文信息處理模塊；

5.根據(jù)權(quán)利要求1所述可配置幀格式、過濾報文的串口通信系統(tǒng)，其特征在于，所述報文信息處理模塊解析報文滿足預(yù)定幀格式時，產(chǎn)生鎖存時鐘，將報文緩存區(qū)數(shù)據(jù)鎖存至幀報文鎖存區(qū)；并且產(chǎn)生串口接收中斷，通知嵌入式處理器，將報文信息處理模塊收到的報文鎖存。

6.根據(jù)權(quán)利要求5所述的可配置幀格式、過濾報文的串口通信系統(tǒng)，其特征在于，所述嵌入式處理器收到中斷后，通過與fpga通信總線，讀取幀報文鎖存區(qū)，并將報文解析。

7.一種可配置幀格式、過濾報文的串口通信方法，基于權(quán)利要求1-6任一項所述的可配置幀格式、過濾報文的串口通信系統(tǒng)，其特征在于，包括：

8.根據(jù)權(quán)利要求7所述的可配置幀格式、過濾報文的串口通信方法，其特征在于，所述id號包括id1和id2；其中id1為本節(jié)點的地址，用于與其他節(jié)點區(qū)分，實現(xiàn)點對點通信；id2為串口總線廣播地址，實現(xiàn)廣播通信。

9.根據(jù)權(quán)利要求7所述的可配置幀格式、過濾報文的串口通信方法，其特征在于，所述步驟s2包括：在fpga未收到嵌入式處理器寫入的使能信號值之前，報文信息處理模塊一直處于復(fù)位狀態(tài)，不啟動工作；當(dāng)接收到收到嵌入式處理器寫入的使能信號值，報文信息處理模塊啟動工作，當(dāng)串口總線有報文時，每個接收到1個字節(jié)報文觸發(fā)一次工作。

10.一種信號處理設(shè)備，其特征在于，包含權(quán)利要求1-6任一項所述的可配置幀格式、過濾報文的串口通信系統(tǒng)，采用權(quán)利要求7-9任一項所述的可配置幀格式、過濾報文的串口通信方法。

技術(shù)總結(jié)
本發(fā)明提供了一種可配置幀格式、過濾報文的串口通信方法及系統(tǒng)，包括：嵌入式處理器、FPGA以及串口電平轉(zhuǎn)換模塊；FPGA與嵌入式處理器連接且具備雙向通信功能；串口電平轉(zhuǎn)換模塊與FPGA連接，用于接收串口總線物理層比特流，并將串口總線電平轉(zhuǎn)換成與FPGA相匹配的電平；FPGA包括報文信息接收模塊、報文信息處理模塊、FPGA配置寄存器以及幀報文鎖存區(qū)；報文信息接收模塊將串口總線串并轉(zhuǎn)化，報文信息處理模塊工作對最近收到的配置幀長度的報文與預(yù)設(shè)幀格式進(jìn)行對比，如果滿足要求，則寫入幀報文鎖存區(qū)，等待嵌入式處理器讀取。本發(fā)明通過以預(yù)設(shè)的串口通信幀格式對總線報文進(jìn)行過濾，避免了因總線無關(guān)報文中斷降低DSP工作效率。

技術(shù)研發(fā)人員：張建功,李鑫,陸真
受保護(hù)的技術(shù)使用者：上海船舶電子設(shè)備研究所（中國船舶集團(tuán)有限公司第七二六研究所）
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21