一種基于fpga的高精度時鐘檢測方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及一種時鐘檢測方法，特別是設(shè)及一種基于FPGA的高精度時鐘檢測方 法。
【背景技術(shù)】
[0002] 1588具有納秒級別的精確度，信息短、占據(jù)帶寬資源少，綜合成本低，可靠性高，因 此目前社會在積極推動1588協(xié)議的發(fā)展和應(yīng)用。
[000引目前，基于FPGA的158別寸鐘解決方案主要有W下特點：
[0004] 1、直接使用本地時鐘直接檢測時鐘事件(報文到達(dá)或者離開）；
[0005] 2、時鐘(Timer)采用簡單的計數(shù)器邏輯維護；
[0006] 現(xiàn)有技術(shù)的缺點：
[0007] 1、檢測時鐘時間(報文到達(dá)或者離開)的精度低，直接影響對時準(zhǔn)確度；
[000引2、時鐘采用簡單的技術(shù)器邏輯維護，控制精度低，誤差大。

【發(fā)明內(nèi)容】

[0009] 有鑒于現(xiàn)有技術(shù)的上述缺陷，本發(fā)明所要解決的技術(shù)問題是提供一種提高時鐘事 件的檢測精度的方法。
[0010] 為實現(xiàn)上述目的，本發(fā)明提供了一種基于FPGA的高精度時鐘檢測方法，在一個時 鐘周期內(nèi)產(chǎn)生多個相位不同的時鐘信號，通過判斷被測量信號與各個時鐘信號的相位關(guān) 系，確定被測信號發(fā)生時間；
[00川系統(tǒng)主時鐘產(chǎn)生η個相位時鐘信號，η為正整數(shù);時鐘事件的到達(dá)，W-個上升沿脈 沖表示;D觸發(fā)器的時鐘輸入端接收到時鐘信號作為D觸發(fā)器的數(shù)據(jù)輸入信號;所述時鐘信 號將一個系統(tǒng)時鐘周期分割成η個區(qū)域，然后判斷時鐘事件的發(fā)生區(qū)域。
[0012]較佳的，所述判斷時鐘事件的發(fā)生區(qū)域按W下步驟進行：當(dāng)時鐘事件信號到達(dá)，D 觸發(fā)器將鎖存輸出各個相位時鐘信號，輸出一個4比特編碼值;根據(jù)解碼映射表，確定事件 發(fā)生區(qū)域。
[001引本發(fā)明的有益效果是:本發(fā)明能夠明顯提高在FPGA中實現(xiàn)1588功能的時間控制精 度。
【附圖說明】
[0014] 圖1是本發(fā)明多相位檢測的結(jié)構(gòu)框圖；
[0015] 圖2是多相位檢測的原理圖。
【具體實施方式】
[0016] 下面結(jié)合附圖和實施例對本發(fā)明作進一步說明：
[0017] 如圖1和圖2所示，一種基于FPGA的高精度時鐘檢測方法，其特征在于:在一個時鐘 周期內(nèi)產(chǎn)生多個相位不同的時鐘信號，通過判斷被測量信號與各個時鐘信號的相位關(guān)系， 確定被測信號發(fā)生時間；
[001引系統(tǒng)主時鐘產(chǎn)生η個相位時鐘信號，η為正整數(shù)。在本實施例中，產(chǎn)生四個相位時鐘 信號，相位間隔是90度。時間事件的到達(dá)，W-個上升沿脈沖表示報文的SOF信號上升沿 信號表示的話，該信號將作為D觸發(fā)器的時鐘信號），它將發(fā)送到D觸發(fā)器的時鐘輸入端;4個 相位的時鐘信號作為D觸發(fā)器的數(shù)據(jù)輸入信號。四相位的時鐘信號，將一個系統(tǒng)時鐘周期分 割成4個區(qū)域，由于本發(fā)明能夠判斷事件的發(fā)生區(qū)域，那么事件檢測的準(zhǔn)確度理論上將提高 四倍。
[0019] 所述判斷時鐘事件的發(fā)生區(qū)域按W下步驟進行：當(dāng)時鐘事件信號到達(dá)(S0F)，D觸 發(fā)器將鎖存輸出各個相位時鐘信號，輸出一個4比特編碼值給解碼器;根據(jù)解碼映射表，確 定事件發(fā)生區(qū)域。為闡述本實施例，設(shè)定系統(tǒng)時鐘125MHz(周期8ns)，從表1中可W看到，不 考慮其它因素影響的前提下，事件到達(dá)時間的判決精度可W從8ns提高到化S。
[0020]
[0021 ] 表1.事件解碼時間映射表
[0022] W上詳細(xì)描述了本發(fā)明的較佳具體實施例。應(yīng)當(dāng)理解，本領(lǐng)域的普通技術(shù)人員無 需創(chuàng)造性勞動就可W根據(jù)本發(fā)明的構(gòu)思作出諸多修改和變化。因此，凡本技術(shù)領(lǐng)域中技術(shù) 人員依本發(fā)明的構(gòu)思在現(xiàn)有技術(shù)的基礎(chǔ)上通過邏輯分析、推理或者有限的實驗可W得到的 技術(shù)方案，皆應(yīng)在由權(quán)利要求書所確定的保護范圍內(nèi)。
【主權(quán)項】
1. 一種基于FPGA的高精度時鐘檢測方法，其特征在于:在一個時鐘周期內(nèi)產(chǎn)生多個相 位不同的時鐘信號，通過判斷被測量信號與各個時鐘信號的相位關(guān)系，確定被測信號發(fā)生 時間； 系統(tǒng)主時鐘產(chǎn)生η個相位時鐘信號，η為正整數(shù);時鐘事件的到達(dá)，以一個上升沿脈沖表 示;D觸發(fā)器的時鐘輸入端接收到時鐘信號作為D觸發(fā)器的數(shù)據(jù)輸入信號;所述時鐘信號將 一個系統(tǒng)時鐘周期分割成η個區(qū)域，然后判斷時鐘事件的發(fā)生區(qū)域。2. 如權(quán)利要求1所述的一種基于FPGA的高精度時鐘檢測方法，其特征是： 所述判斷時鐘事件的發(fā)生區(qū)域按以下步驟進行：當(dāng)時鐘事件信號到達(dá)，D觸發(fā)器將鎖存 輸出各個相位時鐘信號，輸出一個4比特編碼值;根據(jù)解碼映射表，確定事件發(fā)生區(qū)域。
【專利摘要】本發(fā)明公開了一種基于FPGA的高精度時鐘檢測方法，涉及一種時鐘檢測方法，本發(fā)明在一個時鐘周期內(nèi)產(chǎn)生多個相位不同的時鐘信號，通過判斷被測量信號與各個時鐘信號的相位關(guān)系，確定被測信號發(fā)生時間。本發(fā)明能夠明顯提高在FPGA中實現(xiàn)1588功能的時間控制精度。
【IPC分類】G06F1/14
【公開號】CN105630067
【申請?zhí)枴緾N201510994485
【發(fā)明人】于華, 安豐軍, 李曉倩, 張家琦, 鄒昕, 李政, 周立, 閆攀
【申請人】北京浩瀚深度信息技術(shù)股份有限公司
【公開日】2016年6月1日
【申請日】2015年12月25日