Pcb線路電阻計(jì)算方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及PCB測(cè)量技術(shù)領(lǐng)域，尤其涉及PCB線路電阻計(jì)算方法。
【背景技術(shù)】
[0002] 隨著電子及其的高精密需求的增長(zhǎng)，許多前端客戶需要對(duì)PCB板內(nèi)線路的電阻進(jìn) 行精度控制，特別在HDI板、大背板燈具有高密度、多層次、長(zhǎng)鏈路等線路網(wǎng)絡(luò)，線路本身的 電阻值相對(duì)連入該線路網(wǎng)絡(luò)中的元器件是不可忽略的，如一條長(zhǎng)為20inch寬為4mil銅厚為 0.50Z的線路，電阻值約達(dá)到6.5歐姆，相對(duì)于串聯(lián)入該網(wǎng)絡(luò)中的其它元器件的分壓非常大， 如忽略這類電阻，可能導(dǎo)致設(shè)計(jì)PCB的功能達(dá)不到最佳效果。
[0003] 為了解決PCB板內(nèi)線路電阻對(duì)網(wǎng)絡(luò)的影響，許多設(shè)計(jì)者步進(jìn)需要把PCB線路作為一 個(gè)連接元器件的導(dǎo)線通道，還會(huì)考慮其作為回路中的一個(gè)電阻元件使用，同時(shí)要求PCB制作 中嚴(yán)格控制電阻的設(shè)計(jì)值在波動(dòng)范圍內(nèi)。對(duì)于復(fù)雜甚至多層的線路網(wǎng)絡(luò)，直接測(cè)量非常不 便，并且誤差大，需要找到一種更合適的方法計(jì)算線路阻值。

【發(fā)明內(nèi)容】

[0004] 針對(duì)上述技術(shù)問題，本發(fā)明的目的在于提供PCB線路電阻計(jì)算方法，其計(jì)算誤差 小，保證線路電阻在設(shè)計(jì)值范圍內(nèi)。
[0005] 為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：
[0006] PCB線路電阻計(jì)算方法，包括如下步驟：
[0007] 步驟一:在PCB板上選擇任意一層線路網(wǎng)絡(luò)，所述線路網(wǎng)路包括多種不同寬度的線 路，選取該層的線路網(wǎng)路中的等寬的目標(biāo)測(cè)量線路對(duì)象，記為待測(cè)線路；
[0008] 步驟二：獲取待測(cè)線路的1:1的線路圖形，將該線路圖形復(fù)制至一空白層，計(jì)算空 白層的殘銅率ηι;
[0009] 步驟三:在空白層再繪制一條寬度與目標(biāo)測(cè)量線路對(duì)象的寬度相等的直線1，該直 線1的長(zhǎng)度為L(zhǎng)，并計(jì)算此時(shí)空白層的殘銅率q 2;
[0010] 步驟四：根據(jù)殘銅率m、殘銅率n2、以及直線1的長(zhǎng)度L計(jì)算得到該待測(cè)線路的線長(zhǎng) Lx ；
[0011] 步驟五:當(dāng)所述待測(cè)線路為PCB板上的內(nèi)層線路，則根據(jù)公另
計(jì)算該待測(cè)線路的電阻，當(dāng)待測(cè)線路為PCB板上的外層線路，則根據(jù)公j
計(jì)算該待測(cè)線路的電阻，其中，Rx為待測(cè)線路的電阻，P為銅導(dǎo)電率，該符側(cè)線路的橫截 面積，w為待測(cè)線路的寬度，t為銅的厚度，α為銅的厚度側(cè)蝕量，β為蝕刻因子。 η,
[0012] 優(yōu)選的，在步驟四中，根據(jù)公式4 計(jì)算得到該待測(cè)線路的線長(zhǎng)Lx。 Πζ - Π \
[0013]優(yōu)選的，執(zhí)行完步驟五之后還包括如下步驟：
[0014]步驟六:重復(fù)步驟一至五，計(jì)算PCB板上其他線路的電阻Rx;
[0015] 步驟七:根據(jù)公式R=SRX+C計(jì)算得到PCB板上所有線路的電阻總值R，其中，c為預(yù) 設(shè)的電阻修正值。
[0016] 優(yōu)選的，所述c = 〇. 18 ω，α = 3μηι，β = 2。
[0017] 相比現(xiàn)有技術(shù)，本發(fā)明的有益效果如下：
[0018] 本發(fā)明能夠?qū)Χ鄬泳€路網(wǎng)絡(luò)進(jìn)行測(cè)量計(jì)算，測(cè)量精確，誤差小，保證工程預(yù)算線路 的電阻控制在設(shè)計(jì)值要求的公差范圍以內(nèi)。
【附圖說明】
[0019] 圖1為本發(fā)明的PCB線路的電阻計(jì)算方法的流程圖。
【具體實(shí)施方式】
[0020] 下面，結(jié)合附圖以及【具體實(shí)施方式】，對(duì)本發(fā)明做進(jìn)一步描述：
[0021] 參見圖1，本發(fā)明提供一種PCB線路電阻計(jì)算方法，其能夠?qū)CB板上的各層線路網(wǎng) 絡(luò)上的任意一條線路進(jìn)行單獨(dú)電阻的精確技術(shù)，具體包括如下步驟：
[0022] S1:在PCB板上選擇任意一層線路網(wǎng)絡(luò)，所述線路網(wǎng)路包括多種不同寬度的線路， 選取該層的線路網(wǎng)路中的等寬的目標(biāo)測(cè)量線路對(duì)象，記為待測(cè)線路;等寬即是待測(cè)線路的 各處寬幅是一致的，一條線路可能由幾種不同線寬組成，本發(fā)明的計(jì)算原則是所計(jì)算的線 路各個(gè)位置的線寬是相等的，對(duì)于待測(cè)線路由多段不同寬幅的線段組成時(shí)，可分別對(duì)每一 段進(jìn)行計(jì)算；
[0023] 在步驟S1中，PCB板可能只有一層線路網(wǎng)絡(luò)，也可能具備多層線路網(wǎng)絡(luò)，對(duì)于單層 線路網(wǎng)絡(luò)的PCB，執(zhí)行S1對(duì)待測(cè)線路的電阻計(jì)算完成后，又重新回到S1中，選擇該P(yáng)CB板上的 其他一條線路作為待測(cè)線路繼續(xù)測(cè)量;若該P(yáng)CB具有多層線路網(wǎng)絡(luò)，首先選擇其中一層網(wǎng) 絡(luò)，按上述方法完成該層網(wǎng)絡(luò)的全部線路的電阻計(jì)算，之后再選擇另一層線路網(wǎng)絡(luò)，該另一 層線路網(wǎng)絡(luò)中的所有不同寬度的線路的電阻進(jìn)行測(cè)量計(jì)算，直到將所有線路網(wǎng)絡(luò)的所有不 同寬度的線路都測(cè)量計(jì)算完成。PCB板上找出任意一層線路網(wǎng)絡(luò)以及或者該線路網(wǎng)絡(luò)中的 相同寬度的線路可通過genesis軟件進(jìn)行查找，為現(xiàn)有技術(shù)，genesis軟件首先能夠判斷該 PCB板為單層線路網(wǎng)路還是多層線路網(wǎng)絡(luò)，針對(duì)不同情況作出相應(yīng)處理。例如，該P(yáng)CB具有三 層網(wǎng)絡(luò)，分別為A、B、C，A層網(wǎng)絡(luò)具有線路1、線路2至線路n，線路1至線路3的寬度相等，線路4 至線路5的寬度相等，對(duì)相同寬度的線路記為一組，對(duì)線路1至線路3記為第一組，線路4至線 路5記為第二組，以此類推，首先選擇A層線路網(wǎng)絡(luò)，對(duì)第一組的線路記為待測(cè)線路進(jìn)行電阻 計(jì)算，之后對(duì)A層線路網(wǎng)絡(luò)的第二組線路進(jìn)行電阻計(jì)算，直到將A層線路網(wǎng)絡(luò)的全部線路的 電阻計(jì)算完畢，再進(jìn)行B層線路網(wǎng)絡(luò)的線路的電阻計(jì)算，最終對(duì)C層線路網(wǎng)絡(luò)進(jìn)行計(jì)算。
[0024] S2:獲取待測(cè)線路的線路圖形，該線路圖像與待測(cè)路線的比例為1:1，將該線路圖 形復(fù)制至一空白層，該空白層的面積與PCB板上該待測(cè)線路所處線路網(wǎng)絡(luò)覆蓋的面積一致， 計(jì)算空白層的殘銅率，并記為m;
[0025] 計(jì)算殘銅率的公式為已有技術(shù)，即該線路圖像的面積與空白層面積的面積比，空 白層即是在該圖層上只有該待測(cè)線路的線路圖形，不再具有其他寬度的線路存在，方便計(jì) 算殘銅率。
[0026] S3:在空白層再繪制一條寬度與目標(biāo)測(cè)量路線對(duì)象的寬度相等的直線1，該直線1 的長(zhǎng)度為L(zhǎng)，并計(jì)算此時(shí)空白層的殘銅率，記為q 2;
[0027] S4:根據(jù)殘銅率ru、殘銅率112、以及直線1的長(zhǎng)度L計(jì)算得到該待測(cè)線路的線長(zhǎng)Lx;
[0028] 繪制直線1同樣通過gennesis進(jìn)行繪制，繪制直線1的作用是通過兩個(gè)殘銅率的比 較從而得知待測(cè)線路的線長(zhǎng)，具體公式為& 直線1的長(zhǎng)度在空白層允許范圍
內(nèi)越長(zhǎng)越好，直線1的長(zhǎng)度越長(zhǎng)，表面其占用的面積相對(duì)較大，容易得到與m有區(qū)別的殘銅 率?2;
[0029] S5:當(dāng)所述待測(cè)線路為PCB板上的內(nèi)層線路，則根據(jù)公￥ 算該待測(cè)線路的電阻，當(dāng)待測(cè)線路為PCB板上的外層線路，則根據(jù)公另
計(jì)算該待測(cè)線路的電阻，其中，Rx為待測(cè)線路的電阻，P為銅導(dǎo)電率，Sx為該待測(cè)線路的橫截 面積，w為待測(cè)線路的寬度，t為銅的厚度，α為銅的厚度側(cè)蝕量，β為蝕刻因子。
[0030] 電阻的計(jì)算公式為i? =f，該公式為工作常識(shí)，其中，Ρ為銅電導(dǎo)率，為 0.017593( Q〃mm2/m，s為線路的橫截面積，通過線路的寬度可以得知，由于PCB的內(nèi)層線路 具有微蝕刻量和蝕刻因子的特點(diǎn)，PCB的外層線路具有蝕刻因子的特點(diǎn)，因此本發(fā)明中對(duì) PCB線路電阻的測(cè)量需要考慮側(cè)蝕量和蝕刻因子。α = 3μηι，β = 2。
[0031] S6:重復(fù)S1至S5,計(jì)算PCB板上其他線路的電阻Rx;本步驟也就是前面所述的對(duì)于 PCB板只有一層線路網(wǎng)絡(luò)時(shí)，則對(duì)該層線路網(wǎng)上上的其他線路作為新的待測(cè)線路依次進(jìn)行 計(jì)算，對(duì)于多層線路網(wǎng)絡(luò)的PCB板，先完成其中一層線路網(wǎng)絡(luò)的所有不同寬度的線路電阻計(jì) 算，之后再對(duì)其他線路網(wǎng)絡(luò)的線路的電阻進(jìn)行計(jì)算；
[0032] S7:根據(jù)公式R= XRx+c計(jì)算得到PCB板上所有線路的電阻總值R，其中，c為預(yù)設(shè)的 電阻修正值。
[0033] 由于同一網(wǎng)絡(luò)的線路可能需要過孔相連接，孔電阻受孔徑、孔銅厚度、板厚、孔數(shù) 量的影響，而板厚一般較薄，過孔的有效數(shù)量一般不超過3個(gè)，孔電阻相對(duì)線路電阻非常低， 因此，可以忽略孔電阻的影響，或加入一個(gè)較小的電阻修正值使結(jié)果更為精確。
[0034] 利用本發(fā)明的計(jì)算方法計(jì)算方便，能夠適應(yīng)于復(fù)雜的線路網(wǎng)絡(luò)，測(cè)量結(jié)果誤差小， 下表1為線路的線長(zhǎng)在5至40inch之間、線寬為3.7至4. lmil，采用銅厚為loz和0.5oz的基銅 進(jìn)行測(cè)量，測(cè)量經(jīng)過兩個(gè)過孔，取蝕刻因子為β = 2的制作能力，側(cè)蝕量為α = 3μπι，過孔電阻 修正值c = 0.18 Ω的情況下，得到的計(jì)算電阻與實(shí)測(cè)電阻的偏差大小，由表1可知，偏差均在 +/-10%波動(dòng)幅度范圍以內(nèi)，滿足行業(yè)設(shè)計(jì)要求。
[0035] 表1本發(fā)明PCB線路電阻計(jì)算方法的測(cè)試結(jié)果
[0036]

[0037]對(duì)本領(lǐng)域的技術(shù)人員來說，可根據(jù)以上描述的技術(shù)方案以及構(gòu)思，做出其它各種 相應(yīng)的改變以及形變，而所有的這些改變以及形變都應(yīng)該屬于本發(fā)明權(quán)利要求的保護(hù)范圍 之內(nèi)。
【主權(quán)項(xiàng)】
1. PCB線路電阻計(jì)算方法，其特征在于，包括如下步驟： 步驟一:在PCB板上選擇任意一層線路網(wǎng)絡(luò)，所述線路網(wǎng)路包括多種不同寬度的線路， 選取該層的線路網(wǎng)路中的等寬的目標(biāo)測(cè)量線路對(duì)象，記為待測(cè)線路； 步驟二:獲取待測(cè)線路的1:1的線路圖形，將該線路圖形復(fù)制至一空白層，計(jì)算空白層 的殘銅率ru; 步驟三:在空白層再繪制一條寬度與目標(biāo)測(cè)量線路對(duì)象的寬度相等的直線1，該直線1 的長(zhǎng)度為L(zhǎng)，并計(jì)算此時(shí)空白層的殘銅率q2; 步驟四：根據(jù)殘銅率m、殘銅率n2、以及直線1的長(zhǎng)度L計(jì)算得到該待測(cè)線路的線長(zhǎng)Lx; 步驟五:當(dāng)所述待測(cè)線路為PCB板上的內(nèi)層線路，算該待測(cè)線路的電阻，當(dāng)待測(cè)線路為PCB板上的外層線路，則根據(jù)公式計(jì)算該待測(cè)線路的電阻，其中，Rx為待測(cè)線路的電阻，P為銅導(dǎo)電率，sx為該待測(cè)線路的橫截 面積，W為待測(cè)線路的寬度，t為銅的厚度，α為銅的厚度側(cè)蝕量，β為蝕刻因子。2. 如權(quán)利要求1所述的PCB線路電阻計(jì)算方法，其特征在于，在步驟四中，根據(jù)公式計(jì)算得到該待測(cè)線路的線長(zhǎng)Lx。3. 如權(quán)利要求1所述的PCB線路電阻計(jì)算方法，其特征在于，執(zhí)行完步驟五之后還包括 如下步驟： 步驟六:重復(fù)步驟一至五，計(jì)算PCB板上其他線路的電阻Rx; 步驟七:根據(jù)公式R= SRX+C計(jì)算得到PCB板上所有線路的電阻總值R，其中，c為預(yù)設(shè)的 電阻修正值。4. 如權(quán)利要求3所述的PCB線路電阻計(jì)算方法，其特征在于，所述c = 0.18 Ω，α = 3μηι，β =2〇
【專利摘要】本發(fā)明涉及PCB線路電阻計(jì)算方法，包括步驟：在PCB板上選擇任意一層線路網(wǎng)絡(luò)，獲取該層的線路網(wǎng)路中的等寬的目標(biāo)測(cè)量線路對(duì)象，記為待測(cè)線路；獲取待測(cè)線路的線路圖形，將該線路圖形復(fù)制至一空白層，計(jì)算空白層的殘銅率η1；在空白層再繪制一條寬度與目標(biāo)測(cè)量線路對(duì)象的寬度相等的直線，長(zhǎng)度為L(zhǎng)，并計(jì)算此時(shí)空白層的殘銅率η2；計(jì)算得到該待測(cè)線路的線長(zhǎng)Lx；根據(jù)相關(guān)公式計(jì)算該待測(cè)線路的電阻。本發(fā)明能夠?qū)Χ鄬泳€路網(wǎng)絡(luò)進(jìn)行測(cè)量計(jì)算，測(cè)量精確，誤差小，保證工程預(yù)算線路的電阻控制在設(shè)計(jì)值要求的公差范圍以內(nèi)。
【IPC分類】G06F17/50
【公開號(hào)】CN105677976
【申請(qǐng)?zhí)枴緾N201610009238
【發(fā)明人】范紅, 王紅飛, 陳蓓
【申請(qǐng)人】廣州興森快捷電路科技有限公司, 深圳市興森快捷電路科技股份有限公司, 廣州市興森電子有限公司
【公開日】2016年6月15日
【申請(qǐng)日】2016年1月1日