新型復(fù)位喚醒電路的制作方法
【專利摘要】本發(fā)明公開了一種新型復(fù)位喚醒電路，其包括主芯片控制電路、接于所述主芯片控制電路的喚醒輸入電路以及接于所述主芯片控制電路的喚醒輸出電路。本發(fā)明的有益效果是：穩(wěn)定性高，功耗低；電路簡(jiǎn)單，適用范圍廣，可用于任何需要復(fù)位喚醒電路中。
【專利說明】
新型復(fù)位喚醒電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及安防領(lǐng)域，尤其是涉及適用于智能鎖、保險(xiǎn)柜等設(shè)備的新型復(fù)位喚醒電路。
【背景技術(shù)】
[0002]眾所周知的是，智能鎖、保險(xiǎn)柜等是安防領(lǐng)域運(yùn)營較為廣泛的產(chǎn)品，但現(xiàn)有的智能鎖、保險(xiǎn)柜等產(chǎn)品的復(fù)位喚醒電路存在可靠性差、不穩(wěn)定、功耗高的弊端，并且，電路還相當(dāng)復(fù)雜，可移植性弱。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種新型復(fù)位喚醒電路，其穩(wěn)定性高、可靠性強(qiáng)，并且電路簡(jiǎn)潔、功耗低，可移植性強(qiáng)。
[0004]為解決上述技術(shù)問題，本發(fā)明的實(shí)施方式提供了一種新型復(fù)位喚醒電路，其包括:主芯片控制電路;接于所述主芯片控制電路的喚醒輸入電路;接于所述主芯片控制電路的喚醒輸出電路;所述喚醒輸入電路包括:依次接于喚醒元件的電容C5、二極管D2，該喚醒元件接于電源AVCC，所述二極管D2的另一端接于主芯片控制電路，所述電容C5的兩端接有分別接地的電阻RlO、電阻Rl I，所述二極管D2輸出端接有分別接地的電阻Rl2、電容C6;所述喚醒輸出電路包括:接于主芯片控制電路的電阻Rl，所述電阻Rl接于三極管Ql，該三極管Ql的發(fā)射極接地，三極管的集電極接于控制芯片U2的3腳，控制芯片的3腳與三極管集電極之間接有接于電源AVCC的電阻R2，控制芯片U2的4腳接于電源AVCC，且控制芯片U2的4腳連接有接地的電容Cl，所述控制芯片U2的2腳接有CMOS管Trl，CM0S管Trl的源極接于電源AVCCi在CMOS管Trl的源極與控制芯片U2的2腳之間接有電阻R3，所述CMOS管Trl的漏極接于電源VCC，且所述CMOS管Tr I的漏極還接有接地的電阻R4和電容C2。
[0005]進(jìn)一步，所述喚醒元件為按鍵key。
[0006]進(jìn)一步，所述控制芯片U2為頂P81ITEUS芯片。
[0007]進(jìn)一步，所述主芯片控制電路采用STM32F030F4芯片。
[0008]本發(fā)明具有如下有益效果:
[0009]1、穩(wěn)定性高，功耗低；
[0010]2、電路簡(jiǎn)單，適用范圍廣，可用于任何需要復(fù)位喚醒電路中；
[0011]3、此電路可以充當(dāng)外部看門狗，配合軟件防止系統(tǒng)死機(jī)，在死機(jī)后必然可以恢復(fù)。
【附圖說明】
[0012]圖1為新型復(fù)位喚醒電路原理框圖；
[0013]圖2為主芯片控制電路圖；
[0014]圖3為喚醒輸出電路圖；
[0015]圖4為喚醒輸入電路圖；
[0016]圖5為新型復(fù)位喚醒電路的運(yùn)用示意圖。
【具體實(shí)施方式】
[0017]為了使本發(fā)明實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合具體實(shí)施例，進(jìn)一步闡述本發(fā)明。
[0018]如圖1所示，一種新型復(fù)位喚醒電路，其包括:主芯片控制電路I以及接于所述主芯片控制電路的喚醒輸入電路2、喚醒輸出電路3。
[0019]其中，參見圖2，主芯片控制電路采用STM32R)30F4芯片，該STM32F030F4芯片的I腳通過電阻R13接地，2腳、3腳、7-10腳、11-14腳、17-20腳為空引腳，4腳通過電容C8接地，并且，4腳通過電阻Rl 6接于電源VCC，5腳接于電源VCC，6腳接喚醒輸入、輸出電路的接口 M0_WKUP，15腳接地，16腳接于電源VCC。
[0020]參見圖4所示，所述喚醒輸入電路2包括:依次接于按鍵key的電容C5、二極管D2，該按鍵key接于電源AVCC，所述二極管D2的另一端接于主芯片控制電路，所述電容C5的兩端接有分別接地的電阻RlO、電阻Rl I，所述二極管D2輸出端接有分別接地的電阻Rl 2、電容C6。[0021 ] 參見圖3所示，采用頂P811TEUS芯片的喚醒輸出電路3包括:接于主芯片控制電路的電阻Rl(起到限流作用)，所述電阻Rl接于三極管Ql(起到開關(guān)作用)，該三極管Ql的發(fā)射極接地，三極管的集電極接于控制芯片U2的3腳，控制芯片(采用MP811TEUS芯片)的3腳與三極管集電極之間接有接于電源AVCC的電阻R2(起到上拉作用)，控制芯片U2的4腳接于電源AVCC，且控制芯片U2的4腳連接有接地的電容Cl (起到濾波作用)，所述控制芯片U2的2腳接有CMOS管TrI (起到開關(guān)作用)，CMOS管TrI的源極接于電源AVCC，且在CMOS管TrI的源極與控制芯片U2的2腳之間接有電阻R3 (起到上拉作用)，所述CMOS管TrI的漏極接于電源VCC，且所述CMOS管Tr I的漏極還接有接地的電阻R4和電容C2，在這里，電阻R4和電容C2組成RC濾波電路，起到濾波作用，頂P811TEUS芯片的I腳接地。該喚醒輸出電路中，通過芯片或者其他可以產(chǎn)生高電平的終端控制三極管打開JMP811芯片3腳低電平有效JMP811開始工作，2腳輸出低電平，進(jìn)而使CMOS管打開，AVCC與VCC導(dǎo)通，VCC處產(chǎn)生電壓。
[0022]下面針對(duì)該復(fù)位喚醒電路進(jìn)行簡(jiǎn)單的運(yùn)用說明:
[0023]參見圖5，首先該電路喚醒源是按鍵，也可以設(shè)計(jì)成其他外部控制信號(hào)。當(dāng)按鍵按下，M0_WKUP處產(chǎn)生短暫的高電平信號(hào)，該信號(hào)可使三極管Ql打開，MP811芯片工作使CMOS管打開，AVCC與VCC連通，VCC處有電壓進(jìn)而給M⑶供電，使M⑶工作。頂P811芯片有個(gè)特性:在140ms后，若頂P811第三管腳(MR)變?yōu)楦唠娖剑瑒t頂P811芯片的reset腳輸出高電平，CMOS管關(guān)閉，AVCC與VCC斷開，進(jìn)而使MCU停止工作。所以，M⑶可通過看門狗寄存器控制頂P811工作的時(shí)間，控制VCC，進(jìn)而控制功耗。
[0024]本領(lǐng)域的普通技術(shù)人員可以理解，上述各實(shí)施方式是實(shí)現(xiàn)本發(fā)明的具體實(shí)施例，而在實(shí)際應(yīng)用中，可以在形式上和細(xì)節(jié)上對(duì)其作各種改變，而不偏離本發(fā)明的精神和范圍。
【主權(quán)項(xiàng)】
1.一種新型復(fù)位喚醒電路，其特征在于，其包括: 主芯片控制電路； 接于所述主芯片控制電路的喚醒輸入電路； 接于所述主芯片控制電路的喚醒輸出電路； 所述喚醒輸入電路包括:依次接于喚醒元件的電容C5、二極管D2，該喚醒元件接于電源AVCC，所述二極管D2的另一端接于主芯片控制電路，所述電容C5的兩端接有分別接地的電阻RlO、電阻Rl I，所述二極管D2輸出端接有分別接地的電阻Rl 2、電容C6; 所述喚醒輸出電路包括:接于主芯片控制電路的電阻R1，所述電阻Rl接于三極管Ql，該三極管QI的發(fā)射極接地，三極管的集電極接于控制芯片U2的3腳，控制芯片的3腳與三極管集電極之間接有接于電源AVCC的電阻R2，控制芯片U2的4腳接于電源AVCC，且控制芯片U2的4腳連接有接地的電容Cl，所述控制芯片U2的2腳接有CMOS管Trl，CMOS管Trl的源極接于電源AVCC，且在CMOS管Tr I的源極與控制芯片U2的2腳之間接有電阻R3，所述CMOS管Tr I的漏極接于電源VCC，且所述CMOS管Tr I的漏極還接有接地的電阻R4和電容C2。2.根據(jù)權(quán)利要求1所述的新型復(fù)位喚醒電路，其特征在于，所述喚醒元件為按鍵key。3.根據(jù)權(quán)利要求1所述的新型復(fù)位喚醒電路，其特征在于，所述控制芯片U2為頂P811TEUS芯片。4.根據(jù)權(quán)利要求1所述的新型復(fù)位喚醒電路，其特征在于，所述主芯片控制電路采用STM32F030F4 芯片。
【文檔編號(hào)】G06F1/24GK105892608SQ201610274309
【公開日】2016年8月24日
【申請(qǐng)日】2016年4月28日
【發(fā)明人】趙旭, 陳凌飛, 司永孝
【申請(qǐng)人】上海圖正信息科技股份有限公司