提高iis通訊數(shù)據(jù)可靠性的電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及IIS通訊數(shù)據(jù)傳輸?shù)募夹g(shù)領(lǐng)域，尤其涉及一種提高IIS通訊數(shù)據(jù)可靠性的電路。
【背景技術(shù)】
[0002]IIS(Inter-1C Sound)是菲利浦公司針對數(shù)字音頻設(shè)備(如⑶播放器、數(shù)碼音效處理器、數(shù)字電視音響系統(tǒng))之間的音頻數(shù)據(jù)傳輸而制定的一種總線標準。它采用了沿獨立的導(dǎo)線傳輸時鐘與數(shù)據(jù)信號的設(shè)計，通過將數(shù)據(jù)和時鐘信號分離，避免了因時差誘發(fā)的失真，為用戶節(jié)省了購買抵抗音頻抖動的專業(yè)設(shè)備的費用。標準的IIS總線電纜是由3根串行導(dǎo)線組成的根是時分多路復(fù)用數(shù)據(jù)線；1根是字選擇線；1根是時鐘線。
[0003]IIS總線電纜的三種主要信號分別為:
[0004]1.串行時鐘SCLK，也叫位時鐘(BCLK)，即對應(yīng)數(shù)字音頻的每一位SCK數(shù)據(jù)，SCLK都有1個脈沖，SCLK的頻率=2X采樣頻率X采樣位數(shù)；
[0005]2.幀時鐘LRCK，也稱WS數(shù)據(jù)，用于切換左右聲道的數(shù)據(jù)，WS數(shù)據(jù)為"1〃表示正在傳輸?shù)氖怯衣暤赖臄?shù)據(jù)，為"0〃則表示正在傳輸?shù)氖亲舐暤赖臄?shù)據(jù)，WS數(shù)據(jù)的頻率等于采樣頻率；
[0006]3.串行數(shù)據(jù)SD數(shù)據(jù)，就是用二進制補碼表示的音頻數(shù)據(jù)。
[0007]為了保證數(shù)字音頻信號的正確傳輸，發(fā)送端和接收端應(yīng)該采用相同的數(shù)據(jù)格式和長度。
[0008]在發(fā)送端傳送到接收端的過程中，因為SDIN波形上升沿太慢而導(dǎo)致傳輸?shù)揭纛l接收端1C的數(shù)據(jù)出錯，從而導(dǎo)致模擬音頻信號輸出異常，帶來難聽的”Ρ0Ρ0”聲。導(dǎo)致SDIN波形上升沿太慢主要由于以下兩方面造成:1)發(fā)送端的10 口驅(qū)動能力太弱，例如高阻狀態(tài)，導(dǎo)致對數(shù)據(jù)線的電流驅(qū)動能力弱；2) SDIN數(shù)據(jù)線走線太長，PCB走線對地耦合電容太大。
【實用新型內(nèi)容】
[0009]針對上述技術(shù)中存在的不足之處，本實用新型提供一種結(jié)構(gòu)簡單、有效變陡上升沿的提高IIS通訊數(shù)據(jù)可靠性的電路。
[0010]為了達到上述目的，本實用新型一種提高IIS通訊數(shù)據(jù)可靠性的電路，包括發(fā)送器、接收器以及驅(qū)動電路，所述發(fā)送器與接收器之間通過SD數(shù)據(jù)傳輸線、SCK數(shù)據(jù)傳輸線以及WS數(shù)據(jù)傳輸線進行數(shù)據(jù)連接，所述驅(qū)動電路設(shè)置在SD數(shù)據(jù)傳輸線上，且驅(qū)動電路與電源相連，發(fā)送器接收音頻信號并轉(zhuǎn)化成數(shù)字信號，經(jīng)驅(qū)動電路加快SD數(shù)據(jù)上升速度后進入接收器，進入接收器的數(shù)字信號轉(zhuǎn)化成模擬數(shù)據(jù)信號輸出。
[0011 ] 其中，所述驅(qū)動電路包括驅(qū)動電阻以及耦合寄生電容，所述驅(qū)動電阻一端連接在發(fā)送器與接收器之間的SD數(shù)據(jù)傳輸線上，所述驅(qū)動電阻的另一端接通電源，所述耦合寄生電容的一端也連接在發(fā)送器與接收器之間的SD數(shù)據(jù)傳輸線上，所述耦合寄生電容的另一端接地。
[0012]其中，所述發(fā)送器包括移位寄存器、第一 D觸發(fā)器、左聲道輸入塊以及右聲道輸入塊，所述第一 D觸發(fā)器的SCK數(shù)據(jù)輸出端與移位寄存器的輸入端相連，所述第一 D觸發(fā)器的WS數(shù)據(jù)輸出端分別與左聲道輸入塊以及右聲道輸入塊相連。
[0013]其中，所述接收器包括多個第二 D觸發(fā)器、多個第三D觸發(fā)器、左聲道輸出塊以及右聲道輸出塊，所述多個第二 D觸發(fā)器接收驅(qū)動電路傳送的SD數(shù)據(jù)以及發(fā)送器發(fā)送的SCK數(shù)據(jù)，且多個第二觸發(fā)器的輸出端分別與左聲道輸出塊以及右聲道輸出塊相連，所述多個第三D觸發(fā)器接收發(fā)送器發(fā)送的WS數(shù)據(jù)，且多個第三D觸發(fā)器的輸出端分別與左聲道輸出塊以及右聲道輸出塊相連。
[0014]本實用新型的有益效果是:
[0015]與現(xiàn)有技術(shù)相比，本實用新型的提高IIS通訊數(shù)據(jù)可靠性的電路，通過在發(fā)送器與接收器的SD數(shù)據(jù)傳輸線上設(shè)置驅(qū)動電路，首先增加了對數(shù)據(jù)線的電流驅(qū)動能力，其次因為電源的設(shè)置，使得SD數(shù)據(jù)線上存在上拉電壓，從而SD數(shù)據(jù)傳輸線的上升沿也變得更陡，滿足了在接收器中SD數(shù)據(jù)與SCK數(shù)據(jù)的時序關(guān)系。
【附圖說明】
[0016]圖1為本實用新型提高IIS通訊數(shù)據(jù)可靠性的電路的示意圖；
[0017]圖2為本實用新型發(fā)送器內(nèi)部的信號轉(zhuǎn)換發(fā)送流程圖；
[0018]圖3為本實用新型接收器內(nèi)部的信號接收轉(zhuǎn)換流程圖。
[0019]主要元件符號說明如下:
[0020]1、發(fā)送器2、驅(qū)動電路
[0021]3、接收器。
【具體實施方式】
[0022]為了更清楚地表述本實用新型，下面結(jié)合附圖對本實用新型作進一步地描述。
[0023]參閱圖1，本實用新型一種提高IIS通訊數(shù)據(jù)可靠性的電路，包括發(fā)送器1、接收器3以及驅(qū)動電路2，發(fā)送器1與接收器3之間通過SD數(shù)據(jù)傳輸線、SCK數(shù)據(jù)傳輸線以及WS數(shù)據(jù)傳輸線進行數(shù)據(jù)連接，驅(qū)動電路2設(shè)置在SD數(shù)據(jù)傳輸線上，且驅(qū)動電路2與電源相連，發(fā)送器1接收音頻信號并轉(zhuǎn)化成數(shù)字信號，經(jīng)驅(qū)動電路2加快SD數(shù)據(jù)上升速度后進入接收器3，進入接收器3的數(shù)字信號轉(zhuǎn)化成模擬數(shù)據(jù)信號輸出。
[0024]相較于現(xiàn)有技術(shù)，本實用新型的提高IIS通訊數(shù)據(jù)可靠性的電路，通過在發(fā)送器1與接收器3的SD數(shù)據(jù)傳輸線上設(shè)置驅(qū)動電路2，首先增加了對數(shù)據(jù)線的電流驅(qū)動能力，其次因為電源的設(shè)置，使得SD數(shù)據(jù)線上存在上拉電壓，從而SD數(shù)據(jù)傳輸線的上升沿也變得更陡，滿足了在接收器3中SD數(shù)據(jù)與SCK數(shù)據(jù)的時序關(guān)系。
[0025]在本實施例中，驅(qū)動電路2包括驅(qū)動電阻以及耦合寄生電容，驅(qū)動電阻一端連接在發(fā)送器1與接收器3之間的SD數(shù)據(jù)傳輸線上，驅(qū)動電阻的另一端接通電源，耦合寄生電容的一端也連接在發(fā)送器1與接收器3之間的SD數(shù)據(jù)傳輸線上，耦合寄生電容的另一端接地。在SD數(shù)據(jù)傳輸線上增加一個驅(qū)動電阻并連接到電源，首先增加了對數(shù)據(jù)線的電流驅(qū)動能力，其次因為上拉電壓的存在，對PCB走線的耦合寄生電容充電速度加快，從而SD據(jù)線的上升沿也變得更陡，滿足SD與SCK的時序關(guān)系。
[0026]進一步參閱圖2，發(fā)送器1包括移位寄存器、第一 D觸發(fā)器D1、左聲道輸入塊以及右聲道輸入塊，第一 D觸發(fā)器D1的SCK數(shù)據(jù)輸出端與移位寄存器的輸入端相連，第一 D觸發(fā)器D1的WS數(shù)據(jù)輸出端分別與左聲道輸入塊以及右聲道輸入塊相連。SCK數(shù)據(jù)傳送到移位寄存器中，第一 D觸發(fā)器D1接收WS數(shù)據(jù)以及SCK數(shù)據(jù)后，受時序影響的WS數(shù)據(jù)分別傳送到左聲道輸入器以及右聲道輸入器并控制左聲道輸入器與右聲道輸入器的信號輸入，當(dāng)WS數(shù)據(jù)輸出為高電平時，右聲道輸入器輸入信號到移位寄存器中，當(dāng)WS數(shù)據(jù)輸出為低電平時，左聲道輸入器輸入信號到移位寄存器中，最終從移位寄存器中輸出與SCK數(shù)據(jù)時序相對應(yīng)的SD數(shù)據(jù)。
[0027]進一步參閱圖3，接收器3包括多個第二 D觸發(fā)器、多個第三D觸發(fā)器、左聲道輸出塊以及右聲道輸出塊，多個第二 D觸發(fā)器接收驅(qū)動電路2傳送的SD數(shù)據(jù)以及發(fā)送器1發(fā)送的SCK數(shù)據(jù)，且多個第二觸發(fā)器的輸出端分別與左聲道輸出塊以及右聲道輸出塊相連，多個第三D觸發(fā)器接收發(fā)送器1發(fā)送的WS數(shù)據(jù)，且多個第三D觸發(fā)器的輸出端分別與左聲道輸出塊以及右聲道輸出塊相連。SD數(shù)據(jù)輸入到第二觸發(fā)器后，在SCK數(shù)據(jù)的排序下進行信號分離，當(dāng)WS數(shù)據(jù)為高電平時，信號從右聲道輸出器輸出，當(dāng)WS數(shù)據(jù)為低電平時，信號從左聲道輸出器輸出。
[0028]以上公開的僅為本實用新型的幾個具體實施例，但是本實用新型并非局限于此，任何本領(lǐng)域的技術(shù)人員能思之的變化都應(yīng)落入本實用新型的保護范圍。
【主權(quán)項】
1.一種提高IIS通訊數(shù)據(jù)可靠性的電路，其特征在于，包括發(fā)送器、接收器以及驅(qū)動電路，所述發(fā)送器與接收器之間通過SD數(shù)據(jù)傳輸線、SCK數(shù)據(jù)傳輸線以及WS數(shù)據(jù)傳輸線進行數(shù)據(jù)連接，所述驅(qū)動電路設(shè)置在SD數(shù)據(jù)傳輸線上，且驅(qū)動電路與電源相連；發(fā)送器接收音頻信號并轉(zhuǎn)化成數(shù)字信號，經(jīng)驅(qū)動電路加快SD數(shù)據(jù)上升速度后進入接收器，進入接收器的數(shù)字信號轉(zhuǎn)化成模擬數(shù)據(jù)信號輸出。2.根據(jù)權(quán)利要求1所述的提高IIS通訊數(shù)據(jù)可靠性的電路，其特征在于，所述驅(qū)動電路包括驅(qū)動電阻以及耦合寄生電容，所述驅(qū)動電阻一端連接在發(fā)送器與接收器之間的SD數(shù)據(jù)傳輸線上，所述驅(qū)動電阻的另一端接通電源，所述耦合寄生電容的一端也連接在發(fā)送器與接收器之間的SD數(shù)據(jù)傳輸線上，所述耦合寄生電容的另一端接地。3.根據(jù)權(quán)利要求2所述的提高IIS通訊數(shù)據(jù)可靠性的電路，其特征在于，所述發(fā)送器包括移位寄存器、第一 D觸發(fā)器、左聲道輸入塊以及右聲道輸入塊，所述第一 D觸發(fā)器的SCK數(shù)據(jù)輸出端與移位寄存器的輸入端相連，所述第一 D觸發(fā)器的WS數(shù)據(jù)輸出端分別與左聲道輸入塊以及右聲道輸入塊相連。4.根據(jù)權(quán)利要求3所述的提高IIS通訊數(shù)據(jù)可靠性的電路，其特征在于，所述接收器包括多個第二 D觸發(fā)器、多個第三D觸發(fā)器、左聲道輸出塊以及右聲道輸出塊，所述多個第二D觸發(fā)器接收驅(qū)動電路傳送的SD數(shù)據(jù)以及發(fā)送器發(fā)送的SCK數(shù)據(jù)，且多個第二觸發(fā)器的輸出端分別與左聲道輸出塊以及右聲道輸出塊相連，所述多個第三D觸發(fā)器接收發(fā)送器發(fā)送的WS數(shù)據(jù)，且多個第三D觸發(fā)器的輸出端分別與左聲道輸出塊以及右聲道輸出塊相連。
【專利摘要】本實用新型公開一種提高IIS通訊數(shù)據(jù)可靠性的電路，包括發(fā)送器、接收器以及驅(qū)動電路，所述發(fā)送器與接收器之間通過SD數(shù)據(jù)傳輸線、SCK數(shù)據(jù)傳輸線以及WS數(shù)據(jù)傳輸線進行數(shù)據(jù)連接，所述驅(qū)動電路設(shè)置在SD數(shù)據(jù)傳輸線上，且驅(qū)動電路與電源相連，發(fā)送器接收音頻信號并轉(zhuǎn)化成數(shù)字信號，經(jīng)驅(qū)動電路加快SD數(shù)據(jù)上升速度后進入接收器，進入接收器的數(shù)字信號轉(zhuǎn)化成模擬數(shù)據(jù)信號輸出。通過在發(fā)送器與接收器的SD數(shù)據(jù)傳輸線上設(shè)置驅(qū)動電路，首先增加了對數(shù)據(jù)線的電流驅(qū)動能力，其次因為電源的設(shè)置，使得SD數(shù)據(jù)線上存在上拉電壓，從而SD數(shù)據(jù)傳輸線的上升沿也變得更陡，滿足了在接收器中SD數(shù)據(jù)與SCK數(shù)據(jù)的時序關(guān)系。
【IPC分類】G06F13/40
【公開號】CN204965417
【申請?zhí)枴緾N201520750010
【發(fā)明人】李文兵, 劉一紅
【申請人】深圳市迅族科技有限公司
【公開日】2016年1月13日
【申請日】2015年9月25日