一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)，其特征在于：包括PCB電路板和可編程時(shí)鐘相位產(chǎn)生器，所述PCB電路板上安裝有n個(gè)SOC芯片，每個(gè)SOC芯片分別配置有相應(yīng)的負(fù)載供電芯片，每個(gè)負(fù)載供電芯片均分別與PCB電路板的電源總線(xiàn)以及可編程時(shí)鐘相位產(chǎn)生器連接。本實(shí)用新型通過(guò)增設(shè)可調(diào)時(shí)鐘相位產(chǎn)生器，使各負(fù)載點(diǎn)電源采用同步開(kāi)關(guān)時(shí)鐘，并工作在不同的相位上，最大程度降低多電源軌對(duì)中間電源總線(xiàn)的產(chǎn)生的干擾，降低EMI輻射，提高了系統(tǒng)電源的穩(wěn)定性。
【專(zhuān)利說(shuō)明】
一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及大功耗設(shè)備的內(nèi)部供電技術(shù)領(lǐng)域，具體是指一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)。
【背景技術(shù)】
[0002]隨著芯片集成度的提升，工藝提的提升，單芯片SOC的應(yīng)用越來(lái)越廣，而單片PCB集成的芯片個(gè)數(shù)也越來(lái)越多，一片PCB上需要提供多種低電壓，大電流電源軌。
[0003]現(xiàn)有負(fù)載點(diǎn)供電技術(shù)，實(shí)現(xiàn)方法均為獨(dú)立的負(fù)載點(diǎn)DC/DC轉(zhuǎn)換，多片負(fù)載點(diǎn)供電芯片之間并沒(méi)有同步策略，這種方案實(shí)現(xiàn)簡(jiǎn)單，成本較低，因此目前市場(chǎng)上基本上都是采用這種方式進(jìn)行供電。但是利用獨(dú)立的、分散的負(fù)載點(diǎn)供電技術(shù)，各個(gè)負(fù)載點(diǎn)之間并沒(méi)有進(jìn)行同步，這樣會(huì)導(dǎo)致在中間中線(xiàn)上產(chǎn)生較大的干擾，造成EMI電磁輻射，同時(shí)也給電源供電系統(tǒng)帶來(lái)不穩(wěn)定和不確定性。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的在于提供一種對(duì)負(fù)載點(diǎn)供電芯片提供同步策略，降低多電源軌對(duì)中間電源總線(xiàn)的產(chǎn)生的干擾，降低EMI輻射，提高電源系統(tǒng)的穩(wěn)定性的供電系統(tǒng)。
[0005]本實(shí)用新型通過(guò)下述技術(shù)方案實(shí)現(xiàn):一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)，包括PCB電路板和可編程時(shí)鐘相位產(chǎn)生器，所述PCB電路板上安裝有不少于兩個(gè)的SOC芯片，每個(gè)SOC芯片分別配置有相應(yīng)的負(fù)載供電芯片，各個(gè)負(fù)載供電芯片均分別與PCB電路板的電源總線(xiàn)以及可編程時(shí)鐘相位產(chǎn)生器連接。
[0006]負(fù)載供電芯片，常用于在分布式、多功能性的PCB板卡設(shè)計(jì)當(dāng)中，它可以是一個(gè)很微小的電源IC，也可以是微功率的電源模塊，可以是隔離的或是不隔離的。但是常見(jiàn)的負(fù)載供電芯片應(yīng)用大多是IC類(lèi)為主，或是類(lèi)似于IC的微功率模塊電源，通常也是不要求隔離的也不要求穩(wěn)壓的，負(fù)載供電芯片的特點(diǎn)是電壓一般很小，像1.5V、2V、3.3V等，負(fù)載也很小，一般是IW左右或IW以下。
[0007]本技術(shù)方案的工作原理為，PCB電路板上集成安裝多個(gè)SOC芯片，每個(gè)SOC芯片通過(guò)配置的負(fù)載供電芯片與PCB電路板上的電源總線(xiàn)連接，PCB電路板上的電源總線(xiàn)為各個(gè)SOC芯片提供電力，負(fù)載供電芯片對(duì)相應(yīng)SOC芯片的供電進(jìn)行控制。
[0008]每個(gè)負(fù)載供電芯片均與外置在PCB電路板外部的可編程時(shí)鐘相位產(chǎn)生器連接，可編程時(shí)鐘相位產(chǎn)生器為所有的負(fù)載供電芯片提供控制信號(hào)，使所有的負(fù)載供電芯片使用統(tǒng)一的同源時(shí)鐘，用戶(hù)可根據(jù)需求對(duì)可編程時(shí)鐘相位產(chǎn)生器內(nèi)的程序進(jìn)行調(diào)整，令可編程時(shí)鐘相位產(chǎn)生器為每個(gè)負(fù)載供電芯片提供固定的時(shí)鐘相位關(guān)系，從而使每個(gè)負(fù)載供電芯片工作的時(shí)鐘不同，即不在同一時(shí)間周期內(nèi)工作。例如，當(dāng)其中一個(gè)負(fù)載供電芯片接收到可編程時(shí)鐘相位產(chǎn)生器提供的時(shí)鐘信號(hào)，到達(dá)此時(shí)鐘位置時(shí)，該負(fù)載供電芯片使相應(yīng)的SOC芯片與電源總線(xiàn)接通，而其他的負(fù)載供電芯片則因?yàn)椴辉谧约旱臅r(shí)鐘位置，均不使相應(yīng)的SOC芯片與電源總線(xiàn)接通，即在一個(gè)時(shí)鐘周期內(nèi)，只有一個(gè)SOC芯片與電源總線(xiàn)接通，這樣就避免了多個(gè)負(fù)載供電芯片同時(shí)運(yùn)作時(shí)，對(duì)電源總線(xiàn)產(chǎn)生干擾，降低了EMI輻射，提高了系統(tǒng)電源的穩(wěn)定性。
[0009]為更好的實(shí)現(xiàn)本實(shí)用新型，進(jìn)一步地，所述PCB電路板上安裝有5個(gè)SOC芯片。
[0010]為更好的實(shí)現(xiàn)本實(shí)用新型，進(jìn)一步地，所述負(fù)載供電芯片為線(xiàn)性穩(wěn)壓器。
[0011]為更好的實(shí)現(xiàn)本實(shí)用新型，進(jìn)一步地，所述SOC芯片主要由微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器構(gòu)成。
[0012]為更好的實(shí)現(xiàn)本實(shí)用新型，進(jìn)一步地，所述PCB電路板為單面電路板。
[0013]為更好的實(shí)現(xiàn)本實(shí)用新型，進(jìn)一步地，所述可編程時(shí)鐘相位產(chǎn)生器的型號(hào)為VersaClock 6。型號(hào)為VersaClock 6的可編程時(shí)鐘發(fā)生器能夠提供通用的輸出對(duì)，可獨(dú)立配置為L(zhǎng)VDS、LVPECL、HCSL或雙LVCMOS，并能夠在每個(gè)輸出對(duì)上獨(dú)立產(chǎn)生I MHz到350 MHz的任何頻率，因此這里作為可編程時(shí)鐘相位產(chǎn)生器的優(yōu)選。
[0014]本實(shí)用新型與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)及有益效果:
[0015]本實(shí)用新型通過(guò)增設(shè)可編程時(shí)鐘相位產(chǎn)生器，使各負(fù)載點(diǎn)電源采用同步開(kāi)關(guān)時(shí)鐘，并工作在不同的相位上，最大程度降低多電源軌對(duì)中間電源總線(xiàn)的產(chǎn)生的干擾，降低EMI輻射，提高了系統(tǒng)電源的穩(wěn)定性。
【附圖說(shuō)明】
[0016]通過(guò)閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本實(shí)用新型的其他特征、目的和優(yōu)點(diǎn)將會(huì)變更為明顯:
[0017]圖1為本實(shí)用新型的結(jié)構(gòu)示意框圖。
【具體實(shí)施方式】
[0018]下面詳細(xì)描述本實(shí)用新型的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類(lèi)似的標(biāo)號(hào)表示相同或類(lèi)似的元件或具有相同或類(lèi)似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本實(shí)用新型，而不能理解為對(duì)本實(shí)用新型的限制。
[0019]在本實(shí)用新型的描述中，需要理解的是，術(shù)語(yǔ)“中心”、“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”、“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本實(shí)用新型和簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本實(shí)用新型的限制。
[0020]在本實(shí)用新型的描述中，需要說(shuō)明的是，除非另有明確的規(guī)定和限定，術(shù)語(yǔ)“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接;可以是機(jī)械連接，也可以是電連接;也可以是直接相連，也可以是通過(guò)中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語(yǔ)在本實(shí)用新型中的具體含義。
[0021]實(shí)施例1:
[0022]本實(shí)施例的主要結(jié)構(gòu)，如圖1所示，包括PCB電路板和可編程時(shí)鐘相位產(chǎn)生器，所述PCB電路板上安裝有η個(gè)SOC芯片，每個(gè)SOC芯片分別配置有相應(yīng)的負(fù)載供電芯片，每個(gè)負(fù)載供電芯片均分別與PCB電路板的電源總線(xiàn)以及可編程時(shí)鐘相位產(chǎn)生器連接。
[0023]【具體實(shí)施方式】為，對(duì)可編程時(shí)鐘相位產(chǎn)生器進(jìn)行設(shè)置，使η個(gè)SOC芯片配置的負(fù)載供電芯片均有相應(yīng)時(shí)鐘的固定相位關(guān)系，當(dāng)其中一個(gè)SOC芯片的負(fù)載供電芯片接收到，到達(dá)可編程時(shí)鐘相位產(chǎn)生器提供的此時(shí)鐘相位時(shí)，該負(fù)載供電芯片使相應(yīng)的SOC芯片與電源總線(xiàn)接通，而其他的負(fù)載供電芯片則因?yàn)椴辉谧约旱臅r(shí)鐘位置，均不使相應(yīng)的SOC芯片與電源總線(xiàn)接通，即在一個(gè)時(shí)鐘周期內(nèi)，只有一個(gè)SOC芯片與電源總線(xiàn)接通，這樣就避免了多個(gè)負(fù)載供電芯片同時(shí)運(yùn)作時(shí)，對(duì)電源總線(xiàn)產(chǎn)生干擾，降低了 EMI輻射，提高了系統(tǒng)電源的穩(wěn)定性。
[0024]實(shí)施例2:
[0025]本實(shí)施例在上述實(shí)施例的基礎(chǔ)上，進(jìn)一步限定了PCB電路板上安裝SOC芯片的數(shù)量，所述PCB電路板上安裝有5個(gè)SOC芯片。分別為SOC芯片I，SOC芯片2，SOC芯片3，SOC芯片4，SOC芯片5，在具體實(shí)施時(shí)，通過(guò)可編程時(shí)鐘相位產(chǎn)生器進(jìn)行設(shè)置五個(gè)時(shí)鐘的相位關(guān)系，每個(gè)SOC芯片的負(fù)載供電芯片映射一個(gè)時(shí)鐘的相位關(guān)系。在PCB電路總線(xiàn)通電時(shí)，根據(jù)時(shí)鐘相位關(guān)系，依次使SOC芯片完成工作。本實(shí)施例的其他部分與上述實(shí)施例相同，不再贅述。
[0026]實(shí)施例3:
[0027]本實(shí)施例在上述實(shí)施例的基礎(chǔ)上，進(jìn)一步地限定了負(fù)載供電芯片、SOC芯片、PBC電路板以及可編程時(shí)鐘相位產(chǎn)生器的具體結(jié)構(gòu)及型號(hào)，所述負(fù)載供電芯片為線(xiàn)性穩(wěn)壓器；所述SOC芯片主要由微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器構(gòu)成;所述PCB電路板為單面電路板;所述可編程時(shí)鐘相位產(chǎn)生器的型號(hào)為VersaClock 6。本實(shí)施例的其他部分與實(shí)施例1相同，不再贅述。
[0028]可以理解的是，根據(jù)本實(shí)用新型一個(gè)實(shí)施例的供電系統(tǒng)，例如可編程時(shí)鐘相位產(chǎn)生器和負(fù)載點(diǎn)電源等部件的工作原理和工作過(guò)程都是現(xiàn)有技術(shù)，且為本領(lǐng)域的技術(shù)人員所熟知，這里就不再進(jìn)行詳細(xì)描述。
[0029]盡管已經(jīng)示出和描述了本實(shí)用新型的實(shí)施例，本領(lǐng)域的普通技術(shù)人員可以理解:在不脫離本實(shí)用新型的原理和宗旨下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本實(shí)用新型的范圍由權(quán)利要求及其等同物限定。
【主權(quán)項(xiàng)】
1.一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)，其特征在于:包括PCB電路板和可編程時(shí)鐘相位產(chǎn)生器，所述PCB電路板上安裝有不少于兩個(gè)的SOC芯片，每個(gè)SOC芯片分別配置有相應(yīng)的負(fù)載供電芯片，各個(gè)負(fù)載供電芯片均分別與PCB電路板的電源總線(xiàn)以及可編程時(shí)鐘相位產(chǎn)生器連接。2.根據(jù)權(quán)利要求1所述的一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)，其特征在于:所述PCB電路板上安裝有5個(gè)SOC芯片。3.根據(jù)權(quán)利要求1或2所述的一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)，其特征在于:所述負(fù)載供電芯片為線(xiàn)性穩(wěn)壓器。4.根據(jù)權(quán)利要求1或2所述的一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)，其特征在于:所述SOC芯片主要由微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器構(gòu)成。5.根據(jù)權(quán)利要求1或2所述的一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)，其特征在于:所述PCB電路板為單面電路板。6.根據(jù)權(quán)利要求1或2所述的一種負(fù)載點(diǎn)供電芯片的供電系統(tǒng)，其特征在于:所述可編程時(shí)鐘相位產(chǎn)生器的型號(hào)為VersaClock 6。
【文檔編號(hào)】G06F1/26GK205665611SQ201620411055
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年5月9日
【發(fā)明人】張更
【申請(qǐng)人】成都?xì)W飛凌通訊技術(shù)有限公司