專利名稱：光盤刻錄器的改良編碼裝置及其方法
技術領域：
本發(fā)明是提供一種編碼裝置及其方法，尤指一種用于光盤刻錄器的編碼裝置及其方法。
背景技術：
近年來，由于利用光盤存儲數(shù)據(jù)的情形漸趨普遍，因此，可一次寫入式光盤(CD-R)或可覆寫式光盤(CD-RW)等光盤的光學刻錄器，儼然成為電子市場中的主要商品。通過這些光學刻錄器，數(shù)據(jù)可以按照不同的模式(例如音頻模式或數(shù)據(jù)模式)存儲于光盤中。此外，也有可同時存儲音頻模式(audio mode)或數(shù)據(jù)模式(data mode)的光盤問市。一般說來，計算機中的數(shù)據(jù)在被存儲至光盤前，都會先經(jīng)過光學刻錄器的編碼動作。根據(jù)桔皮書的規(guī)格，數(shù)據(jù)可以四種不同的格式寫入光盤，一次軌道(track at once)、一次區(qū)段(session at once)、一次磁片(disk at once)、數(shù)據(jù)包寫入(Packetwrite)。被格式化成一次軌道格式的軌道僅能寫入音頻模式數(shù)據(jù)或數(shù)據(jù)模式數(shù)據(jù)。而被格式化成一次區(qū)段格式的軌道可同時寫入數(shù)據(jù)及音頻模式數(shù)據(jù)。同樣地，被格式化成一次磁片格式的軌道也可讓數(shù)據(jù)及音頻模式數(shù)據(jù)被寫入至同一光盤中。然而，被格式化成數(shù)據(jù)包寫入格式的軌道卻只能讓數(shù)據(jù)模式數(shù)據(jù)被寫入至光盤中。
然而，已知的光學刻錄器在將音頻模式數(shù)據(jù)及數(shù)據(jù)模式數(shù)據(jù)以一次區(qū)段或一次磁片格式寫錄至光盤時會嚴格受限于該數(shù)據(jù)的模式形態(tài)。光盤刻錄器中的編碼器，無論在其接收或編碼數(shù)據(jù)時，其數(shù)據(jù)均須屬同一模式。為了對于這種限制的說明有所幫助，請參考圖1。圖1顯示一光盤的軌道中寫入不同的模式數(shù)據(jù)的時序圖。接收程序開始于t0，也就是當?shù)谝灰纛l軌道12內(nèi)的數(shù)據(jù)，開始從該計算機傳送至該光學刻錄器內(nèi)的緩沖存儲器中之時。接著，光盤刻錄器內(nèi)的編碼器對第一音頻軌道12內(nèi)的數(shù)據(jù)進行編碼，于此同時，該刻錄器也將持續(xù)地將一內(nèi)建于該光盤刻錄器內(nèi)的緩沖存儲器中的數(shù)據(jù)刻錄至光盤中。
緊跟著第一音頻軌道12之后的是一第一數(shù)據(jù)軌道14。因為第一音頻軌道12內(nèi)的數(shù)據(jù)及第一數(shù)據(jù)軌道14內(nèi)的數(shù)據(jù)并非屬于同一模式，所以光盤刻錄器于t1時停止接收及編碼當時發(fā)生的數(shù)據(jù)。
當?shù)谝灰纛l軌道12內(nèi)的數(shù)據(jù)的編碼程序完成后，緩沖存儲器才開始接收且編碼器才開始編碼從計算機傳來的第一數(shù)據(jù)軌道14內(nèi)的數(shù)據(jù)。當t2時，整個第一數(shù)據(jù)軌道14內(nèi)的數(shù)據(jù)才被接收完畢。因為第二音頻軌道16緊隨著第一數(shù)據(jù)軌道14之后，且其內(nèi)數(shù)據(jù)的模式與第一數(shù)據(jù)軌道14內(nèi)數(shù)據(jù)的模式并不相同，所以編碼器必須將第一數(shù)據(jù)軌道14內(nèi)的數(shù)據(jù)編碼完成后方能接收第二音頻軌道16內(nèi)的數(shù)據(jù)。
每當緩沖存儲器暫停接收數(shù)據(jù)時，緩沖存儲器就有可能發(fā)生數(shù)據(jù)不足(under-run)的情形，也就是說，假如燒錄的程序比編碼程序先完成，緩沖存儲器發(fā)生數(shù)據(jù)不足的情況就會發(fā)生，如此可能導致該光盤損毀。請繼續(xù)參考圖1，在t1與t2時，緩沖存儲器均有可能發(fā)生數(shù)據(jù)不足的情形，因為此時，緩沖存儲器中并沒一軌道燒錄的信息。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種能解決上述問題的光盤刻錄器的編碼裝置及其方法。
本發(fā)明提供一種用于光盤刻錄器的編碼方式，其中該光盤刻錄器包括編碼器，用以對一計算機傳來的數(shù)據(jù)進行編碼。該光盤刻錄器還包括處理器，用來控制該編碼器的運作。在進行該編碼方法時，即便是該編碼器仍在對當前模式數(shù)據(jù)編碼，該光盤刻錄器仍可接收與當前模式相異的后續(xù)模式數(shù)據(jù)。
本發(fā)明還提供了一種用于光盤刻錄器的編碼裝置，其中該編碼裝置包括處理器，用以控制該編碼器的運作；緩沖存儲器，用來存儲一計算機傳來的數(shù)據(jù)；主機接口，用來接收該計算機傳來的數(shù)據(jù)；編碼區(qū)段處理器，用來根據(jù)數(shù)據(jù)的模式進行編碼；編碼緩沖仲裁器，連接于該主機接口、該緩沖存儲器及該編碼區(qū)段處理器，用來將由該主機接口傳來的數(shù)據(jù)存儲至該緩沖存儲器、將該緩沖存儲器中的數(shù)據(jù)傳輸至該編碼區(qū)段處理器、及將該編碼區(qū)段處理器編碼后的數(shù)據(jù)存儲至該緩沖存儲器；子碼產(chǎn)生器，連接于該編碼緩沖仲裁器，用來產(chǎn)生副頻數(shù)據(jù)；李德-所羅門交錯碼編碼器，連接于該編碼緩沖仲裁器，用來產(chǎn)生主頻數(shù)據(jù)；調(diào)制器，連接于該子碼產(chǎn)生器及該李德-所羅門交錯碼編碼器編碼器，用來將該主頻數(shù)據(jù)及該副頻數(shù)據(jù)轉換為一序列數(shù)據(jù)流；寫入控制器，連接于該調(diào)制器，用來將該序列數(shù)據(jù)流轉換成為寫入策略(write strategy)的開關指令；以及ATIP解碼器，連接于該寫入控制器，用來提供絕對時間數(shù)據(jù)。
本發(fā)明的優(yōu)點在于當編碼器仍在編碼當前模式的數(shù)據(jù)時，光盤刻錄器仍可接收與當前模式相異的后續(xù)模式數(shù)據(jù)，如此一來，可減少緩沖存儲器發(fā)生數(shù)據(jù)不足的機會。


圖1為一顯示一光盤的軌道中寫入不同模式數(shù)據(jù)的時序圖。
圖2為一本發(fā)明中光盤刻錄器的方塊圖。
圖3為一本發(fā)明光盤刻錄器的編碼方法流程圖。
圖4為一光盤刻錄器內(nèi)的編碼緩沖仲裁器的方塊圖。
圖5為一光盤刻錄器中的編碼區(qū)段處理器的方塊圖。
圖6為一光盤刻錄器內(nèi)的緩沖存儲器的示意圖。
圖7為一光盤刻錄器的子碼產(chǎn)生器的方塊圖。
具體實施例方式
請參考圖2。圖2為一本發(fā)明中光盤刻錄器20的方塊圖。光盤刻錄器20包含一編碼器30，用以對一計算機傳來的數(shù)據(jù)進行編碼；一處理器26，用來控制編碼器30的運作；及一緩沖存儲器(DRAM buffer)22，用來存儲從計算機傳來的數(shù)據(jù)。當一計算機傳送某數(shù)據(jù)至編碼器30時，在編碼器30編碼該數(shù)據(jù)之前會先將其存儲至緩沖存儲器22中。該計算機中的數(shù)據(jù)是藉著一集成驅(qū)動電子總線24(IDE總線(Integrated Drive Electronics bus))傳送至編碼器30。
編碼器30另包含一電連接于集成驅(qū)動電子總線24的主機接口(hostinterface)32，用來接收由計算機傳送來的數(shù)據(jù)；一編碼區(qū)段處理器(encoder sector processor)34，用來依據(jù)數(shù)據(jù)的模式(例如音頻模式或數(shù)據(jù)模式)進行編碼；以及一編碼緩沖仲裁器(encoder RAM arbiter)36，連接于主機接口32、緩沖存儲器22、與編碼區(qū)段處理器34。編碼緩沖仲裁器36是用來將數(shù)據(jù)從主機接口32存儲至緩沖存儲器22中、將存儲于緩沖存儲器22內(nèi)的數(shù)據(jù)傳送至編碼區(qū)段處理器34中、并且將編碼區(qū)段處理器34編碼過的數(shù)據(jù)存儲至緩沖存儲器22中。
編碼器30另包含一連接于編碼緩沖仲裁器36的子碼產(chǎn)生器(subcodegenerator)38，用來產(chǎn)生副頻數(shù)據(jù)；一連接于編碼緩沖仲裁器36的李德-所羅門交錯碼編碼器(cross interleave reed-solomon code encoder)40，用來產(chǎn)生主頻數(shù)據(jù)。編碼器30利用一8至14調(diào)制器(8-to-14 modulator)42來將副頻數(shù)據(jù)與主頻數(shù)據(jù)轉換成一序列數(shù)據(jù)流(serial data stream)，其中調(diào)制器42是連接于子碼產(chǎn)生器38與李德-所羅門交錯碼編碼器40。接著，該序列數(shù)據(jù)流經(jīng)由一寫入控制器(write controller)44轉換成開關指令，該寫入控制器44是連接于調(diào)制器42，寫入控制器44利用這些開關指令來控制編碼器30的寫入策略。一ATIP解碼器(預先凹槽絕對時間解碼器(absolute time in pre-groove decoder))46則提供編碼器30的絕對時間(absolute time)數(shù)據(jù)，而該ATIP解碼器46是連接于寫入控制器44。
請參考圖3。圖3為一本發(fā)明光盤刻錄器的編碼流程圖。本發(fā)明中的光盤刻錄器20的編碼方式包含以下的步驟首先于步驟300，利用主機接口32接收來自計算機的數(shù)據(jù)。然后于步驟302，編碼緩沖仲裁器36將主機接口32傳送來的數(shù)據(jù)存儲至緩沖存儲器22中。接著于步驟304，編碼緩沖仲裁器36將緩沖存儲器22內(nèi)的數(shù)據(jù)傳送至編碼區(qū)段處理器34。而于步驟306，編碼區(qū)段處理器34則會依據(jù)從編碼緩沖仲裁器36傳來數(shù)據(jù)的模式進行編碼。這些數(shù)據(jù)的模式僅包含數(shù)據(jù)模式與音頻模式兩種。之后于步驟308，當編碼區(qū)段處理器34完成數(shù)據(jù)編碼后，編碼緩沖仲裁器36就將編碼區(qū)段處理器34編碼過的數(shù)據(jù)覆寫至原先存儲于緩沖存儲器22內(nèi)的數(shù)據(jù)上。接著于步驟310，子碼產(chǎn)生器38產(chǎn)生副頻數(shù)據(jù)。然后于步驟312，李德-所羅門交錯碼編碼器40則將編碼區(qū)段處理器34編碼過且存儲于緩沖存儲器22中的數(shù)據(jù)交錯后產(chǎn)生主頻數(shù)據(jù)。之后于步驟314，調(diào)制器42將副頻數(shù)據(jù)連同主頻數(shù)據(jù)一起轉換成一序列數(shù)據(jù)流。最后于步驟316，由寫入控制器44將該序列數(shù)據(jù)流轉換成內(nèi)含寫入策略的開關指令，并且依據(jù)ATIP解碼器46所提供的絕對時間信息輸出這些開關指令。
請參考圖4。圖4為一光盤刻錄器20內(nèi)的編碼緩沖仲裁器36的方塊圖。該編碼緩沖仲裁器36包含一觸發(fā)寄存器48(trigger register)，用來產(chǎn)生模式轉換觸發(fā)信號50及初始觸發(fā)信號52。具體來說，該觸發(fā)寄存器48輸出一模式轉換觸發(fā)信號50至緩沖仲裁器54。之后，緩沖仲裁器54會記錄后續(xù)模式數(shù)據(jù)的起始位置及模式類別。由于緩沖仲裁器54負責各個區(qū)塊對應到緩沖存儲器22的指標，所以當李德-所羅門交錯碼編碼器40、子碼產(chǎn)生器38及編碼區(qū)段處理器34已到達緩沖仲裁器54所記錄的后續(xù)模式數(shù)據(jù)的起始位置時，亦即，已經(jīng)到達模式轉換的位置時，緩沖仲裁器54就會發(fā)出信號給相關的子碼產(chǎn)生器38及編碼區(qū)段處理器34，使子碼產(chǎn)生器38及編碼區(qū)段處理器34以后續(xù)模式對該最后一批數(shù)據(jù)及其后續(xù)的數(shù)據(jù)進行編碼。而數(shù)據(jù)模式字段寄存器56則會存儲該后續(xù)模式的模式類別。當觸發(fā)寄存器48產(chǎn)生該模式轉換觸發(fā)信號50時，數(shù)據(jù)模式字段寄存器56中的模式類別便會更新。編碼緩沖仲裁器36尚包含一緩沖仲裁器(DRAM arbiter)54，用來存取存儲于緩沖存儲器22內(nèi)的數(shù)據(jù)。
請參考圖5。圖5為一光盤刻錄器20中的編碼區(qū)段處理器34的方塊圖。編碼區(qū)段處理器34包含一區(qū)段處理器58，用來對編碼緩沖仲裁器36所傳來的數(shù)據(jù)進行編碼；一第一級編碼寄存器60，用來存儲當前模式的數(shù)據(jù)格式；以及一第二級編碼寄存器62，用來存儲后續(xù)模式的數(shù)據(jù)格式。在編碼的過程中，當編碼區(qū)段處理器34接到傳自編碼緩沖仲裁器36的鎖定數(shù)據(jù)時，編碼區(qū)段處理器34就會按照后續(xù)模式對緩沖存儲器22中的最后一批數(shù)據(jù)及其后續(xù)的數(shù)據(jù)進行編碼，而第二級編碼寄存器62就會將該后續(xù)模式的數(shù)據(jù)格式載入至第一級編碼寄存器60中。
請參考圖6，圖6為一光盤刻錄器20內(nèi)的緩沖存儲器22的示意圖。緩沖存儲器20包含一區(qū)段數(shù)據(jù)區(qū)(sector data area)64，用來存儲來自主機接口32的數(shù)據(jù)或是被編碼區(qū)段處理器34編碼完成的數(shù)據(jù)；一Q信道程序區(qū)域(Q-channel program page area)66，用來存儲子碼產(chǎn)生器38的程序碼。在編碼的過程中，當前模式的程序碼會被存儲于一第一存儲空間(firststorage space)68中，第一存儲空間68位于Q信道程序區(qū)域66內(nèi)。同樣地，后續(xù)模式的程序碼，會被存儲于一第二存儲空間(second storagespace)70中，第二存儲空間70同樣位于Q信道程序區(qū)域66內(nèi)。當光盤刻錄器20的編碼模式改變時，存儲于第二存儲空間70的后續(xù)模式程序碼就會被當成當前模式程序碼使用。同樣地，后續(xù)的模式的程序碼也將會被遞補成為后續(xù)模式程序碼，并且也將存放于第一存儲空間68中。因此，第一存儲空間68與第二存儲空間70將交替地存儲當前模式的程序碼與后續(xù)模式的程序碼。
請參考圖7。圖7為一光盤刻錄器20的子碼產(chǎn)生器38的方塊圖。子碼產(chǎn)生器38包含一子碼源寄存器(subcode source register)80，用來選擇一副頻數(shù)據(jù)的來源；一副頻自動產(chǎn)生器(sub-channel auto generator)82，用來產(chǎn)生副頻數(shù)據(jù)；以及一復用器(multiplexer)84，用來輸出副頻數(shù)據(jù)。當子碼源寄存器80設定來源為自動產(chǎn)生時，子碼源寄存器80可用來控制復用器84接收Q信道程序區(qū)域66傳來的程序碼或是接收區(qū)段數(shù)據(jù)區(qū)64傳來的副頻數(shù)據(jù)。若選定Q信道程序區(qū)域66，副頻自動產(chǎn)生器82就會依據(jù)Q信道程序區(qū)域66內(nèi)的程序碼來產(chǎn)生一副頻數(shù)據(jù)，復用器84則從副頻自動產(chǎn)生器82輸出該副頻數(shù)據(jù)；若區(qū)段數(shù)據(jù)區(qū)64被選定，復用器84則從區(qū)段數(shù)據(jù)區(qū)64輸出其所接收的副頻數(shù)據(jù)。
相較于已知技術，本發(fā)明中的光盤刻錄器20能在編碼當前模式數(shù)據(jù)的同時接收后續(xù)模式數(shù)據(jù)，因此，在該后續(xù)模式數(shù)據(jù)被編碼器編碼之前早已完整地存儲在緩沖存儲器中，如此可顯著地減少緩沖存儲器發(fā)生數(shù)據(jù)不足的可能性。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權利要求所做的均等變形與修改，皆應屬本發(fā)明專利的涵蓋范圍。
權利要求
1.一種用于光盤刻錄器的編碼方法，該光盤刻錄器包括編碼器，用以對計算機傳來的數(shù)據(jù)進行編碼；以及處理器，用以控制該編碼器的運作；該編碼方法包括當該編碼器仍在編碼當前模式的數(shù)據(jù)時，該計算機會接收與當前模式相異的后續(xù)模式的數(shù)據(jù)。
2.如權利要求1的編碼方法，其中該光盤刻錄器還包括緩沖存儲器，用來存儲該計算機傳來的數(shù)據(jù)；該編碼方法還包括將該編碼器由該計算機接收到的數(shù)據(jù)存儲于該緩沖存儲器中。
3.如權利要求1的編碼方法，其中該數(shù)據(jù)是經(jīng)由IDE總線傳輸至該編碼器。
4.如權利要求2的編碼方法，其中該編碼器包括主機接口，用來接收該計算機傳來的數(shù)據(jù)；編碼區(qū)段處理器，用來根據(jù)數(shù)據(jù)的模式進行編碼；編碼緩沖仲裁器，連接于該主機接口、該緩沖存儲器及該編碼區(qū)段處理器，用來將由該主機接口傳來的數(shù)據(jù)存儲至該緩沖存儲器，將該緩沖存儲器中的數(shù)據(jù)傳輸至該編碼區(qū)段處理器，及將該編碼區(qū)段處理器編碼后的數(shù)據(jù)存儲至該緩沖存儲器；子碼產(chǎn)生器，連接于該編碼緩沖仲裁器，用來產(chǎn)生副頻數(shù)據(jù)；李德-所羅門交錯碼編碼器，連接于該編碼緩沖仲裁器，用來產(chǎn)生主頻數(shù)據(jù)；調(diào)制器，連接于該子碼產(chǎn)生器及該李德-所羅門交錯碼編碼器，用來將該主頻數(shù)據(jù)及該副頻數(shù)據(jù)轉換為一序列數(shù)據(jù)流；寫入控制器，連接于該調(diào)制器，用來將該序列數(shù)據(jù)流轉換成為寫入策略的開關指令；以及ATIP解碼器，連接于該寫入控制器，用來提供絕對時間數(shù)據(jù)；該編碼方法包括以該主機接口接收由該計算機傳來的數(shù)據(jù)；以該編碼緩沖仲裁器將該主機接口傳來的數(shù)據(jù)存儲至該緩沖存儲器；以該編碼緩沖仲裁器將該緩沖存儲器中的數(shù)據(jù)傳輸至該編碼區(qū)段處理器；根據(jù)數(shù)據(jù)的模式，以該編碼區(qū)段處理器對該編碼緩沖仲裁器傳來的數(shù)據(jù)進行編碼；以該編碼緩沖仲裁器對該緩沖存儲器中的數(shù)據(jù)以該編碼區(qū)段處理器編碼后的數(shù)據(jù)覆寫；以該子碼產(chǎn)生器產(chǎn)生副頻數(shù)據(jù)；以該李德-所羅門交錯碼編碼器將該編碼區(qū)段處理器編碼后存儲于該緩沖存儲器中的數(shù)據(jù)進行交錯處理，以產(chǎn)生該主頻數(shù)據(jù)；以該調(diào)制器將該主頻數(shù)據(jù)及該副頻數(shù)據(jù)轉換并產(chǎn)生一序列數(shù)據(jù)流；以該ATIP解碼器提供該絕對時間數(shù)據(jù)；以該寫入控制器將該序列數(shù)據(jù)流轉換為寫入策略的開關指令，并根據(jù)該絕對時間數(shù)據(jù)將該開關指令輸出。
5.如權利要求4的編碼方法，其中該編碼緩沖仲裁器中包括觸發(fā)寄存器，用來產(chǎn)生初始觸發(fā)信號及模式轉換觸發(fā)信號；而該編碼方法還包括以該觸發(fā)寄存器輸出一模式轉換觸發(fā)信號以鎖定該緩沖存儲器中的最后數(shù)據(jù)，以通知該編碼區(qū)段處理器及該子碼產(chǎn)生器該最后數(shù)據(jù)及其后續(xù)的數(shù)據(jù)需要按照后續(xù)模式編碼。
6.如權利要求5的編碼方法，其中該編碼緩沖仲裁器還包括緩沖仲裁器，用來存取存儲于該緩沖存儲器中的數(shù)據(jù)；以及數(shù)據(jù)模式字段寄存器，用來存儲后續(xù)模式的模式類別；而該編碼方法還包括以該緩沖仲裁器存取該緩沖存儲器中的數(shù)據(jù)；在接收到該觸發(fā)寄存器傳來的模式轉換觸發(fā)信號時，更新該數(shù)據(jù)模式字段寄存器中的模式類別。
7.如權利要求6的編碼方法，其中該緩沖仲裁器為DRAM仲裁器。
8.如權利要求5的編碼方法，其中該編碼區(qū)段處理器包括區(qū)段處理器，用來對該編碼緩沖仲裁器傳來的數(shù)據(jù)進行編碼；第一級編碼寄存器，用來存儲當前模式下的數(shù)據(jù)格式；以及第二級編碼寄存器，用來存儲后續(xù)模式下的數(shù)據(jù)格式；而該編碼方法另包括當接收到該編碼緩沖仲裁器鎖定的數(shù)據(jù)后，通知該編碼區(qū)段處理器該最后數(shù)據(jù)及其后續(xù)數(shù)據(jù)要以后續(xù)模式編碼；將該第二級編碼寄存器中后續(xù)模式的數(shù)據(jù)格式載入至該第一級編碼寄存器。
9.如權利要求4的編碼方法，其中該緩沖存儲器包括區(qū)段數(shù)據(jù)區(qū)，用來存儲該主機接口傳來的數(shù)據(jù)以及該編碼區(qū)段處理器編碼后的數(shù)據(jù)；以及Q信道程序區(qū)域，用來存儲該子碼產(chǎn)生器的程序碼；而該編碼方法還包括將當前模式對應的程序碼存儲于該Q信道程序區(qū)域的第一存儲空間；將后續(xù)模式對應的程序碼存儲于該Q信道程序區(qū)域的第二存儲空間。
10.如權利要求9的編碼方法，其中該子碼產(chǎn)生器包括子碼源寄存器，用來選擇一副頻數(shù)據(jù)的來源；副頻自動產(chǎn)生器，用來產(chǎn)生副頻數(shù)據(jù)；以及復用器，用來輸出副頻數(shù)據(jù)；而該編碼方法還包括以該子碼源寄存器選擇一來源以接收該Q信道程序區(qū)域的程序碼或接收該區(qū)段數(shù)據(jù)區(qū)的副頻數(shù)據(jù)；若選擇該Q信道程序區(qū)域，則根據(jù)該程序碼以該副頻自動產(chǎn)生器產(chǎn)生該副頻數(shù)據(jù)；若選擇該Q信道程序區(qū)域，則以該復用器輸出該副頻自動產(chǎn)生器傳來的副頻數(shù)據(jù)；若選擇該區(qū)段數(shù)據(jù)區(qū)，則以該復用器輸出該區(qū)段數(shù)據(jù)區(qū)傳來的副頻數(shù)據(jù)。
11.如權利要求4的編碼方法，其中該緩沖存儲器為一動態(tài)隨機存取存儲器，而該編碼緩沖仲裁器為一編碼隨機存儲器仲裁器。
12.一種用于光盤刻錄器的編碼裝置，包括處理器，用以控制該編碼器的運作；緩沖存儲器，用來存儲一計算機傳來的數(shù)據(jù)；主機接口，用來接收該計算機傳來的數(shù)據(jù)；編碼區(qū)段處理器，用來根據(jù)數(shù)據(jù)的模式進行編碼；編碼緩沖仲裁器，連接于該主機接口、該緩沖存儲器及該編碼區(qū)段處理器，用來將由該主機接口傳來的數(shù)據(jù)存儲至該緩沖存儲器、將該緩沖存儲器中的數(shù)據(jù)傳輸至該編碼區(qū)段處理器、及將該編碼區(qū)段處理器編碼后的數(shù)據(jù)存儲至該緩沖存儲器；子碼產(chǎn)生器，連接于該編碼緩沖仲裁器，用來產(chǎn)生副頻數(shù)據(jù)；李德-所羅門交錯碼編碼器，連接于該編碼緩沖仲裁器，用來產(chǎn)生主頻數(shù)據(jù)；調(diào)制器，連接于該子碼產(chǎn)生器及該李德-所羅門交錯碼編碼器編碼器，用來將該主頻數(shù)據(jù)及該副頻數(shù)據(jù)轉換為一序列數(shù)據(jù)流；寫入控制器，連接于該調(diào)制器，用來將該序列數(shù)據(jù)流轉換成為寫入策略的開關指令；以及ATIP解碼器，連接于該寫入控制器，用來提供絕對時間數(shù)據(jù)。
13.如權利要求12的編碼裝置，其中該編碼緩沖仲裁器中包括觸發(fā)寄存器，用來產(chǎn)生初始觸發(fā)信號及模式轉換觸發(fā)信號。
14.如權利要求13的編碼裝置，其中該編碼緩沖仲裁器另包括緩沖仲裁器，用來存取存儲于該緩沖存儲器中的數(shù)據(jù)；以及數(shù)據(jù)模式字段寄存器，用來存儲后續(xù)模式的模式類別。
15.如權利要求14的編碼裝置，其中該緩沖仲裁器為DRAM仲裁器。
16.如權利要求12的編碼裝置，其中該編碼區(qū)段處理器包括區(qū)段處理器，用來對該編碼緩沖仲裁器傳來的數(shù)據(jù)進行編碼；第一級編碼寄存器，用來存儲當前模式下的數(shù)據(jù)格式；以及第二級編碼寄存器，用來存儲后續(xù)模式下的數(shù)據(jù)格式。
17.如權利要求12的編碼裝置，其中該緩沖存儲器中包括區(qū)段數(shù)據(jù)區(qū)，用來存儲該主機接口傳來的數(shù)據(jù)以及該編碼區(qū)段處理器編碼后的數(shù)據(jù)；以及Q信道程序區(qū)域，用來存儲該子碼產(chǎn)生器的程序碼。
18.如權利要求12的編碼裝置，其中該子碼產(chǎn)生器包括子碼源寄存器，用來選擇一副頻數(shù)據(jù)的來源；副頻自動產(chǎn)生器，用來產(chǎn)生副頻數(shù)據(jù)；以及復用器，用來輸出副頻數(shù)據(jù)。
19.如權利要求12的編碼裝置，其中該緩沖存儲器為動態(tài)隨機存取存儲器，而該編碼緩沖仲裁器為編碼隨機存儲器仲裁器。
全文摘要
本發(fā)明提供一種用于光盤刻錄器的編碼裝置及其方法，該光盤刻錄器包括編碼器及處理器；其中該編碼器是用來對計算機傳來的數(shù)據(jù)進行編碼，而該處理器是用來控制該編碼器的運作。該編碼方法包括當該編碼器仍在對當前模式的數(shù)據(jù)進行編碼時，該計算機會接收與當前模式相異的后續(xù)模式的數(shù)據(jù)。
文檔編號G11B20/10GK1452164SQ0211613
公開日2003年10月29日 申請日期2002年4月19日 優(yōu)先權日2002年4月19日
發(fā)明者史宗岳, 趙志謀, 楊振寧 申請人:揚智科技股份有限公司