專利名稱：附有額外負(fù)載單元的兩階段讀出放大器的存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種非易失性存儲(chǔ)器的相關(guān)方法，特別是一種在讀取數(shù)據(jù)時(shí)利用一額外負(fù)載元件加速存儲(chǔ)器暫態(tài)過程，再將該負(fù)載元件被禁止(disable)以維持?jǐn)?shù)據(jù)讀取靈敏度及裕度(margin)的存儲(chǔ)器及相關(guān)方法。
背景技術(shù)：
隨著信息社會(huì)的蓬勃發(fā)展，大量的數(shù)據(jù)、數(shù)據(jù)、技術(shù)乃至于知識(shí)，都能以數(shù)字?jǐn)?shù)據(jù)的形式來加以整理、保存；而用于儲(chǔ)存數(shù)字?jǐn)?shù)據(jù)的存儲(chǔ)器，也就成為信息業(yè)界研發(fā)的重點(diǎn)。尤其是閃速存儲(chǔ)器(flash memory)，能以非易失性的方式儲(chǔ)存數(shù)字?jǐn)?shù)據(jù)，又能以電子運(yùn)作的方式快速存取，不像一般硬盤需要有機(jī)械動(dòng)作部分，所以已成為最重要的非易失性存儲(chǔ)裝置之一。
參考圖1。圖1為一公知閃速式存儲(chǔ)器10的電路示意圖。閃速存儲(chǔ)器10中以直流電源Vdd偏壓，設(shè)有多個(gè)存儲(chǔ)單元(圖1中繪出兩個(gè)存儲(chǔ)單元11A、11B做為代表)、兩個(gè)負(fù)載隔離單元12A及12B、一讀出單元SA1、兩個(gè)作為負(fù)載單元的p型金屬氧化物半導(dǎo)體晶體管Ta1、Ta3及做為一參考單元的p型金屬氧化物半導(dǎo)體晶體管Ta7。存儲(chǔ)單元11A、11B中分別以具有浮動(dòng)?xùn)艠O的金屬氧化物半導(dǎo)體晶體管Ma1、Ma2來儲(chǔ)存數(shù)據(jù)，并分別以晶體管TA1、TA2控制對(duì)存儲(chǔ)單元的存??；其中晶體管Ma1、Ma2、TA1及TA2的柵極(gate)分別用控制電壓Vma1、Vma2、Vd1、Vd2來控制各晶體管的導(dǎo)通或關(guān)斷。除了其柵極之外，存儲(chǔ)單元11A的晶體管TA1一端電連接到晶體管Ma1，另一端則成為存儲(chǔ)單元11A的數(shù)據(jù)端，與負(fù)載隔離單元12A電連接到節(jié)點(diǎn)Na5。同理，存儲(chǔ)單元11B的晶體管TA2電連接到節(jié)點(diǎn)Na5的一端就成為存儲(chǔ)單元11B的數(shù)據(jù)端。負(fù)載隔離單元12A、12B分別設(shè)有反相器Iva1、IvA2及p形金屬氧化物半導(dǎo)體晶體管Ta5、Ta6。作為負(fù)載單元的p型金屬氧化物半導(dǎo)體晶體管Ta1、Ta3連接為負(fù)反饋的形式，晶體管Ta1的源極做為第一端，與負(fù)載隔離單元12A連接到節(jié)點(diǎn)Na1，漏極則連接至地端G。晶體管Ta3的源極則做為第三端，與負(fù)載隔離單元12B連接到節(jié)點(diǎn)Na3，漏極亦連接至地端G。讀出單元SA1為一差動(dòng)讀出放大器(differential sensingamplifier)，具有第一比較端N1a及第二比較端N2a，分別連接到節(jié)點(diǎn)Na1及Na3；讀出單元SA1能比較第一比較端N1a及第二比較端N2a的電壓大小，并對(duì)應(yīng)地產(chǎn)生一數(shù)據(jù)信號(hào)Vrp1。具有浮動(dòng)?xùn)艠O的金屬氧化物半導(dǎo)體晶體管Ta7做為一參考單元，其柵極受控制電壓Vca控制，另兩極連接到電源Vdd，另一極做為參考端，與負(fù)載隔離單元12B連接到節(jié)點(diǎn)Na6。
閃速存儲(chǔ)器是將每一位(bit)的數(shù)據(jù)存于一存儲(chǔ)單元中具有浮動(dòng)?xùn)艠O的晶體管。當(dāng)要將一位的數(shù)據(jù)寫入(program)至一存儲(chǔ)單元中時(shí)，是以不同量的電荷注入浮動(dòng)?xùn)艠O，來代表該位是數(shù)字“0”或數(shù)字“1”。浮動(dòng)?xùn)艠O被注入不同量電荷的晶體管，其閾值電壓(threshold voltage)就會(huì)改變；換句話說，在相同柵極偏壓條件下，浮動(dòng)?xùn)艠O中的電荷不同，該晶體管導(dǎo)通程度也會(huì)不同，也會(huì)產(chǎn)生不同的數(shù)據(jù)電流；據(jù)此就能將各存儲(chǔ)單元中儲(chǔ)存于浮動(dòng)?xùn)艠O的數(shù)據(jù)讀出。就如圖1中所示，當(dāng)存儲(chǔ)器10要讀取存儲(chǔ)單元11A中儲(chǔ)存的位數(shù)據(jù)時(shí)，會(huì)以適當(dāng)?shù)目刂齐妷篤ma1偏壓晶體管Ma1的柵極使其導(dǎo)通而產(chǎn)生一數(shù)據(jù)電流If1；同時(shí)也會(huì)以高電平的控制電壓Vd1導(dǎo)通晶體管TA1，使數(shù)據(jù)電流Ifl能經(jīng)由晶體管TA1流至節(jié)點(diǎn)Na5。當(dāng)然，此時(shí)存儲(chǔ)單元11B中的晶體管TA2會(huì)被控制電壓Vd2關(guān)斷而不導(dǎo)通，使存儲(chǔ)單元11B不會(huì)輸出電流至節(jié)點(diǎn)Na5，以免妨礙對(duì)存儲(chǔ)單元11A數(shù)據(jù)的讀取。負(fù)載隔離單元12A會(huì)將數(shù)據(jù)電流If1傳輸至節(jié)點(diǎn)Na1并注入作為負(fù)載單元的晶體管Ta1；晶體管Ta1受此數(shù)據(jù)電流的偏壓，就會(huì)在節(jié)點(diǎn)Na1建立對(duì)應(yīng)的電壓。在開始導(dǎo)通晶體管Ma1的同時(shí)，控制電壓Vca也會(huì)導(dǎo)通做為參考單元的晶體管Ta7，使晶體管Ta7產(chǎn)生一參考電流Ir1，經(jīng)由負(fù)載隔離單元12B注入晶體管Ta3。作為負(fù)載單元的晶體管Ta3受此參考電流的偏壓，也會(huì)對(duì)應(yīng)地在節(jié)點(diǎn)Na3建立對(duì)應(yīng)的參考電壓。讀出單元SA1經(jīng)由第一比較端N1a及第二比較端N2a來比較節(jié)點(diǎn)Na1及節(jié)點(diǎn)Na3的電壓，就能產(chǎn)生對(duì)應(yīng)的數(shù)據(jù)信號(hào)Vrp1，以讀出存儲(chǔ)單元11A中的數(shù)據(jù)。
上述的數(shù)據(jù)讀取過程可用圖2來進(jìn)一步說明。參考圖2(并一并參考圖1)。圖2為存儲(chǔ)器10讀取數(shù)據(jù)過程中第一比較端N1a及第二比較端N2a電壓隨時(shí)間變化的示意圖；圖2的橫軸為時(shí)間，縱軸為電壓大?。黄渲星€V(N1a)H、V(N1a)L代表第一比較端N1a的電壓隨時(shí)間變化的情形，曲線V(N2a)則代表第二比較端N2a的電壓隨時(shí)間變化的情形。在時(shí)間點(diǎn)ta0之前，存儲(chǔ)器10尚未開始讀取數(shù)據(jù)，第一比較端N1a及第二比較端N2a的電壓會(huì)被充電至高電壓。在時(shí)間點(diǎn)ta0時(shí)，晶體管M1a、Ta7開始產(chǎn)生電流，并分別使第一比較端N1a、第二比較端N2a的電壓向下降。如前所述，隨著存儲(chǔ)單元11A中晶體管Ma1于浮動(dòng)?xùn)艠O儲(chǔ)存的電荷量不同，在相同控制電壓Vma1的控制下，產(chǎn)生的數(shù)據(jù)電流If1就會(huì)不同。當(dāng)數(shù)據(jù)電If1較大時(shí)(也就是晶體管Ma1的閾值電壓較低時(shí))，第一比較端N1a的電壓會(huì)如曲線V(N1a)H所示，最終降至較高的穩(wěn)態(tài)電壓VaH；當(dāng)數(shù)據(jù)電流Tf1較小時(shí)(也就是晶體管Ma1的閾值電壓較高時(shí))，第一比較端N1a的電壓會(huì)如虛線的曲線V(N1a)L所示，最終降至較低的穩(wěn)態(tài)電壓VaL。同理，第二比較端N2a的電壓則會(huì)降至穩(wěn)態(tài)的電壓VaR。在時(shí)間點(diǎn)ta0至ta2的期間，負(fù)載隔離單元12A、12B中的反相器Iva1、Iva2會(huì)分別適當(dāng)?shù)仄珘壕w管Ta5及Ta6，以便減輕節(jié)點(diǎn)Na1、Na3的負(fù)載效應(yīng)，加速達(dá)到穩(wěn)態(tài)的時(shí)間。在兩比較端的電壓在時(shí)間點(diǎn)ta2達(dá)到穩(wěn)態(tài)后，讀出單元SA1就能根據(jù)兩比較端的電壓差來判斷存儲(chǔ)單元llA中儲(chǔ)存的數(shù)據(jù)；若第一比較端的電壓大于第二比較端的電壓，代表晶體管Ma1中儲(chǔ)存的電荷對(duì)應(yīng)至較大的數(shù)據(jù)電流；反之，則代表晶體管Ma1中的電荷對(duì)應(yīng)至較小的數(shù)據(jù)電流。這樣一來，讀出單元SA1就能判斷出存儲(chǔ)單元11A中儲(chǔ)存的是數(shù)字“0”(譬如說對(duì)應(yīng)于較低的數(shù)據(jù)電流)或“1”(對(duì)應(yīng)于較高的數(shù)據(jù)電流)，并據(jù)此產(chǎn)生數(shù)據(jù)信號(hào)Vrp1。
在一般閃速存儲(chǔ)器中，通常都會(huì)設(shè)置有相當(dāng)多的存儲(chǔ)單元，通過相當(dāng)長的導(dǎo)電路徑連接至節(jié)點(diǎn)Na1，等效于在節(jié)點(diǎn)Na1形成一大電容要以單一存儲(chǔ)單元的數(shù)據(jù)電流來將節(jié)點(diǎn)Na1(也就是第一比較端N1a)的電壓降低至穩(wěn)態(tài)，通常要花上相當(dāng)?shù)臅r(shí)間進(jìn)行暫態(tài)過程(也就是放電)，就像圖2中時(shí)間點(diǎn)ta0至?xí)r間點(diǎn)ta2的時(shí)間段Ta。公知存儲(chǔ)器10的缺點(diǎn)之一，就是在數(shù)據(jù)讀取的過程中容易受暫態(tài)的影響。就如圖2所示，若讀出單元SA1錯(cuò)誤地在時(shí)間點(diǎn)ta1進(jìn)行電壓比較，則不管存儲(chǔ)單元11A提供的數(shù)據(jù)電流是大是小，讀出單元SA1都會(huì)因?yàn)榈谝槐容^端N1a的電壓比第二比較端N2a的電壓大，錯(cuò)誤地判斷存儲(chǔ)單元11A中儲(chǔ)存的數(shù)據(jù)。
參考圖3。圖3為另一公知存儲(chǔ)器20的電路示意圖。為了說明的方便，圖3中標(biāo)號(hào)與圖1中標(biāo)號(hào)相同的元件與節(jié)點(diǎn)，有相同的功能、運(yùn)作方式及連接方式。存儲(chǔ)器20與存儲(chǔ)器10主要的不同之處，在于存儲(chǔ)器20中另外設(shè)有一均衡單元24。均衡單元24連接到讀出單元SA1的第一比較端N1a及第二比較端N2a之間，設(shè)有一p型金屬氧化物半導(dǎo)體晶體管Tta、一n型金屬氧化物半導(dǎo)體晶體管Ttb及一反相器Ivb3。晶體管Tta及Ttb形成一傳輸門電路(transmission gate)，由控制電壓Veq0配合反相器Ivb3來控制這個(gè)傳輸門電路的開、關(guān)；當(dāng)此傳輸門電路開啟而導(dǎo)通時(shí)，會(huì)將節(jié)點(diǎn)Na1、節(jié)點(diǎn)Na3短路在一起；當(dāng)此傳輸門電路關(guān)斷而不導(dǎo)通時(shí)，節(jié)點(diǎn)Na1、Na3間就不會(huì)通過均衡單元24短路在一起。
參考圖4A(并一并參考圖3)。圖4A為存儲(chǔ)器20在讀取數(shù)據(jù)期間第一比較端N1a及第二比較端N2a的電壓隨時(shí)間變化的示意圖；圖4A的橫軸為時(shí)間，縱軸為電壓大小。曲線V(N1a)L、V(N2a)H代表第一比較端N1a在不同數(shù)據(jù)電流下的電壓變化情形；曲線V(N2b)代表第二比較端N2a的電壓變化情形。延續(xù)圖2中的例子，此處也假設(shè)是由存儲(chǔ)器20中的存儲(chǔ)單元11A提供數(shù)據(jù)電流If1。與存儲(chǔ)器10不同的是，存儲(chǔ)器20在時(shí)間點(diǎn)ta0控制存儲(chǔ)單元11A產(chǎn)生數(shù)據(jù)電流If1、晶體管Ta7產(chǎn)生參考電流Ir1時(shí)，還會(huì)同時(shí)以控制電壓Veq0控制均衡單元24中的傳輸門電路開啟導(dǎo)通，使節(jié)點(diǎn)Na1及節(jié)點(diǎn)Na3短路在一起。這樣一來第一比較端N1a及第二比較端N2a的電壓就會(huì)相同，并以同樣的變化幅度改變電壓；就如圖2中時(shí)間點(diǎn)ta0至?xí)r間點(diǎn)tb1所示，曲線V(N1b)H(及V(N1b)L)與曲線V(N2b)在此時(shí)間段Tb1中，是重合在一起的。到了時(shí)間點(diǎn)tb1后，控制電壓Veq0會(huì)改變而使均衡單元24中的傳輸關(guān)斷而不導(dǎo)通；此時(shí)節(jié)點(diǎn)Na1及Na3不再通過均衡單元24短路在一起，電壓也會(huì)各自變化，最后達(dá)到穩(wěn)態(tài)。在時(shí)間點(diǎn)tb2，讀出單元SA1就能依據(jù)第一比較端N1a及第二比較端N2a間的電壓差來判斷存儲(chǔ)單元11A中儲(chǔ)存的數(shù)據(jù)為何數(shù)據(jù)。換句話說，存儲(chǔ)器20通過對(duì)均衡單元24的控制，就能在電壓變化的暫態(tài)期間維持第一比較端及第二比較端的電壓一致，以避免存儲(chǔ)器10會(huì)發(fā)生的暫態(tài)期間數(shù)據(jù)誤判。
既然讀出單元SA1是根據(jù)穩(wěn)態(tài)電壓VaH、VaL及穩(wěn)態(tài)的參考電壓VaR(參考圖2及圖4)來判斷存儲(chǔ)單元中儲(chǔ)存的數(shù)據(jù)為何數(shù)據(jù)，電壓VaH、VaL與電壓VaR間的差異越大，讀出單元SA1就越能清楚的判斷、讀取存儲(chǔ)單元中的數(shù)據(jù)，數(shù)據(jù)讀取的操作裕度(margin)也越大。由于半導(dǎo)體制造的不均勻會(huì)使各存儲(chǔ)單元都有或多或少的差異，加上讀取過程中的雜散信號(hào)，還有各存儲(chǔ)單元因反覆寫入(program)、擦除(erase)造成的電氣特性變化，各存儲(chǔ)單元即使儲(chǔ)存有相同數(shù)據(jù)，能供應(yīng)的數(shù)據(jù)電流也有略有差異，并導(dǎo)致穩(wěn)態(tài)電壓VaH、VaL也會(huì)跟著有所差異。若在設(shè)計(jì)存儲(chǔ)器時(shí)就將理想的穩(wěn)態(tài)電壓VaH、VaL及VaR間的差異拉大而有較大的操作裕度，那么即使實(shí)際存儲(chǔ)器操作時(shí)有上述種種不理想的因素而導(dǎo)致電壓VaH、VaL有所漂移，存儲(chǔ)器還是能正確地讀取數(shù)據(jù)。由于穩(wěn)態(tài)電壓VaH、VaL是由數(shù)據(jù)電流注入作為負(fù)載的晶體管Ta1(參考圖1、3)而建立的，所以設(shè)計(jì)存儲(chǔ)器時(shí)可改變晶體管Ta1的特性來增加電壓VaH、VaL間的差異。一般來說，在數(shù)據(jù)電流固定的情形下，晶體管Ta1若有較小的長寬比(aspect ratio，即W/L ratio)，其建立的電壓VaH、VaL間的差異也會(huì)比較大。參考圖4B。圖4B為加在晶體管Ta1的電壓(橫軸)與其源極、漏極間電流(縱軸)的關(guān)系示意圖；若晶體管Ta1為一長寬比較小的晶體管，則其電流-電壓關(guān)系如曲線IV1所示；若晶體管Ta1為一長寬比較大的晶體管，其電流-電壓關(guān)系則如曲線IV2所示。如前所述，隨存儲(chǔ)單元中的數(shù)據(jù)不同，其供應(yīng)的數(shù)據(jù)電流If1也會(huì)不同；圖4B中標(biāo)出的電流If1(H)及電流If1(L)就代表存儲(chǔ)單元能供應(yīng)的兩種不同電流。電流If1(H)及If1(L)注入晶體管Ta1后，就能分別建立穩(wěn)態(tài)電壓VaH、VaL。就如曲線IV1所示，若晶體管Ta1的長寬比較小，其對(duì)應(yīng)的兩種穩(wěn)態(tài)電壓間的電壓差DV1也會(huì)較大，也會(huì)有較多的操作裕度。相對(duì)地，在相同的電流注入下，若晶體管Ta1的長寬比較大，由曲線IV2對(duì)應(yīng)出來的穩(wěn)態(tài)電壓間電壓差DV2則會(huì)變少。
然而，如由公知技術(shù)可知，若減少晶體管Ta1的長寬比，晶體管Ta1的電流驅(qū)動(dòng)能力也會(huì)跟著減少，這樣一來讀取過程中暫態(tài)的時(shí)間就會(huì)拉長；也就是說，從存儲(chǔ)單元開始供應(yīng)數(shù)據(jù)電流將第一比較端的電壓拉低，到第一比較端的電壓真正達(dá)到穩(wěn)態(tài)而可以讀取數(shù)據(jù)時(shí)，會(huì)需要較長的時(shí)間(等效上也就是要用較長的時(shí)間才能將節(jié)點(diǎn)Na1累積的電荷放電)。這樣一來存儲(chǔ)器就不能快速地讀取數(shù)據(jù)，降低數(shù)據(jù)存取的效率。而在公知的晶體管10或20中，都會(huì)因?yàn)樨?fù)載單元(即晶體管Ta1)的設(shè)計(jì)而有上述操作裕度、讀取速度不能兼顧的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種附有額外負(fù)載單元的存儲(chǔ)器及相關(guān)操作方法，能在增加操作裕度的情形下兼顧讀取速度，使得本發(fā)明的存儲(chǔ)器能快速、正確地讀取數(shù)據(jù)。
在公知技術(shù)中，要讀取存儲(chǔ)單元的數(shù)據(jù)時(shí)，以存儲(chǔ)器單元提供的數(shù)據(jù)電流注入負(fù)載單元中以建立對(duì)應(yīng)數(shù)據(jù)電流的電壓，進(jìn)一步由讀出單元來判斷數(shù)據(jù)內(nèi)容。在本發(fā)明中，另增加了一個(gè)可啟用(enable)、被禁止的負(fù)載單元；在存儲(chǔ)器讀取數(shù)據(jù)的暫態(tài)過程中，此負(fù)載單元會(huì)被啟用而增加電流驅(qū)動(dòng)能力，以縮短暫態(tài)過程、加速讀取過程；在暫態(tài)過程將結(jié)束時(shí)，此負(fù)載單元會(huì)被禁止不再動(dòng)作，改以一個(gè)長寬比(aspect ratio)較小的負(fù)載單元來建立最終的穩(wěn)態(tài)電壓，以使本發(fā)明存儲(chǔ)器具有較佳的操作裕度。藉由本發(fā)明公開的技術(shù)，存儲(chǔ)器(尤其是閃速存儲(chǔ)器)就能兼顧讀取速度及操作裕度。


圖1為一公知存儲(chǔ)器的電路示意圖。
圖2為圖1存儲(chǔ)器讀取過程中相關(guān)節(jié)點(diǎn)電壓變化的時(shí)序示意圖。
圖3為另一公知存儲(chǔ)器的電路示意圖。
圖4A為圖3存儲(chǔ)器讀取過程中相關(guān)節(jié)點(diǎn)電壓變化的時(shí)序示意圖。
圖4B為圖3中負(fù)載元件電流電壓間的關(guān)系示意圖。
圖5為本發(fā)明存儲(chǔ)器的電路示意圖。
圖6為圖5存儲(chǔ)器讀取過程中相關(guān)節(jié)點(diǎn)電壓變化的時(shí)序示意圖。
圖7為本發(fā)明中讀出單元一實(shí)施例的電路示意圖。
圖8為本發(fā)明存儲(chǔ)器另一實(shí)施例的電路示意圖。
附圖符號(hào)說明10、30、40 存儲(chǔ)器SA1、SA、Sab讀出單元11A、11B、31A、31B、41A、41B存儲(chǔ)單元12A、12B、32A、32B、42A、42B負(fù)載隔離單元24、34、44 均衡單元
36A、46A 第二負(fù)載單元36B、46B 第四負(fù)載單元Iva1、Iva2、Iva3、Iv1-Iv3反相器Vrp1、Vr 數(shù)據(jù)信號(hào)N1a、N1c 第一比較端N2a、N2c 第二比較端Ir1 數(shù)據(jù)電流Ir1 參考電流Vdd 電源VaH、VaR、VaL、VH、VR、VL電壓ta0-ta2、tb1-tb2、t1、t2 時(shí)間點(diǎn)Ta、Tb1、Tb2 時(shí)間段Na1、Na3、Na5、Na6、N1-N6、Nd1、Nd2 節(jié)點(diǎn)Ta1、Ta3、Ta5、Ta6、Ta7、TA1、TA2、Ma1、Ma2、Tt1、Ttb，MA1、MA2，Mm1、Mm2、M1-M7、Mta，Mtb、Msa、Msb、Q1-Q5、QL1、QL3、QL7晶體管V(N1b)L、V(N1b)H、V(N2b)、V(N1c)L、V(N1c)H、V(N2c)、IV1、IV2 曲線Vma1、Vma2、Vd1、Vd2、Vca、Veq0、Vm1、Vm2、VA1、VA2、Vc、Veq、Vi、Vn1、Vn2、VD1、VD2、Veq2、Vd 控制電壓DV1、DV2 電壓差具體實(shí)施方式
參考圖5。圖5為本發(fā)明中存儲(chǔ)器30的電路示意圖。存儲(chǔ)器30以直流電源Vdd偏壓，設(shè)有多個(gè)存儲(chǔ)單元(圖5中繪出兩個(gè)存儲(chǔ)單元31A、31B做為代表)、負(fù)載隔離單元32A及32B、作為第一負(fù)載單元的金屬氧化物半導(dǎo)體晶體管M1、第二負(fù)載單元36A、讀出單元SA、均衡單元34、作為第三負(fù)載單元的金屬氧化物半導(dǎo)體晶體管M3、第四負(fù)載單元36B及做為一參考單元的金屬氧化物半導(dǎo)體晶體管M7。存儲(chǔ)單元31A、31B中各自以具有浮動(dòng)?xùn)艠O的金屬氧化物半導(dǎo)體晶體管Mm1、Mm2來儲(chǔ)存數(shù)據(jù)；晶體管MA1、MA2則分別控制存儲(chǔ)單元31A、31B的數(shù)據(jù)存取。晶體管Mm1、Mm2的柵極分別以控制電壓Vm1、Vm2控制偏壓；晶體管MA1、MA2的柵極則分別以控制電壓VA1、VA2控制。在存儲(chǔ)單元31A中，晶體管MA1除了柵極外，一極連接到晶體管Mm1，另一極成為存儲(chǔ)單元31A輸出電流的數(shù)據(jù)端，通過節(jié)點(diǎn)Nd1與負(fù)載隔離單元32A連接到節(jié)點(diǎn)N5。同理，晶體管MA2的一極連接到晶體管Mm2，另一極成為存儲(chǔ)單元31B的數(shù)據(jù)端，通過節(jié)點(diǎn)Nd2連接至節(jié)點(diǎn)N5。負(fù)載隔離單元32A、32B中分別以反相器Iv1、Iv2來控制金屬氧化物半導(dǎo)體晶體管M5、M6的柵極。做為參考單元的晶體管M7的柵極由控制電壓Vc控制，另外兩極中一極連接到電源Vdd，一極做為一參考端，與負(fù)載隔離單元32B連接到節(jié)點(diǎn)N6，用于輸出晶體管M7產(chǎn)生的參考電流Ir。讀出單元SA為一差動(dòng)讀出放大器，具有第一比較端N1c、第二比較端N2c，用于根據(jù)兩比較端間的電壓差產(chǎn)生一數(shù)據(jù)信號(hào)Vr。均衡單元34中以金屬氧化物半導(dǎo)體晶體管Mta、Mtb形成一傳輸門電路，并通過一控制電壓Veq及一反相器Iv3來控制這個(gè)傳輸門電路的開關(guān)；當(dāng)傳輸門電路導(dǎo)通開啟時(shí)，會(huì)讓節(jié)點(diǎn)N1(即第一比較端N1c)及節(jié)點(diǎn)N3(即第二比較端N2c)短路；反之，當(dāng)均衡單元中的傳輸門電路關(guān)斷不導(dǎo)通，節(jié)點(diǎn)N1就不再短路于節(jié)點(diǎn)N3。晶體管M1做為第一負(fù)載單元，連接為二極管，一端為第一端，與讀出單元SA連接到節(jié)點(diǎn)N1；另一端則連至地端G?；谙嗨频呐渲茫w管M3做為第三負(fù)載單元，一端為第三端，與讀出單元SA連接到節(jié)點(diǎn)N3，另一端也連至地端G。
本發(fā)明存儲(chǔ)器30與公知存儲(chǔ)器20結(jié)構(gòu)上主要不同之處，在于本發(fā)明中除了第一、第三負(fù)載元件外，還另設(shè)有第二負(fù)載元件36A、第四負(fù)載元件36B。第二負(fù)載元件36A中設(shè)有金屬氧化物半導(dǎo)體晶體管Msa及M2；晶體管Msa為一開關(guān)晶體管，其柵極同樣受控制電壓Veq控制，另外兩極中一極連接到晶體管Msa，另一極則做為第二端，與讀出單元SA連接到節(jié)點(diǎn)N2；晶體管M2則連接為二極管而成為一負(fù)載晶體管，其源極連接到晶體管Msa。第四負(fù)載單元中也有設(shè)有金屬氧化物半導(dǎo)體晶體管Msb及M4；做為開關(guān)晶體管的晶體管Msb，其柵極同樣由控制電壓Veq來控制，另兩極中一極連接到二極管接法的晶體管M4，一極做為第四端，與讀出單元SA連接到節(jié)點(diǎn)N4。晶體管M4也做為一負(fù)載晶體管，其源極連接到晶體管Msb。當(dāng)?shù)诙?fù)載單元36A中的開關(guān)晶體管Msa被控制電壓Veq控制導(dǎo)通時(shí)，電流就得以經(jīng)由晶體管Msa流入負(fù)載晶體管M2，由負(fù)載晶體管M2在節(jié)點(diǎn)N2建立電壓；此時(shí)第二負(fù)載單元36A就被啟用。當(dāng)控制電壓Veq控制開關(guān)電晶關(guān)斷時(shí)，第二負(fù)載單元36A就會(huì)被禁止不再由節(jié)點(diǎn)N2接收電流，并在節(jié)點(diǎn)N2呈現(xiàn)高輸入阻抗的狀態(tài)。第四負(fù)載單元36B的工作情形也可依此類推。
類似于公知存儲(chǔ)器，存儲(chǔ)器30也是由各存儲(chǔ)單元中具有浮動(dòng)?xùn)艠O的晶體管來儲(chǔ)存對(duì)應(yīng)于數(shù)字?jǐn)?shù)據(jù)的電荷。在同樣的柵極偏壓下，浮動(dòng)?xùn)艠O具有不同電荷量的晶體管也會(huì)產(chǎn)生不同的數(shù)據(jù)電流。根據(jù)數(shù)據(jù)電流于各負(fù)載元件建立的電壓，讀出單元SA就能讀出存儲(chǔ)單元中儲(chǔ)存的數(shù)據(jù)。舉例來說，當(dāng)存儲(chǔ)器30要讀取存儲(chǔ)單元31A中儲(chǔ)存的數(shù)據(jù)時(shí)，就會(huì)以控制電壓Vm1、VA1分別來導(dǎo)通存儲(chǔ)單元31A中的晶體管Mm1、MA1。晶體管Mm1會(huì)依照其浮動(dòng)?xùn)艠O中儲(chǔ)存的電荷量產(chǎn)生一數(shù)據(jù)電流If，經(jīng)由導(dǎo)通的晶體管MA1流至節(jié)點(diǎn)N5。在此同時(shí)存儲(chǔ)器30也會(huì)以控制電壓VA2控制存儲(chǔ)單元31B中的晶體管MA2關(guān)斷而不導(dǎo)通，以免干擾對(duì)存儲(chǔ)單元31A中數(shù)據(jù)的讀取。
繼續(xù)參考圖6(并一并參考圖5)。圖6為存儲(chǔ)器30的數(shù)據(jù)讀取過程中，第一比較端N1c及第二比較端N2c的電壓隨時(shí)間變化的示意圖；圖6的橫軸為時(shí)間，縱軸為電壓大??；其中曲線V(N1c)H、V(N1c)L代表第一比較端N1c電壓變化的情形，曲線V(N2c)代表第二比較端N2c電壓變化的情形。在時(shí)間點(diǎn)t0前，讀取程序尚未開始，第一比較端N1c及第二比較端N2c的電壓會(huì)被充電至高電壓。到了時(shí)間點(diǎn)t0，存儲(chǔ)單元31A開始提供數(shù)據(jù)電流If，控制電壓Vc也會(huì)控制晶體管M7開始提供參考電流Ir，同時(shí)控制電壓Veq也會(huì)使均衡單元34中的傳輸門電路導(dǎo)通，以將節(jié)點(diǎn)N1及節(jié)點(diǎn)N3短路；此時(shí)同樣受控制電壓Veq控制的開關(guān)晶體管Msa、Msb都會(huì)導(dǎo)通，使第二、第四負(fù)載單元36A、36B啟用。這樣一來，控制電流就會(huì)經(jīng)由負(fù)載隔離單元32A、32B及節(jié)點(diǎn)N1、N2分流至負(fù)載晶體管M2及晶體管M1(甚至是晶體管M3及M4)；等效于增加了放電的途徑，使得第一比較端N1c連同第二比較端N2c的電壓能夠快速降低至接近穩(wěn)態(tài)，就如同圖6中從時(shí)間點(diǎn)t0到時(shí)間點(diǎn)t1的時(shí)間段T1所示。在此時(shí)間段T1內(nèi)，負(fù)載隔離單元32A、32B中的反相器Iv1、Iv2也會(huì)分別改變晶體管M5、M6的偏壓，增加這兩個(gè)晶體管源極、漏極間的等效阻抗，加速暫態(tài)的過程。到了時(shí)間點(diǎn)t1，控制電壓Veq會(huì)改變電壓值，使均衡單元34中的傳輸門電路關(guān)斷不導(dǎo)通，同時(shí)第二、第四負(fù)載單元中的開關(guān)晶體管Msa、Msb也會(huì)不導(dǎo)通，使這兩個(gè)負(fù)載單元被禁止。此時(shí)數(shù)據(jù)電流If不再流入第二負(fù)載單元36A，僅會(huì)流入第一負(fù)載單元的晶體管M1，以根據(jù)數(shù)據(jù)電流If的大小建立最后的穩(wěn)態(tài)電壓VH或VL(如圖6中所示)；同理參考電流Ir也不再流入第四負(fù)載單元36B，僅會(huì)流入第三負(fù)載單元的晶體管M3以建立穩(wěn)態(tài)的參考電壓VR。到了時(shí)間點(diǎn)t2，讀出單元SA就能根據(jù)第一比較端N1c及第二比較端N2c的電壓差來判斷存儲(chǔ)單元31A中儲(chǔ)存的數(shù)據(jù)內(nèi)容，并產(chǎn)生對(duì)應(yīng)的數(shù)據(jù)信號(hào)Vr。
總的來說，本發(fā)明的構(gòu)思是在數(shù)據(jù)讀取的暫態(tài)過程(即圖6中的時(shí)間段T1)中，啟用額外的兩個(gè)負(fù)載單元36A、36B，來縮短暫態(tài)所需的時(shí)間；將要到達(dá)穩(wěn)態(tài)之時(shí)，才會(huì)將第二、第四負(fù)載單元36A、36B被禁止，以原來的負(fù)載單元晶體管M1來建立第一比較端N1c的穩(wěn)態(tài)電壓。在實(shí)際實(shí)施時(shí)，本發(fā)明中的晶體管M1是長寬比較小的晶體管，負(fù)載晶體管M2是長寬比較大的晶體管。在時(shí)間段T1中，晶體管M2能提供阻抗較小(與晶體管M1相比)的放電途徑，連同晶體管M1提供的放電途徑，就能使第一比較端N1c的電壓快速下降，減少暫態(tài)所需的時(shí)間。到了時(shí)間點(diǎn)t1后的時(shí)間段T2(見圖6)，第二負(fù)載單元36A被禁止而不再漏取電流，完全由晶體管M1來根據(jù)數(shù)據(jù)電流If建立穩(wěn)態(tài)電壓VH或VL。如前面討論過的，長寬比較小的晶體管能根據(jù)數(shù)據(jù)電流If產(chǎn)生差別較大的穩(wěn)態(tài)電壓，增加存儲(chǔ)器的操作裕度。如此一來，本發(fā)明就能一方面縮短暫態(tài)時(shí)間、加速讀取過程，另一方面也能有較佳的操作裕度。假設(shè)本發(fā)明存儲(chǔ)器30中的負(fù)載晶體管M2與公知存儲(chǔ)器20的負(fù)載晶體管Ta1相同，各存儲(chǔ)單元、負(fù)載隔離電路也相同，則圖6中的曲線V(N1b)L可代表存儲(chǔ)器20的第一比較端N1b的電壓變化曲線之一。與之比較，可知本發(fā)明的暫態(tài)較短，操作裕度也能有效增加。
參考圖7。圖7為本發(fā)明存儲(chǔ)器30中讀出單元SA一實(shí)施例的電路示意圖。在此實(shí)施例中以晶體管Q1、Q2做為差動(dòng)輸入對(duì)，晶體管Q3、Q4為動(dòng)態(tài)負(fù)載，晶體管Q5受控制電壓Vi控制，為一偏壓用的電流源。
參考圖8。圖8為本發(fā)明另一實(shí)施例的存儲(chǔ)器40的電路示意圖。存儲(chǔ)器40中設(shè)有存儲(chǔ)單元41A及41B、負(fù)載隔離單元42A及42B、均衡單元44、讀出單元SAb、做為第一負(fù)載單元的晶體管QL1、做為第三負(fù)載單元的晶體管QL3及第二負(fù)載單元46A、第四負(fù)載單元46B，還有作為參考單元的晶體管QL7。均衡單元44及第二負(fù)載單元46A、第四負(fù)載單元4B同樣以控制電壓Veq2來控制。存儲(chǔ)器40與存儲(chǔ)器30主要不同之處在于，存儲(chǔ)器30是以存儲(chǔ)單元為電流源(current)、負(fù)載單元為電流吸收源(current sink)；存儲(chǔ)器40則以負(fù)載單元為電流源，存儲(chǔ)單元為電流吸收源。存儲(chǔ)器40在讀取數(shù)據(jù)時(shí)，會(huì)先將讀出單元SAb兩比較端的電壓放電至低電位，再通過負(fù)載單元將兩比較端的電壓充電至穩(wěn)態(tài)電位。在充電的暫態(tài)過程中，均衡單元會(huì)導(dǎo)通將兩比較端短路，同使也會(huì)啟用第二、第四負(fù)載元件，提供低阻抗的充電路徑，縮短充電的暫態(tài)過程；最后第二、第四負(fù)載元件會(huì)隨均衡單元44關(guān)斷而被禁止，改以負(fù)載單元的晶體管QL1、QL3來建立最后的穩(wěn)態(tài)電壓，以供讀出單元SAb來判斷存儲(chǔ)單元中儲(chǔ)存的數(shù)據(jù)內(nèi)容，并輸出為數(shù)據(jù)信號(hào)Vr。存儲(chǔ)器40運(yùn)作的情形可由前述對(duì)本發(fā)明的討論類推而得，縮短讀取過程、增加操作裕度的優(yōu)點(diǎn)也一致；在不妨礙本發(fā)明技術(shù)公開的情形下，不再贅述。當(dāng)然，本發(fā)明的構(gòu)思也可應(yīng)用于其他非易失性存儲(chǔ)器(如掩膜型只讀存儲(chǔ)器(mask read-only-memory))，或是具有ONO柵極的金屬氧化物半導(dǎo)體晶體管(SONOS)；換句話說，各存儲(chǔ)單元中的晶體管除了前面討論過的具有浮動(dòng)?xùn)艠O的晶體管，也可以是其他型態(tài)、做為非易失性儲(chǔ)存的晶體管。另外，本發(fā)明于圖5中作為負(fù)載晶體管的p型晶體管M1至M4也可以是n型二極管連接形式的晶體管(就像圖8中的負(fù)載晶體管QL1、QL3)；同理，圖8中的n型晶體管QL1、QL3及負(fù)載單元46A、46B中的負(fù)載晶體管，也可采用p型二極管連接的金屬氧化物半導(dǎo)體晶體管，就如圖5中的實(shí)施例所示。
在公知技術(shù)的存儲(chǔ)器中，僅以單一負(fù)載單元提供充放電途徑，因而使得公知技術(shù)無法有效兼顧讀取速度及操作裕度。相較之下，本發(fā)明的存儲(chǔ)器能以動(dòng)態(tài)啟用的額外負(fù)載單元來增加讀取過程中的暫態(tài)充放電途徑，使得讀取速度能有效增加。在暫態(tài)過程將結(jié)束之際再使額外的負(fù)載單元被禁止，改由長寬比較小的晶體管做為負(fù)載來達(dá)到最后的穩(wěn)態(tài)電壓，以增加操作裕度。這樣一來，本發(fā)明的存儲(chǔ)器就能在縮短讀取過程時(shí)兼顧數(shù)據(jù)讀取的正確性。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等效變化與改進(jìn)，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種存儲(chǔ)器，其包含有至少一存儲(chǔ)單元，其具有一數(shù)據(jù)端；該存儲(chǔ)單元用于儲(chǔ)存數(shù)據(jù)，并根據(jù)該數(shù)據(jù)于該數(shù)據(jù)端提供一數(shù)據(jù)電流；一讀出單元，其具有第一比較端；該第一比較端電連接到該數(shù)據(jù)端；該讀出單元用于根據(jù)該第一比較端的電壓與一參考電壓間的電壓差產(chǎn)生對(duì)應(yīng)的數(shù)據(jù)信號(hào)；第一負(fù)載單元，其具有第一端；該第一端連接到該第一比較端；該第一負(fù)載單元用于根據(jù)該第一端輸入的電流于該第一端產(chǎn)生電壓；以及第二負(fù)載單元，其具有第二端；該第二端連接到該第一比較端；該第二負(fù)載單元可啟用或被禁止，當(dāng)該第二負(fù)載單元啟用時(shí)，該第二負(fù)載單元會(huì)根據(jù)該第二端輸入的電流于該第二端產(chǎn)生對(duì)應(yīng)的電壓，使得不同的輸入電流對(duì)應(yīng)至不同的電壓；當(dāng)該第二負(fù)載單元被禁止時(shí)，該第二負(fù)載單元會(huì)停止由該第二端輸入電流；其中當(dāng)該存儲(chǔ)單元提供該數(shù)據(jù)電流時(shí)，該第二負(fù)載單元會(huì)先啟用，使該數(shù)據(jù)電流得以經(jīng)由該第一比較端輸入至該第一負(fù)載單元及該第二負(fù)載單元；當(dāng)該第二負(fù)載單元啟用的時(shí)間超過一預(yù)設(shè)值后，該第二負(fù)載單元會(huì)被禁止，使該數(shù)據(jù)電流輸入至該第一負(fù)載單元而停止輸入至該第二負(fù)載單元，而該讀出單元會(huì)根據(jù)該第一比較端的電壓及該參考電壓間的電壓差產(chǎn)生該數(shù)據(jù)信號(hào)，使該存儲(chǔ)器得以讀取該存儲(chǔ)單元儲(chǔ)存的數(shù)據(jù)；其中當(dāng)該第二負(fù)載單元被禁止而該讀出單元根據(jù)該第一比較端的電壓及該參考電壓間的電壓差產(chǎn)生該數(shù)據(jù)信號(hào)時(shí)，該第二端的電壓會(huì)與該參考電壓實(shí)質(zhì)相異。
2.如權(quán)利要求1所述的存儲(chǔ)器，其中該讀出單元另設(shè)有第二比較端，而該存儲(chǔ)器還包含有一參考單元，其具有一參考端，該參考端電連接到該第二比較端，而該參考單元用于于該參考端提供一參考電流；以及第三負(fù)載單元，其具有第三端；該第三端連接到該第二比較端，該第三負(fù)載單元用于根據(jù)該第三端輸入的電流于該第三端產(chǎn)生一電壓；其中當(dāng)該第二負(fù)載單元被禁止時(shí)，該參考電流會(huì)經(jīng)由該第二比較端輸入至該第三負(fù)載單元的該第三端，使該第三負(fù)載單元得以于該第三端產(chǎn)生該參考電壓。
3.如權(quán)利要求2所述的存儲(chǔ)器，其還包含有一均衡單元，連接到該第一比較端及該第二比較端之間，當(dāng)該第二負(fù)載單元啟用時(shí)，該均衡單元會(huì)使該第一比較端得以和該第二比較端短路，并使該第一比較端的電壓得以實(shí)質(zhì)相等于該第二比較端的電壓；當(dāng)該第二負(fù)載單元被禁止時(shí)，該均衡單元會(huì)使該第一比較端不再與該第二比較端短路。
4.如權(quán)利要求2所述的存儲(chǔ)器，其還包含有第四負(fù)載單元，其具有第四端，該第四端連接到該第二比較端，該第四負(fù)載單元用于根據(jù)該第四端輸入的電流于該第四端產(chǎn)生一電壓；其中當(dāng)該第二負(fù)載單元啟用時(shí)，該參考電流會(huì)經(jīng)由該第二比較端輸入至該第三負(fù)載單元及該第四負(fù)載單元。
5.如權(quán)利要求2所述的存儲(chǔ)器，其還包含有一負(fù)載隔離單元，電連接到該參考端及該第二比較端之間，用于將該參考電流由該參考端傳輸至該第二比較端。
6.如權(quán)利要求1所述的存儲(chǔ)器，其還包含有一負(fù)載隔離單元，電連接到該數(shù)據(jù)端與該第一比較端之間，用于將該數(shù)據(jù)電流由該數(shù)據(jù)端傳輸至該第一比較端。
7.如權(quán)利要求1所述的存儲(chǔ)器，其中該存儲(chǔ)單元中包含有一具有浮動(dòng)?xùn)艠O的金屬氧化物半導(dǎo)體晶體管，或是一具有ONO柵極的金屬氧化物半導(dǎo)體晶體管，或是一掩膜型只讀儲(chǔ)器。
8.如權(quán)利要求1所述的存儲(chǔ)器，其中當(dāng)該第一負(fù)載單元第一端的電壓等于該第二負(fù)載單元第二端的電壓時(shí)，該第一負(fù)載單元于該第一端輸入的電流會(huì)小于該第二負(fù)載單元于該第二端輸入的電流。
9.如權(quán)利要求1所述的存儲(chǔ)器，其中當(dāng)該存儲(chǔ)單元儲(chǔ)存的數(shù)據(jù)為第一數(shù)據(jù)時(shí)，該存儲(chǔ)單元能提供第一數(shù)據(jù)電流；當(dāng)該存儲(chǔ)單元儲(chǔ)存的數(shù)據(jù)為第二數(shù)據(jù)時(shí)，該存儲(chǔ)單元能提供第二數(shù)據(jù)電流；而該第一負(fù)載單元接收該第一數(shù)據(jù)電流后產(chǎn)生的電壓與接收該第二數(shù)據(jù)電流后產(chǎn)生的電壓兩者間的電壓差為第一電壓差；該第二負(fù)載單元接收該第一數(shù)據(jù)電流后產(chǎn)生的電壓與接收該第二數(shù)據(jù)電流后產(chǎn)生的電壓兩者間的電壓差為第二電壓差，其中該第一電壓差會(huì)大于該第二電壓差。
10.如權(quán)利要求1所述的存儲(chǔ)器，其中該第二負(fù)載單元中包含有一負(fù)載晶體管，其具有一源極；以及一開關(guān)晶體管，電連接到該源極及該第二端之間，當(dāng)該第二負(fù)載單元啟用時(shí)，該開關(guān)晶體管會(huì)導(dǎo)通使該第二端的電流得以經(jīng)由該開關(guān)晶體管輸入至該源極；當(dāng)該第二負(fù)載單元被禁止時(shí)，該開關(guān)晶體管會(huì)關(guān)斷使該第二端的電流實(shí)質(zhì)上不會(huì)經(jīng)由該開關(guān)晶體管輸入至該源極。
11.一種用于一存儲(chǔ)器的方法，用于讀取儲(chǔ)存于該存儲(chǔ)器中的信息；該存儲(chǔ)器包含有至少一存儲(chǔ)單元，其具有一數(shù)據(jù)端；該存儲(chǔ)單元用于儲(chǔ)存數(shù)據(jù)，并根據(jù)該數(shù)據(jù)于該數(shù)據(jù)端提供對(duì)應(yīng)的數(shù)據(jù)電流；第一負(fù)載單元，其具有第一端，該第一端電連接到該數(shù)據(jù)端；該第一負(fù)載單元用于根據(jù)該第一端輸入的電流于該第一端產(chǎn)生一電壓；以及第二負(fù)載單元，其具有第二端；該第二端連接到該第一端；該第二負(fù)載單元可啟用或被禁止，當(dāng)該第二負(fù)載單元啟用時(shí)，該第二負(fù)載單元會(huì)根據(jù)該第二端輸入的電流于該第二端產(chǎn)生一對(duì)應(yīng)的電壓，并使不同的輸入電流對(duì)應(yīng)至不同的電壓；當(dāng)該第二負(fù)載單元被禁止時(shí)，該第二負(fù)載單元會(huì)停止由該第二端輸入電流；該方法包含有以該存儲(chǔ)單元提供該數(shù)據(jù)電流至該數(shù)據(jù)端；啟用該第二負(fù)載單元，使該數(shù)據(jù)電流得以輸入至該第一負(fù)載單元及該第二負(fù)載單元；在該第二負(fù)載單元啟用的時(shí)間超過一預(yù)設(shè)值后，使該第二負(fù)載單元被禁止以使該數(shù)據(jù)電流輸入至該第一負(fù)載單元而停止輸入至該第二負(fù)載單元；以及根據(jù)該第一負(fù)載單元第一端的電壓及一參考電壓，判斷該存儲(chǔ)單元中儲(chǔ)存的數(shù)據(jù)；其中當(dāng)該第二負(fù)載單元被禁止而該讀出單元根據(jù)該第一端的電壓及該參考電壓間的電壓差判斷該存儲(chǔ)單元中的數(shù)據(jù)時(shí)，該第二端的電壓會(huì)與該參考電壓實(shí)質(zhì)相異。
12.如權(quán)利要求11所述的方法，其中該存儲(chǔ)器還包含有一參考單元，其具有一參考端，該參考單元用于于該參考端提供一參考電流；以及第三負(fù)載單元，其具有第三端；該第三端電連接到該參考端，該第三負(fù)載單元用于根據(jù)該第三端接收的電流于該第三端產(chǎn)生一電壓；其中當(dāng)該第二負(fù)載單元被禁止時(shí)，該參考電流會(huì)輸入至該第三端，使該第三負(fù)載單元得以于該第三端產(chǎn)生該參考電壓。
13.如權(quán)利要求12所述的方法，其還包含有當(dāng)?shù)诙?fù)載單元啟用時(shí)，使該第一端和該第三端短路，以使該第一端的電壓得以實(shí)質(zhì)相等于該第三端的電壓；當(dāng)該第二負(fù)載單元被禁止時(shí)，使該第一端與該第三端間不再短路。
14.如權(quán)利要求11所述的方法，其中該存儲(chǔ)器還包含有一負(fù)載隔離單元，電連接到該參考端及該第三端之間，用于將該參考電流由該參考端傳輸至該第三端。
15.如權(quán)利要求11所述的方法，其中該存儲(chǔ)器還包含有一負(fù)載隔離單元，電連接到該數(shù)據(jù)端與該第一端之間，用于將該數(shù)據(jù)電流由該數(shù)據(jù)端傳輸至該第一端。
16.如權(quán)利要求11所述的方法，其中該存儲(chǔ)單元包含有一具有浮動(dòng)?xùn)艠O的金屬氧化物半導(dǎo)體晶體管，或是一具有ONO柵極的金屬氧化物半導(dǎo)體晶體管(SONOS)，或是一掩膜型只讀儲(chǔ)器。
17.如權(quán)利要求11所述的方法，其中當(dāng)該第一負(fù)載單元第一端的電壓等于該第二負(fù)載單元第二端的電壓時(shí)，該第一負(fù)載單元于該第一端輸入的電流會(huì)小于該第二負(fù)載單元于該第二端輸入的電流。
18.如權(quán)利要求11所述的方法，其中當(dāng)該存儲(chǔ)單元儲(chǔ)存的數(shù)據(jù)為第一數(shù)據(jù)時(shí)，該存儲(chǔ)單元會(huì)提供第一數(shù)據(jù)電流；當(dāng)該存儲(chǔ)單元儲(chǔ)存的數(shù)據(jù)為第二數(shù)據(jù)時(shí)，該存儲(chǔ)單元會(huì)提供第二數(shù)據(jù)電流；而該第一負(fù)載單元接收該第一數(shù)據(jù)電流后產(chǎn)生的電壓與接收該第二數(shù)據(jù)電流后產(chǎn)生的電壓兩者間的電壓差為第一電壓差；該第二負(fù)載單元接收該第一數(shù)據(jù)電流后產(chǎn)生的電壓與接收該第二數(shù)據(jù)電流后產(chǎn)生的電壓兩者間的電壓差為第二電壓差，其中該第一電壓差會(huì)大于該第二電壓差。
全文摘要
本發(fā)明提供一種非易失性存儲(chǔ)器的放大器，該存儲(chǔ)器包含有至少一存儲(chǔ)單元，用于儲(chǔ)存數(shù)據(jù)以提供一數(shù)據(jù)電流；一具有第一端的較弱的第一負(fù)載單元；一具有第二端的較強(qiáng)的第二負(fù)載單元，及一讀出單元。第一負(fù)載單元及第二負(fù)載單元能接受電流輸入以分別于該第一端及該第二端建立電壓。當(dāng)存儲(chǔ)單元提供數(shù)據(jù)電流時(shí)，較強(qiáng)的第二負(fù)載單元會(huì)先啟用，使數(shù)據(jù)電流得以輸入至第一負(fù)載單元及第二負(fù)載單元；當(dāng)?shù)诙?fù)載單元啟用的時(shí)間超過一預(yù)設(shè)值后，該第二負(fù)載單元會(huì)被禁止，使數(shù)據(jù)電流輸入至較弱的第一負(fù)載單元而停止輸入至第二負(fù)載單元，而讀出單元會(huì)根據(jù)第一端的電壓及參考電壓間的電壓差產(chǎn)生數(shù)據(jù)信號(hào)，使該存儲(chǔ)器得以讀取該存儲(chǔ)單元儲(chǔ)存的數(shù)據(jù)。
文檔編號(hào)G11C16/06GK1453794SQ0211854
公開日2003年11月5日 申請(qǐng)日期2002年4月27日 優(yōu)先權(quán)日2002年4月27日
發(fā)明者許佑銘, 胡凌彰 申請(qǐng)人:力旺電子股份有限公司