專利名稱：用于半導(dǎo)體器件的占空比校正電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，并尤其涉及用于校正外部時鐘信號的占空比的占空比校正電路。
背景技術(shù)：
時鐘信號占空比表明了時鐘信號的脈沖周期的脈沖寬度比率。在采用數(shù)字時鐘的應(yīng)用中，正確地調(diào)整時鐘信號的占空比很重要。例如，如果施加到同步半導(dǎo)體存儲器件的時鐘信號的占空比未受到精確的控制，則存儲器件的輸出數(shù)據(jù)可能會失真，因?yàn)樗c時鐘信號是同步的。
一般說來，同步半導(dǎo)體存儲器件的輸出數(shù)據(jù)是一致的，使得可以獲得精確的數(shù)據(jù)發(fā)送/接收。為了獲得這樣的精確的數(shù)據(jù)發(fā)送/接收，使用具有50％的占空比和與數(shù)據(jù)的傳輸頻率相同的頻率的系統(tǒng)。所述50％的占空比表明了時鐘信號的高電平部分和低電平部分是相等的。
當(dāng)時鐘占空比不為50％的時鐘信號被輸入到同步半導(dǎo)體存儲器件時，使用占空比校正電路將該時鐘信號轉(zhuǎn)換為占空比為50％的時鐘信號。
美國專利No.6,320,438中公開了現(xiàn)有技術(shù)的占空比校正電路。圖1示出了美國專利No.6,320,438中的占空比校正電路的示例。
參考圖1，所述占空比校正電路包括具有串聯(lián)的PMOS晶體管12和14以及NMOS晶體管16和18的調(diào)制器56、具有驅(qū)動器33的檢測器、電阻器21和電容器22、以及具有誤差信號放大器30和輸出電容器24的環(huán)路補(bǔ)償器。
調(diào)制器56中的晶體管14和16通過公共柵極接收從振蕩器(未示出)輸出的時鐘信號CLK IN，并通過公共漏極輸出驅(qū)動器33的輸入信號DRIVERIN。所述晶體管14和16沒有直接與電源電壓和地線相連。相反，晶體管14和16通過晶體管12和18而與電源電壓和地線相連以限制流入晶體管14和16的電流。所述晶體管12和18通過其各自的柵極接收控制信號CTL。
驅(qū)動器33增加從調(diào)制器56輸出的信號DRIVER IN的轉(zhuǎn)換速率(slewrate)以增強(qiáng)DRIVER IN信號，并然后輸出期望的信號DRIVER OUT。
所述檢測器和環(huán)路補(bǔ)償器形成反饋環(huán)路。檢測器輸出驅(qū)動器33的輸出信號DRIVER OUT的平均電壓，并且環(huán)路補(bǔ)償器放大檢測器的輸出信號DETOUT與參考電壓VDD/2之間的差值，從而控制控制信號CTL。所述控制信號CTL再次被輸入調(diào)制器56，并重復(fù)上述過程，直到驅(qū)動器33的輸出信號DRIVER OUT的占空比為50％為止。
圖2是圖示了圖1所示的調(diào)制器56的輸出信號的曲線圖，其中橫軸指明時間T而縱軸表示電壓V。
如圖2所示，當(dāng)施加1.8V的電源電壓時，調(diào)制器56的輸出信號DRIVERIN具有低轉(zhuǎn)換速率和尖銳的形狀。這樣的輸出信號是由具有控制信號和時鐘信號被施加到其晶體管的柵極的棧結(jié)構(gòu)的占空比校正電路產(chǎn)生的。因此，調(diào)制器56具有低轉(zhuǎn)換速率并且它對制造過程、施加的電壓和變化的溫度敏感。此外，所述調(diào)制器56具有長延遲時間并且不以高頻率工作。

發(fā)明內(nèi)容
本發(fā)明的示范性實(shí)施例提供了一種用于半導(dǎo)體器件的占空比校正電路，它具有高轉(zhuǎn)換速率和高速度并且能夠具有高穩(wěn)定性地以高頻率工作。
根據(jù)本發(fā)明的一個方面，一種用于半導(dǎo)體器件的占空比校正電路，其與外部時鐘同步并校正占空比，該占空比校正電路包括反相器結(jié)構(gòu)的調(diào)制器，其具有至少一只或更多晶體管，所述調(diào)制器用于通過任一晶體管的一個源極端和體(bulk)而接收控制信號并用于響應(yīng)于外部時鐘信號而校正占空比；驅(qū)動器，用于將調(diào)制器的輸出信號轉(zhuǎn)換為全擺動電平并用于輸出調(diào)制器的轉(zhuǎn)換后的輸出信號；和反饋環(huán)路，用于響應(yīng)于驅(qū)動器的輸出信號而產(chǎn)生控制信號。
所述反饋環(huán)路包括檢測器電路，用于集成驅(qū)動器的輸出信號；比較器，用于將檢測器電路的輸出信號與參考信號作比較并用于輸出其比較結(jié)果；和穩(wěn)定電路，用于穩(wěn)定比較器的輸出信號并用于輸出控制信號。
所述調(diào)制器可能是一種反相器電路，其中一只PMOS晶體管和一只NMOS晶體管串聯(lián)并通過公共柵極接收外部時鐘信號。該驅(qū)動器可包括緩沖器。
穩(wěn)定電路可包括低通濾波器。該穩(wěn)定電路可具有這樣的結(jié)構(gòu)，使得NMOS晶體管的源極與地線端相連接，并且控制信號被施加到PMOS晶體管的源極和體。該穩(wěn)定電路也可具有這樣的結(jié)構(gòu)，使得電源電壓被施加到PMOS晶體管的源極，并且控制信號被施加到NMOS晶體管的源極和體。
根據(jù)本發(fā)明的另一方面，提供了一種用于校正與外部時鐘信號同步的半導(dǎo)體器件的占空比的方法。
所述方法包含(a)在調(diào)制器的多個晶體管中的一個的源極和體，接收控制信號；(b)在調(diào)制器，響應(yīng)于外部時鐘信號而校正占空比；(c)在驅(qū)動器，將調(diào)制器的輸出信號轉(zhuǎn)換為全擺動電平；(d)在驅(qū)動器，輸出轉(zhuǎn)換后的調(diào)制器的輸出信號；和(e)在反饋環(huán)路電路，響應(yīng)于驅(qū)動器的輸出信號而產(chǎn)生控制信號。
步驟(e)包含(e-1)在檢測器，集成驅(qū)動器的輸出信號；(e-2)在比較器，將檢測器的輸出信號與參考信號作比較；(e-3)從比較器，輸出比較結(jié)果；(e-4)在穩(wěn)定器，穩(wěn)定比較器的輸出信號；和(e-5)在穩(wěn)定器，輸出控制信號。
所述方法還包括重復(fù)步驟(a-e)，直到獲得期望的占空比為止。期望的占空比為50％。


通過參考附圖對本發(fā)明的示范性實(shí)施例進(jìn)行描述，其中圖1是傳統(tǒng)占空比校正電路；圖2是如圖1所示的調(diào)制器的輸出信號的曲線圖；圖3是根據(jù)本發(fā)明的示范性實(shí)施例的占空比校正電路的方框圖；圖4是圖3的占空比校正電路的示范性電路圖；圖5是圖3的占空比校正電路的另一示范性電路圖；和圖6是如圖4所示的調(diào)制器的輸出信號的曲線圖。
具體實(shí)施例方式
將通過參考圖3、4、5和6對本發(fā)明的示范性實(shí)施例進(jìn)行描述。
圖3是根據(jù)本發(fā)明的示范性實(shí)施例的占空比校正電路的方框圖。
參考圖3，所述占空比校正電路包括調(diào)制器110、驅(qū)動器120和反饋環(huán)路160。所述反饋環(huán)路160包括檢測器130、比較器140和穩(wěn)定電路150。
所述調(diào)制器110具有反相器結(jié)構(gòu)，使得其可包括一個或更多晶體管。通過一個或更多晶體管的源極端和體而輸入控制信號CTL，并且響應(yīng)于外部時鐘信號CLK IN而校正占空比。
所述驅(qū)動器120將調(diào)制器110的輸出信號DRIVER IN轉(zhuǎn)換為全擺動電平并將其作為信號DRIVER OUT輸出。所述檢測器130集成驅(qū)動器120的輸出信號DRIVER OUT。所述比較器140將檢測器電路130的輸出信號DET OUT與參考信號Verf作比較，并將其比較結(jié)果輸出到穩(wěn)定電路150。所述穩(wěn)定電器上150穩(wěn)定比較器140的輸出并輸出控制信號CTL，該控制信號隨后可被再次輸入到調(diào)制器110。
圖4是如圖3所示的占空比校正電路的示范性電路圖。
參考圖4，調(diào)制器110a由反相器電路構(gòu)成，其中一個PMOS晶體管112和一個NMOS晶體管114串聯(lián)并通過公共柵極接收外部時鐘信號CLK IN。
電源電壓VDD被施加到所述PMOS晶體管112的源極，并且控制信號CTL被施加到所述NMOS晶體管114的源極和體。
當(dāng)從振蕩器施加外部時鐘信號CLK IN時，電流受到通過其源極接收控制信號CTL的PMOS晶體管112和NMOS晶體管114的限制，并且具有高轉(zhuǎn)換速率的輸出信號DRIVER IN通過所述晶體管112和114的公共漏極輸出。主要作為占空比低于50％的時鐘信號而施加外部時鐘信號CLK IN。利用由檢測器電路130a、比較器140a和穩(wěn)定電路150a構(gòu)成的反饋電路160a對控制信號CTL進(jìn)行調(diào)整，并將其施加到調(diào)制器110a。
與調(diào)制器110a相連接的驅(qū)動器120a可包括用于緩沖調(diào)制器110a的輸出信號DRIVER IN并用于將輸出信號DRIVER IN轉(zhuǎn)換為全擺動電平的緩沖器。
驅(qū)動器120a的輸出信號DRIVER OUT成為反饋環(huán)路160a的輸入，并用于調(diào)整控制信號CTL。同樣，通過將精確調(diào)整的控制信號CTL輸入到調(diào)制器110a而輸出的驅(qū)動器120a的輸出信號DRIVER OUT具有50％的占空比，從而可獲得期望的信號。
所述檢測器電路130a可包括低通濾波器(LPF)類型電路，用于接收驅(qū)動器120a的輸出信號DRIVER OUT。構(gòu)成檢測器電路130a的LPF電路由電阻器R1和電容器C1構(gòu)成，并集成驅(qū)動器120a的輸出信號DRIVER OUT并輸出平均電壓信號DET OUT。
比較器140a可具有作為差動放大器的誤差信號放大器，用于放大非反相輸入端(+)和反相輸入端(-)之間的電壓差值。參考電壓Vref被供給到比較器140a的反相端(-)，并當(dāng)要求50％的占空比時，供給比電源電壓的一半VDD/2略低的電壓。所述參考電壓Vref可能由分壓器或基準(zhǔn)信號發(fā)生器供給。如果檢測器電路130a的輸出信號DET OUT的占空比為50％，則不改變比較器140a的輸出，但是如果檢測器電路130a的輸出信號DET OUT的占空比不為50％，則改變比較器140a的輸出以調(diào)整控制信號CTL。
提供穩(wěn)定電路150a來防止來自比較器140a的輸出信號的跳動(bounce)效應(yīng)，并且該穩(wěn)定電路150a包括低通濾波器LPF2。所述穩(wěn)定電路150a的低通濾波器LPF2由電阻器R2和電容器C2構(gòu)成，穩(wěn)定比較器140a的輸出信號并輸出比較器140a的輸出信號，使得輸出信號作為控制信號CTL而被再次輸入到調(diào)制器110a。
這些過程持續(xù)進(jìn)行直到占空比校正電路的輸出信號DRIVER OUT具有50％的占空比為止。
圖5是圖3的占空比校正電路的另一示范性電路圖。
參考圖5，調(diào)制器110b由反相電路構(gòu)成，其中一個PMOS晶體管116和一個NMOS晶體管118串聯(lián)并通過公共柵極接收外部時鐘信號CLK IN。
與圖4相反，圖5圖示了控制信號CTL被施加到PMOS晶體管116的源極和體并且NMOS晶體管118的源極接地的結(jié)構(gòu)。
當(dāng)從振蕩器施加外部時鐘信號CLK IN時，電流受到通過其源極接收控制信號CTL的NMOS晶體管118和PMOS晶體管116的限制，并且具有高轉(zhuǎn)換速率的輸出信號DRIVER IN通過所述晶體管116和118的公共漏極輸出。主要作為占空比低于50％的時鐘信號而施加外部時鐘信號CLK IN。利用由檢測器電路130b、比較器140b和穩(wěn)定電路150b構(gòu)成的反饋環(huán)路160b對控制信號CTL進(jìn)行調(diào)整，并將其施加到調(diào)制器110b。
與調(diào)制器110b相連接的驅(qū)動器120b可包括用于緩沖調(diào)制器110b的輸出信號DRIVER IN并用于將輸出信號DRIVER IN轉(zhuǎn)換為全擺動電平的緩沖器。
驅(qū)動器120b的輸出信號DRIVER OUT成為反饋環(huán)路160b的輸入，并用于調(diào)整控制信號CTL。同樣，通過將精確調(diào)整的控制信號CTL輸入到調(diào)制器110b而輸出的驅(qū)動器120b的輸出信號DRIVER OUT具有50％的占空比，從而可獲得期望的信號。
所述檢測器電路130b可包括LPF類型電路，用于接收驅(qū)動器120b的輸出信號DRIVER OUT。構(gòu)成檢測器電路130b的LPF電路由電阻器R3和電容器C3構(gòu)成，并集成驅(qū)動器120b的輸出信號DRIVER OUT并輸出平均電壓信號DET OUT。
比較器140b可具有作為差動放大器的誤差信號放大器，用于放大非反相輸入端(+)和反相輸入端(-)之間的電壓差值。參考電壓Vref被供給到比較器140b的反相端(-)，并當(dāng)要求50％的占空比時，供給比電源電壓的一半VDD/2略高的電壓。所述參考電壓Vref可由分壓器或基準(zhǔn)信號發(fā)生器供給。如果檢測器電路130b的輸出信號DET OUT的占空比為50％，則不改變比較器140b的輸出，但是如果檢測器電路130b的輸出信號DET OUT的占空比不為50％，則改變比較器140b的輸出信號以調(diào)整控制信號CTL。
提供穩(wěn)定電路150b來防止來自比較器140b的輸出信號的跳動效應(yīng)，并且該穩(wěn)定電路150b包括低通濾波器LPF2。所述穩(wěn)定電路150b的低通濾波器LPF2由電阻器R4和電容器C4構(gòu)成，穩(wěn)定比較器140b的輸出信號并輸出比較器140b的輸出信號，使得輸出信號作為控制信號CTL而被再次輸入到調(diào)制器110b。
這些過程持續(xù)進(jìn)行直到占空比校正電路的輸出信號DRIVER OUT具有50％的占空比為止。
圖6是圖示了如圖4所示的調(diào)制器110a的輸出信號DRIVER IN的波形的曲線圖，其中橫軸指明時間T而縱軸表示電壓V。
如圖6所示，調(diào)制器110a的輸出信號DRIVER IN與圖2的傳統(tǒng)波形不同。具體地說，圖6圖示了當(dāng)電源電壓Vdd為1.8V時的波形。與傳統(tǒng)情況相比，該波形具有增強(qiáng)的轉(zhuǎn)換速率。因此，與傳統(tǒng)波形相比，該波形更加接近于矩形波。
如上所述，在根據(jù)本發(fā)明的示范性實(shí)施例的占空比校正電路的調(diào)制器中，控制信號被施加到晶體管的源極和體，因此增強(qiáng)了其輸出信號的轉(zhuǎn)換速率并且提高了其速度。另外，根據(jù)本發(fā)明的示范性實(shí)施例的占空比校正電路能夠以高頻率執(zhí)行高度穩(wěn)定的操作。
盡管已參考其示范性實(shí)施例而具體示出和描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)明白，在不脫離所附權(quán)利要求限定的精神和范圍的情況下，可在其中進(jìn)行形式和細(xì)節(jié)上的各種變化。例如，可改變在此公開的電路的內(nèi)部結(jié)構(gòu)，或者可以將電路的內(nèi)部器件替換為其它等價(jià)器件。因此，這些或其它變化和修改應(yīng)在所附權(quán)利要求限定的本發(fā)明的精神和范圍之內(nèi)。
權(quán)利要求
1.一種用于半導(dǎo)體器件的占空比校正電路，所述電路包括調(diào)制器，具有至少一個或更多晶體管，所述調(diào)制器用于通過所述晶體管之一的源極端和體接收控制信號并用于響應(yīng)于外部時鐘信號而校正占空比；驅(qū)動器，用于將調(diào)制器的輸出信號轉(zhuǎn)換為全擺動電平并用于輸出轉(zhuǎn)換后的調(diào)制器的輸出信號；和反饋環(huán)路，用于響應(yīng)于驅(qū)動器的輸出信號而產(chǎn)生控制信號。
2.如權(quán)利要求1所述的電路，其中，所述反饋環(huán)路包括檢測器，用于集成驅(qū)動器的輸出信號；比較器，用于將檢測器的輸出信號與參考信號作比較并用于輸出比較結(jié)果；和穩(wěn)定器，用于穩(wěn)定比較器的輸出信號并用于輸出控制信號。
3.如權(quán)利要求2所述的電路，其中，該調(diào)制器是反相器電路，其中晶體管包括串聯(lián)的一個PMOS晶體管和一個NMOS晶體管，并通過公共柵極接收外部時鐘信號。
4.如權(quán)利要求3所述的電路，其中，所述檢測器具有低通濾波器。
5.如權(quán)利要求4所述的電路，其中，所述比較器包括誤差信號放大器。
6.如權(quán)利要求5所述的電路，其中，所述穩(wěn)定器包括低通濾波器。
7.如權(quán)利要求6所述的電路，其中，所述NMOS晶體管的源極與地線端相連接，并且控制信號被施加到PMOS晶體管的源極和體。
8.如權(quán)利要求6所述的電路，其中，所述PMOS晶體管通過源極接收施加的電源電壓，并且控制信號被施加到NMOS晶體管的源極和體。
9.如權(quán)利要求3所述的電路，其中，所述驅(qū)動器包括緩沖器。
10.一種用于與外部時鐘信號同步地校正半導(dǎo)體器件的占空比的方法，該方法包括(a)在調(diào)制器的多個晶體管中的一個的源極和體，接收控制信號；(b)在調(diào)制器，響應(yīng)于外部時鐘信號而校正占空比；(c)在驅(qū)動器，將調(diào)制器的輸出信號轉(zhuǎn)換為全擺動電平；(d)在驅(qū)動器，輸出經(jīng)轉(zhuǎn)換的調(diào)制器的輸出信號；和(e)在反饋環(huán)路，響應(yīng)于驅(qū)動器的輸出信號而產(chǎn)生控制信號。
11.如權(quán)利要求10所述的方法，其中步驟(e)包括(e-1)在檢測器，集成驅(qū)動器的輸出信號；(e-2)在比較器，將檢測器的輸出信號與參考信號作比較；(e-3)從比較器，輸出比較結(jié)果；(e-4)在穩(wěn)定器，穩(wěn)定比較器的輸出信號；和(e-5)在穩(wěn)定器，輸出控制信號。
12.如權(quán)利要求10所述的方法，還包括重復(fù)步驟(a-e)，直到獲得期望的占空比為止。
13.如權(quán)利要求12所述的方法，其中，期望的占空比為50％。
全文摘要
提供了一種用于半導(dǎo)體器件的占空比校正電路，它與外部時鐘同步并用于校正占空比。所述占空比校正電路包括具有至少一個或更多晶體管的反相器結(jié)構(gòu)的調(diào)制器。所述調(diào)制器通過所述晶體管中的任何一個的源極端和體接收控制信號并響應(yīng)于外部時鐘信號而校正占空比。所述占空比校正電路還包括驅(qū)動器，將調(diào)制器的輸出信號轉(zhuǎn)換為全擺動電平并輸出經(jīng)轉(zhuǎn)換的調(diào)制器的輸出信號；和反饋環(huán)路，響應(yīng)于驅(qū)動器的輸出信號而產(chǎn)生控制信號。
文檔編號G11C7/22GK1722615SQ20051007954
公開日2006年1月18日 申請日期2005年6月23日 優(yōu)先權(quán)日2004年6月23日
發(fā)明者田炳寬, 權(quán)寄元 申請人:三星電子株式會社