專利名稱:熔絲修整電路與其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種熔絲修整電路，特別涉及一種使用金屬氧化物半導(dǎo)體晶體管的熔絲修整電路與其操作方法。
背景技術(shù)：
目前，熔絲位應(yīng)用于很多方面，例如可應(yīng)用于需要永久地程序化為一個(gè)或多個(gè)位的數(shù)字值的情況。在溫度傳感器的應(yīng)用中，金屬氧化物半導(dǎo)體(metal oxide semiconductor，簡(jiǎn)稱MOS)的溫度參數(shù)的變化將會(huì)隨著每一個(gè)制造過(guò)程而改變。在芯片完成后，不分等級(jí)的溫度傳感器芯片若未經(jīng)過(guò)校正，其所量測(cè)的數(shù)值是沒(méi)有任何意義的。因此，在這樣的情況下，則必須利用額外的參數(shù)來(lái)程序化此芯片，以使其能正常的運(yùn)作。
如第6654304號(hào)美國(guó)專利所述，請(qǐng)參照?qǐng)D1，其示出了一種熔絲修整電路，VDD電壓源連接熔絲F1并連接至金屬氧化物半導(dǎo)體晶體管MN0，然后連接至接地電壓?？刂菩盘?hào)TRIM經(jīng)過(guò)反相器U1與U2后，被輸入至晶體管MN0，而當(dāng)晶體管MN0被導(dǎo)通時(shí)，晶體管MN0將流過(guò)足以使熔絲F1燒斷的電流，使其形成開(kāi)路。電流源電路12電耦接至節(jié)點(diǎn)10，其由晶體管MN1的漏極連接節(jié)點(diǎn)10，源極連接至接地電壓，晶體管MN1的柵極輸入偏壓VB提供一小電流(例如2-5μA)，反相器U3則對(duì)節(jié)點(diǎn)10的電壓進(jìn)行轉(zhuǎn)換，然后輸出。
當(dāng)電壓源VDD提供電流時(shí)，當(dāng)熔絲F1還未被燒斷時(shí)，在熔絲F1的兩端僅有一很小的電壓降，從而使得節(jié)點(diǎn)10處的電壓幾乎等于VDD，因此，反相器U3的輸出則將會(huì)是邏輯低值(Low)。當(dāng)晶體管MN0被導(dǎo)通時(shí)，熔絲F1將被燒斷，而電流I1將會(huì)使節(jié)點(diǎn)10處的電壓幾乎等于接地電壓，并使得反相器U3的輸出變成邏輯高值(High)。因此，反相器U3的輸出的狀態(tài)將是可程序化的。當(dāng)熔絲F1未被燒斷時(shí)，將會(huì)有一微小電流經(jīng)過(guò)熔絲F1與晶體管MN1，而此類熔絲修整單元很多時(shí)，將會(huì)消耗可觀的電流。
綜上所述，傳統(tǒng)的熔絲修整電路利用將控制信號(hào)TRIM輸入至晶體管MN0的柵極，但是由于晶體管制造工藝上的誤差，其導(dǎo)通電壓會(huì)產(chǎn)生偏移，從而將會(huì)影響流經(jīng)熔絲F1的電流大小，進(jìn)而影響到熔絲F1的燒斷或者是導(dǎo)致其它組件的損壞。

發(fā)明內(nèi)容一種熔絲修整電路，至少包含電壓源、開(kāi)關(guān)與熔絲，熔絲的第一端通過(guò)開(kāi)關(guān)連接到電壓源，熔絲的第二端連接接地電壓，其中，控制信號(hào)控制開(kāi)關(guān)導(dǎo)通以燒斷熔絲，通過(guò)檢測(cè)熔絲的第一端與第二端的信號(hào)輸出，確認(rèn)熔絲是否燒斷。
一種控制熔絲燒斷的方法，包括提供電壓源，電壓源通過(guò)開(kāi)關(guān)連接至熔絲的第一端，熔絲的第二端連接至接地電壓，當(dāng)開(kāi)關(guān)導(dǎo)通時(shí)，電壓源提供電流通過(guò)開(kāi)關(guān)流過(guò)熔絲，以燒斷熔絲。
一種檢測(cè)熔絲是否燒斷的方法，包括提供電壓源，電壓源通過(guò)開(kāi)關(guān)連接至熔絲的第一端，熔絲的第二端連接至接地電壓，檢測(cè)熔絲的第一端與第二端的電位差，以判定熔絲是否燒斷。
圖1示出了一種傳統(tǒng)的熔絲修整電路；圖2示出了根據(jù)本發(fā)明的熔絲修整電路。
附圖中，各標(biāo)號(hào)所代表的部件列表如下VDD-電壓源 F1-熔絲MN0-金屬氧化物半導(dǎo)體晶體管 TRIM-控制信號(hào)U1，U2-反相器 MN0-晶體管12-電流源電路 10-節(jié)點(diǎn)MN1-晶體管 U3-反相器VDDF-電壓源 GND-接地電壓C3-熔絲修整電路 C1-第一檢查電路
C2-第二檢查電路 U0-比較器N0，N1，N2，N3，N4，N5，N6，N7-節(jié)點(diǎn)具體實(shí)施方式
有關(guān)本發(fā)明的技術(shù)內(nèi)容及詳細(xì)說(shuō)明，現(xiàn)結(jié)合如下圖2示出了本發(fā)明的熔絲位控制電路。在本發(fā)明的具體實(shí)施例的中，熔絲位可以看成是儲(chǔ)存數(shù)字值(例如是“High”與“Low”)的一次可程序化記憶位。該熔絲修整單元的控制電路具有兩個(gè)電源。一個(gè)是用作系統(tǒng)電壓的電壓源VDD，另一個(gè)是用于熔絲燒斷的電壓源VDDF，GND表示系統(tǒng)的接地電壓，標(biāo)號(hào)C3表示熔絲修整電路。在熔絲修整電路C3中，電壓源VDDF通過(guò)金屬氧化物半導(dǎo)體晶體管MN0連接熔絲F1的N0端，熔絲F1的N1端連接至接地電壓。晶體管MN0的柵極由控制信號(hào)TRIM所控制，在該具體實(shí)施例中，晶體管MN0是N溝道金屬氧化物半導(dǎo)體晶體管(NMOS transistor)組件或P溝道金屬氧化物半導(dǎo)體晶體管(PMOS transistor)組件?？刂菩盘?hào)TRIM控制晶體管MN0是否導(dǎo)通，晶體管MN0的漏極和源極分別與電壓源VDDF和熔絲F1連接，當(dāng)晶體管MN0導(dǎo)通時(shí)，電流從電壓源VDDF經(jīng)過(guò)晶體管MN0流經(jīng)熔絲F1然后到接地電壓，因此，通過(guò)晶體管MN0的導(dǎo)通，將導(dǎo)入電流至熔絲F1，利用電流燒斷熔絲F1。
再次參考圖2，當(dāng)熔絲F1未燒斷時(shí)，N0端與N1端的電壓差相當(dāng)小(因?yàn)槿劢zF1只有很小的電壓降)；當(dāng)熔絲F1已燒斷時(shí)，N0端的電位為電壓源VDDF所提供的電壓，N1端的電位為接地端的電位，N0端與N1端具有很大的電位差，通過(guò)比較N0端與N1端的電位差，可以知道熔絲F1是否已被燒斷，也可知道此熔絲位的數(shù)據(jù)狀態(tài)。
另外第一檢查電路C1和第二檢查電路C2用來(lái)檢查熔絲F1的狀態(tài)(例如燒斷或?qū)?。節(jié)點(diǎn)N2與N7處的兩個(gè)電壓值為比較器U0的輸入。然后，比較器U0在比較后將輸出“High”或“Low”的數(shù)字值。接著，由比較器U0的輸出即可得知熔絲已燒斷或者尚未燒斷。
最初，EN(致能信號(hào))、MEA1(第一量測(cè)信號(hào))、MEA2(第二量測(cè)信號(hào))與TRIM(控制信號(hào))為邏輯低值(Low)。此時(shí)，比較器U0的輸出也為邏輯低值(Low)。其中，TRIM信號(hào)是控制熔絲F1的燒斷操作的信號(hào)，當(dāng)TRIM信號(hào)被設(shè)為邏輯高值(High)時(shí)，將會(huì)有一大電流由電壓源VDDF流向接地電壓GND處，并流經(jīng)熔絲F1。輸入信號(hào)EN、MEA1與MEA2是電路C1與C2的致能信號(hào)，以使電路C1與C2檢查熔絲修整狀態(tài)。如果熔絲已被燒斷，則比較器U0的輸出將由邏輯低值(Low)變成邏輯高值(High)。
請(qǐng)參照?qǐng)D2，當(dāng)熔絲F1已被燒斷時(shí)，晶體管MN0將截止，而且電壓源VDDF停止供應(yīng)電流。通過(guò)第一檢查電路C1與第二檢查電路C2來(lái)檢查熔絲F1的N0端與N1端的電位差，確認(rèn)熔絲F1已被燒斷，比較器U0的輸出信號(hào)由邏輯低值變?yōu)檫壿嫺咧担琓RIM信號(hào)從邏輯高值變?yōu)檫壿嫷椭狄躁P(guān)閉晶體管MN0，并使電壓源VDDF停止供應(yīng)電流，完成熔絲F1的燒斷程序。
繼續(xù)參照?qǐng)D2，在熔絲修整程序的最初，是將輸入信號(hào)EN、MEA1設(shè)為邏輯高值(High)，MEA2設(shè)為邏輯低值(Low)，以準(zhǔn)備檢查熔絲F1的狀態(tài)。當(dāng)選定一熔絲來(lái)寫入數(shù)據(jù)時(shí)，則將控制信號(hào)TRIM設(shè)為邏輯高值(High)。然后，N溝道金屬氧化物半導(dǎo)體晶體管MN0將被導(dǎo)通，以流過(guò)足夠?qū)⑷劢zF1燒斷的電流。此時(shí)，節(jié)點(diǎn)N0與N1將變成開(kāi)路狀態(tài)，且在兩個(gè)節(jié)點(diǎn)間產(chǎn)生電壓變化。電路C1與C2則在輸入信號(hào)EN、MEA1被設(shè)為邏輯高值(High)，MEA2設(shè)為邏輯低值(Low)的情形下，量測(cè)節(jié)點(diǎn)N0與N1之間的電壓變化。由于在熔絲F1處已形成開(kāi)路，節(jié)點(diǎn)N5與N6處的電壓將被拉升至接近邏輯高值，而節(jié)點(diǎn)N3與N4處的電壓則為接近于邏輯低值。從電路C1與C2所量測(cè)到的電壓分別反應(yīng)至節(jié)點(diǎn)N2與N7，并作為模擬比較器U0的輸入。其中，節(jié)點(diǎn)N2處的電壓接近于邏輯低值，節(jié)點(diǎn)N7處的電壓將被拉升至接近邏輯高值。當(dāng)比較器U0的兩個(gè)輸入中一個(gè)為邏輯高值，而一個(gè)為邏輯低值時(shí)，比較器U0的輸出OUT將會(huì)從邏輯低值變?yōu)檫壿嫺咧?。這樣的變化將通知熔絲程序化電路將控制信號(hào)TRIM設(shè)為邏輯低值，并且停止熔絲的修整。若輸出OUT為邏輯高值時(shí)，則表示熔絲已被燒斷，亦即表示熔絲單元儲(chǔ)存了一個(gè)數(shù)字值“high”。
換言之，如果熔絲修整電路C3未被選擇寫入數(shù)據(jù)時(shí)，控制信號(hào)TRIM將被設(shè)為邏輯低值。開(kāi)關(guān)MN0使VDDF與GND間的電流的流動(dòng)停止。熔絲F1則為未燒斷。當(dāng)輸入信號(hào)EN、MEA1被設(shè)為邏輯高值，MEA2設(shè)為邏輯低值(Low)時(shí)，電路C1與C2將測(cè)量節(jié)點(diǎn)N0與N1間的電壓。由于熔絲F1并未燒斷，所以節(jié)點(diǎn)N5與N6處的電壓將為接近邏輯低值。此時(shí)，節(jié)點(diǎn)N3與N4為邏輯低值。因?yàn)楸容^器U0的兩個(gè)輸入均為邏輯低值，比較器U0的輸出OUT將輸出邏輯低值，亦即表示熔絲單元儲(chǔ)存一個(gè)數(shù)字值“Low”。
為結(jié)束熔絲程序化程序，輸入信號(hào)EN、MEA1、MEA2與控制信號(hào)TRIM均被設(shè)為邏輯低值。VDDF則為浮置。這樣的設(shè)定，使得不會(huì)有電路C1至接地GND以及電路C2至接地GND的電源損失。
當(dāng)熔絲修整電路C3所接收的控制信號(hào)TRIM被設(shè)為例如是5伏特時(shí)(即使開(kāi)關(guān)MN0導(dǎo)通)，熔絲修整電壓源VDDF所供給的電力將流過(guò)開(kāi)關(guān)MN0(此時(shí)，開(kāi)關(guān)MN0為NMOS晶體管)。反之，當(dāng)TRIM被設(shè)為例如是0伏特時(shí)(即使開(kāi)關(guān)MN0關(guān)閉)，熔絲修整電壓源VDDF將被阻隔。由于開(kāi)關(guān)MN0為NMOS晶體管，所以供給至開(kāi)關(guān)MN0的熔絲修整電壓源VDDF將不會(huì)有電壓的限制。
當(dāng)開(kāi)關(guān)MN0為PMOS晶體管時(shí)，熔絲修整電壓源VDDF所供給的電壓則必須小于5.8伏特(假設(shè)PMOS晶體管的絕對(duì)臨界電壓為0.8伏特)。否則，如果熔絲修整電壓源VDDF供給的電壓大于或等于5.8伏特時(shí)，不管控制信號(hào)TRIM是0伏特或是5伏特，開(kāi)關(guān)MN0都將是導(dǎo)通狀態(tài)。而且也可能會(huì)損壞開(kāi)關(guān)MN0。
由于VDDF電壓只有在修整時(shí)才會(huì)用到，因此在修整后，VDDF為浮接狀態(tài)，控制信號(hào)TRIM將永遠(yuǎn)被設(shè)為邏輯低值。當(dāng)讀取數(shù)據(jù)時(shí)，將輸入信號(hào)EN、MEA2設(shè)為邏輯高值，MEA1設(shè)為邏輯低值。如果熔絲修整單元已被程序化，也就是說(shuō)，熔絲F1已經(jīng)燒斷，則節(jié)點(diǎn)N1將形成開(kāi)路。當(dāng)節(jié)點(diǎn)N0處的電壓不是邏輯低值時(shí)，節(jié)點(diǎn)N1處的電壓將會(huì)是邏輯低值。然后，節(jié)點(diǎn)N2處的電壓為邏輯低值，節(jié)點(diǎn)N7處的電壓則為邏輯高值。而節(jié)點(diǎn)N2與N7是比較器U0的輸入。因此，根據(jù)節(jié)點(diǎn)N0與N1所形成的開(kāi)路，比較器U0的輸出將為邏輯高值。然后，輸入信號(hào)EN、MEA1、MEA2將被設(shè)為邏輯低值，以結(jié)束讀取程序，并防止電力的損失。
在將輸入信號(hào)EN、MEA2設(shè)為邏輯高值，MEA1設(shè)為邏輯低值的情況下，如果熔絲單元并未被程序化，例如，熔絲F1還未被燒斷，節(jié)點(diǎn)N0與N1將電耦接至接地處。此時(shí)，節(jié)點(diǎn)N2與N7將會(huì)是邏輯低值。比較器U0的輸出將保持在邏輯低值。然后，輸入信號(hào)EN、MEA1、MEA2將被設(shè)為邏輯低值，以結(jié)束讀取程序，并防止電力的損失。
綜上所述，本發(fā)明的具體實(shí)施例的熔絲修整電路具有下列優(yōu)點(diǎn)1.在芯片完成后，可通過(guò)提供不同的VDDF電壓值，來(lái)將熔絲修整調(diào)整到最佳結(jié)果，且當(dāng)開(kāi)關(guān)為N溝道金屬氧化物半導(dǎo)體晶體管(NMOS transistor)時(shí)，VDDF電壓值將不會(huì)受到限制。
2.由于不需要調(diào)整熔絲與VDD電壓間的參數(shù)，所以可節(jié)省大量的金錢與時(shí)間。
3.由于只需要調(diào)整VDDF，而不需要調(diào)整熔絲，將可除去由制造工藝所造成的變化。
雖然已通過(guò)優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，可進(jìn)行任何變化和修改，本發(fā)明的保護(hù)范圍僅由所附權(quán)利要求
所限定。
權(quán)利要求
1.一種熔絲修整電路，包括電壓源；開(kāi)關(guān)，與所述電壓源電連接，且其一端用于輸入控制信號(hào)；熔絲，具有第一端及第二端，所述第一端電連接至所述開(kāi)關(guān)，所述第二端電連接至接地電壓；其中，所述控制信號(hào)控制所述開(kāi)關(guān)導(dǎo)通以燒斷所述熔絲，通過(guò)檢測(cè)所述熔絲的第一端與第二端的信號(hào)輸出，來(lái)確認(rèn)所述熔絲是否燒斷。
2.如權(quán)利要求
1所述的熔絲修整電路，還包括比較器，所述熔絲的第一端與第二端的信號(hào)被輸入所述比較器，以確認(rèn)所述熔絲是否燒斷。
3.如權(quán)利要求
2所述的熔絲修整電路，其中所述熔絲未被燒斷與已被燒斷時(shí)，所述比較器的輸出為相反狀態(tài)。
4.如權(quán)利要求
1所述的熔絲修整電路，其中所述開(kāi)關(guān)為金屬氧化物半導(dǎo)體晶體管，所述控制信號(hào)控制所述晶體管的柵極，當(dāng)所述晶體管導(dǎo)通時(shí)，所述電壓源所產(chǎn)生的電流會(huì)通過(guò)所述晶體管流經(jīng)所述熔絲到所述接地電壓，使得所述熔絲被燒斷。
5.如權(quán)利要求
4所述的熔絲修整電路，其中所述NMOS晶體管的漏極和源極分別連接所述電壓源與所述熔絲的第一端，當(dāng)所述柵極接收所述控制信號(hào)從而導(dǎo)通所述晶體管的溝道時(shí)，所述電壓源通過(guò)所述晶體管將電流傳送至所述熔絲，使得所述熔絲被燒斷。
6.如權(quán)利要求
1所述的熔絲修整電路，其中當(dāng)所述熔絲被燒斷時(shí)，所述熔絲的第一端維持在高電位，所述熔絲的第二端維持在低電位，根據(jù)所述熔絲的第一端與第二端的電位差判定所述熔絲已被燒斷。
7.如權(quán)利要求
1所述的熔絲修整電路，其中當(dāng)所述開(kāi)關(guān)導(dǎo)通而所述熔絲未被燒斷時(shí)，所述熔絲的第一端與第二端均維持在高電位，根據(jù)所述第一端與第二端之間沒(méi)有電位差，判定所述熔絲未被燒斷。
8.種修整熔絲的方法，包括將電壓源連接至開(kāi)關(guān)；將控制信號(hào)提供至開(kāi)關(guān)；當(dāng)所述控制信號(hào)使所述開(kāi)關(guān)導(dǎo)通時(shí)，電壓源所提供的電流經(jīng)開(kāi)關(guān)及熔絲的第一端及第二端至接地電壓，將熔絲燒斷。
9.如權(quán)利要求
8所述的修整熔絲的方法，其中所述開(kāi)關(guān)為金屬氧化物半導(dǎo)體晶體管，所述晶體管的柵極連接至控制信號(hào)，當(dāng)所述晶體管導(dǎo)通時(shí)，所述電壓源所提供的電流經(jīng)過(guò)所述晶體管流過(guò)所述熔絲，以燒斷所述熔絲。
10.如權(quán)利要求
9所述的修整熔絲的方法，其中所述晶體管的漏極和源極分別連接至所述電壓源與所述熔絲的第一端，當(dāng)所述晶體管導(dǎo)通時(shí)，電流從所述電壓源流出，經(jīng)過(guò)所述晶體管的溝道流過(guò)所述熔絲，以燒斷所述熔絲。
11.如權(quán)利要求
8所述的修整熔絲的方法，其中當(dāng)所述熔絲已被燒斷時(shí)，所述開(kāi)關(guān)關(guān)閉而且所述電壓源停止供應(yīng)電流。
12.如權(quán)利要求
8所述的修整熔絲的方法，其中利用比較電路檢查所述熔絲的第一端與第二端的電位差，確認(rèn)所述熔絲已被燒斷則發(fā)出信號(hào)，關(guān)閉所述開(kāi)關(guān)并使所述電壓源停止供應(yīng)電流。
13.如權(quán)利要求
8所述的修整熔絲的方法，其中比較所述熔絲的第一端與第二端的電位差，以確認(rèn)所述熔絲是否被燒斷。
14.如權(quán)利要求
13所述的修整熔絲的方法，其中利用比較器比較所述熔絲的第一端與第二端的電位差，所述熔絲已燒斷與未被燒斷時(shí)，所述比較器的輸出信號(hào)為相反狀態(tài)。
15.如權(quán)利要求
8所述的修整熔絲的方法，其中當(dāng)所述熔絲被燒斷時(shí)，所述熔絲的第一端維持在高電位，所述熔絲的第二端維持在低電位，根據(jù)所述熔絲的第一端與第二端的電位差判定熔絲已被燒斷。
16.如權(quán)利要求
8所述的修整熔絲的方法，其中當(dāng)所述開(kāi)關(guān)導(dǎo)通而所述熔絲未被燒斷時(shí)，所述熔絲的第一端與第二端均維持在高電位，根據(jù)所述第一端與第二端之間的電位差判定所述熔絲未被燒斷。
17.一種用于檢測(cè)熔絲是否燒斷的方法，包括提供電壓源；所述電壓源通過(guò)開(kāi)關(guān)連接至所述熔絲的第一端；所述熔絲的第二端連接至接地電壓；檢測(cè)所述熔絲的所述第一端與第二端的電位差，以判定所述熔絲是否燒斷。
18.如權(quán)利要求
17所述的檢測(cè)熔絲是否燒斷的方法，其中所述開(kāi)關(guān)為金屬氧化物半導(dǎo)體晶體管，所述晶體管的柵極連接至控制信號(hào)，當(dāng)所述晶體管導(dǎo)通時(shí)，所述電壓源所提供的電流通過(guò)所述晶體管流過(guò)所述熔絲，以燒斷所述熔絲。
19.如權(quán)利要求
18所述的檢測(cè)熔絲是否燒斷的方法，其中所述晶體管的漏極和源極分別連接至所述電壓源和所述熔絲的第一端，當(dāng)所述晶體管導(dǎo)通時(shí)，電流從所述電壓源流出，通過(guò)所述晶體管的溝道流過(guò)所述熔絲，以燒斷所述熔絲。
20.如權(quán)利要求
17所述的檢測(cè)熔絲是否燒斷的方法，其中當(dāng)所述熔絲已被燒斷時(shí)，所述開(kāi)關(guān)關(guān)閉而且所述電壓源停止供應(yīng)電流。
21.如權(quán)利要求
20所述的檢測(cè)熔絲是否燒斷的方法，其中利用比較電路檢查所述熔絲的第一端與第二端的電位差，確認(rèn)所述熔絲已被燒斷則發(fā)出信號(hào)，關(guān)閉所述開(kāi)關(guān)并使所述電壓源停止供應(yīng)電流。
22.如權(quán)利要求
21所述的檢測(cè)熔絲是否燒斷的方法，其中利用比較器比較所述熔絲的第一端與第二端的電位差，所述熔絲已燒斷與未被燒斷，所述比較器的輸出信號(hào)為相反狀態(tài)。
23.如權(quán)利要求
17所述的檢測(cè)熔絲是否燒斷的方法，其中當(dāng)所述熔絲被燒斷時(shí)，所述熔絲的第一端維持在高電位，所述熔絲的第二端維持在低電位，根據(jù)所述熔絲的第一端與第二端的電位差判定熔絲已被燒斷。
24.如權(quán)利要求
17所述的檢測(cè)熔絲是否燒斷的方法，其中當(dāng)所述開(kāi)關(guān)導(dǎo)通而所述熔絲未被燒斷時(shí)，所述熔絲的第一端與第二端均維持在高電位，根據(jù)第一端與第二端之間沒(méi)有電位差判定所述熔絲未被燒斷。
專利摘要
一種熔絲修整電路與其操作方法，將電壓源及控制信號(hào)提供至開(kāi)關(guān)，開(kāi)關(guān)的一端與熔絲的第一端連接，而熔絲的第二端連接至接地電壓，利用所述控制信號(hào)控制該開(kāi)關(guān)導(dǎo)通以燒斷該熔絲，通過(guò)檢測(cè)該熔絲的第一端與第二端的信號(hào)輸出，以確認(rèn)該熔絲是否燒斷。
文檔編號(hào)G11C17/18GK1992085SQ200510132946
公開(kāi)日2007年7月4日 申請(qǐng)日期2005年12月29日
發(fā)明者黃一洲, 吳曉龍 申請(qǐng)人:富晶半導(dǎo)體股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan