存儲(chǔ)器編程方法、存儲(chǔ)器存儲(chǔ)裝置與存儲(chǔ)器控制電路單元的制作方法【專利摘要】本發(fā)明提供存儲(chǔ)器編程方法、存儲(chǔ)器存儲(chǔ)裝置與存儲(chǔ)器控制電路單元。本發(fā)明的存儲(chǔ)器編程方法，用于具有多個(gè)存儲(chǔ)胞的可復(fù)寫式非易失性存儲(chǔ)器模塊，所述存儲(chǔ)器編程方法包括：根據(jù)寫入數(shù)據(jù)對此些存儲(chǔ)胞執(zhí)行第一編程程序并且獲得第一編程程序的第一編程結(jié)果；根據(jù)第一編程結(jié)果來將此些存儲(chǔ)胞分組為多個(gè)編程群組；以及根據(jù)寫入數(shù)據(jù)對此些存儲(chǔ)胞執(zhí)行第二編程程序；所述第二編程程序包括使用第一編程電壓來編程此些編程群組中的第一編程群組；以及使用第二編程電壓來編程此些編程群組中的第二編程群組，其中第一編程電壓與第二編程電壓不同。本發(fā)明可提升存儲(chǔ)器存儲(chǔ)裝置的使用壽命?！緦＠f明】存儲(chǔ)器編程方法、存儲(chǔ)器存儲(chǔ)裝置與存儲(chǔ)器控制電路單元
技術(shù)領(lǐng)域：
[0001]本發(fā)明是有關(guān)于一種存儲(chǔ)器編程方法，尤其是涉及一種存儲(chǔ)器編程方法、存儲(chǔ)器存儲(chǔ)裝置與存儲(chǔ)器控制電路單元?！?br>背景技術(shù)：
】[0002]數(shù)碼相機(jī)、手機(jī)與MP3在這幾年來的成長十分迅速，使得消費(fèi)者對存儲(chǔ)媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲(chǔ)器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，最適于便攜式電子產(chǎn)品，例如筆記本計(jì)算機(jī)。固態(tài)硬盤就是一種以閃存作為存儲(chǔ)媒體的存儲(chǔ)裝置。因此，近年閃存產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。[0003]—般來說，閃存需要經(jīng)過編程操作來改變閃存中的存儲(chǔ)胞的存儲(chǔ)狀態(tài)，以寫入數(shù)據(jù)。但是，若依目前現(xiàn)有的閃存的編程的方式來編程閃存中的多個(gè)存儲(chǔ)胞，會(huì)導(dǎo)致此些存儲(chǔ)胞中的部分已經(jīng)符合寫入數(shù)據(jù)的存儲(chǔ)狀態(tài)的部分存儲(chǔ)胞的臨界電壓(Thresholdvoltage)分布的范圍被過度地增加，亦稱，過度編程(over-progra_ed)。[0004]然而，被過度編程的存儲(chǔ)胞的耐用度會(huì)被降低，進(jìn)而導(dǎo)致閃存的整體的使用壽命減少?！?br/>發(fā)明內(nèi)容】[0005]本發(fā)明提供一種存儲(chǔ)器編程方法、存儲(chǔ)器存儲(chǔ)裝置與存儲(chǔ)器控制電路單元，可以將多個(gè)存儲(chǔ)胞進(jìn)行分組為多個(gè)編程群組，再對應(yīng)每一編程群組中的存儲(chǔ)胞來分別施加適當(dāng)?shù)木幊屉妷海M(jìn)而有效地避免存儲(chǔ)胞被過度編程，并且延長存儲(chǔ)器存儲(chǔ)裝置的使用壽命。[0006]本發(fā)明的一實(shí)施例提供一種存儲(chǔ)器編程方法，用于可復(fù)寫式非易失性存儲(chǔ)器模塊；所述可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)胞，所述存儲(chǔ)器編程方法包括:[0007]根據(jù)寫入數(shù)據(jù)對此些存儲(chǔ)胞執(zhí)行第一編程程序并且獲得第一編程程序的第一編程結(jié)果；根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為多個(gè)編程群組；以及根據(jù)所述寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行第二編程程序；[0008]其中所述第二編程程序包括:[0009]使用第一編程電壓來編程該些編程群組中的第一編程群組；以及使用第二編程電壓來編程該些編程群組中的第二編程群組，其中所述第一編程電壓與所述第二編程電壓不同。[0010]在本發(fā)明的一實(shí)施例中，其中所述第一編程群組的第一電壓分布范圍與所述第二編程群組的第二電壓分布范圍不同。[0011]在本發(fā)明的一實(shí)施例中，其中所述第一編程群組中的第一存儲(chǔ)胞的第一電壓小于第二編程群組中的第二存儲(chǔ)胞的第二電壓，其中所述第一編程電壓大于所述第二編程電壓。[0012]在本發(fā)明的一實(shí)施例中，其中根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些編程群組的步驟包括:[0013]提供至少一分組電壓至該些存儲(chǔ)胞以獲得該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)信息，其中所述存儲(chǔ)狀態(tài)信息指示該些存儲(chǔ)胞的電壓分布狀態(tài)；以及根據(jù)所述存儲(chǔ)狀態(tài)信息將該些存儲(chǔ)胞分組為該些編程群組。[0014]在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器編程方法還包括:判斷第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的預(yù)設(shè)編程結(jié)果，其中根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些第一編程群組的步驟是在判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果之后執(zhí)行。[0015]在本發(fā)明的一實(shí)施例中，其中判斷所述第一編程結(jié)果是否符合所述預(yù)設(shè)編程結(jié)果的步驟包括:提供驗(yàn)證電壓至該些存儲(chǔ)胞以判斷該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否處于對應(yīng)于所述寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)；若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，判定所述第一編程結(jié)果符合所述預(yù)設(shè)編程結(jié)果；以及若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)不是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果。[0016]在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器編程方法還包括:在執(zhí)行所述第一編程程序之前，將該些存儲(chǔ)胞分組為第三編程群組與第四編程群組。[0017]在本發(fā)明的一實(shí)施例中，所述第三編程群組中的第三存儲(chǔ)胞的第三電壓小于所述第四編程群組中的第四存儲(chǔ)胞的第四電壓，所述第一編程程序包括:使用第三編程電壓來編程所述第三編程群組；以及使用第四編程電壓來編程所述第四編程群組，其中所述第三編程電壓大于所述第四編程電壓，所述第一編程電壓大于所述第三編程電壓，并且所述第二編程電壓大于所述第四編程電壓。[0018]本發(fā)明的一實(shí)施例提供一種存儲(chǔ)器存儲(chǔ)裝置，包括連接接口單元、可復(fù)寫式非易失性存儲(chǔ)器模塊與存儲(chǔ)器控制電路單元；所述連接接口單元電性連接至主機(jī)系統(tǒng)；所述可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)存儲(chǔ)胞；所述存儲(chǔ)器控制電路單元電性連接至所述連接接口單元與所述可復(fù)寫式非易失性存儲(chǔ)器模塊；所述存儲(chǔ)器控制電路單元用以發(fā)送第一寫入指令序列，其中所述第一寫入指令序列用以指示根據(jù)寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行第一編程程序；所述存儲(chǔ)器控制電路單元還用以獲得所述第一編程程序的第一編程結(jié)果，并且根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為多個(gè)編程群組；所述存儲(chǔ)器控制電路單元還用以發(fā)送第二寫入指令序列，其中所述第二寫入指令序列用以指示根據(jù)所述寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行第二編程程序；所述第二編程程序包括使用第一編程電壓來編程該些編程群組中的第一編程群組；以及使用第二編程電壓來編程該些編程群組中的第二編程群組，其中所述第一編程電壓與所述第二編程電壓不同。[0019]在本發(fā)明的一實(shí)施例中，所述第一編程群組的一第一電壓分布范圍與所述第二編程群組的一第二電壓分布范圍不同。[0020]在本發(fā)明的一實(shí)施例中，所述第一編程群組中的一第一存儲(chǔ)胞的一第一電壓小于所述第二編程群組中的一第二存儲(chǔ)胞的一第二電壓，[0021]其中所述第一編程電壓大于所述第二編程電壓。[0022]在本發(fā)明的一實(shí)施例中，其中在所述存儲(chǔ)器控制電路單元根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些編程群組的運(yùn)作中，所述存儲(chǔ)器控制電路單元還用以發(fā)送分組指令，其中所述分組指令用以指示提供至少一分組電壓至該些存儲(chǔ)胞以獲得該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)信息，其中所述存儲(chǔ)狀態(tài)信息指示該些存儲(chǔ)胞的電壓分布狀態(tài)；所述存儲(chǔ)器控制電路單元根據(jù)所述存儲(chǔ)狀態(tài)信息將該些存儲(chǔ)胞分組為該些編程群組。[0023]在本發(fā)明的一實(shí)施例中，其中所述存儲(chǔ)器控制電路單元還用以判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的預(yù)設(shè)編程結(jié)果，并且所述存儲(chǔ)器控制電路單元根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些第一編程群組的運(yùn)作是在判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果之后執(zhí)行。[0024]在本發(fā)明的一實(shí)施例中，其中在所述存儲(chǔ)器控制電路單元判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的所述預(yù)設(shè)編程結(jié)果的運(yùn)作中，所述存儲(chǔ)器控制電路單元還用以發(fā)送驗(yàn)證指令，其中所述驗(yàn)證指令用以指示提供驗(yàn)證電壓至該些存儲(chǔ)胞以判斷該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否處于對應(yīng)于所述寫入數(shù)據(jù)的一正確存儲(chǔ)狀態(tài)；若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，所述存儲(chǔ)器控制電路單元判定所述第一編程結(jié)果符合所述預(yù)設(shè)編程結(jié)果；若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)不是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，所述存儲(chǔ)器控制電路單元判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果。[0025]在本發(fā)明的一實(shí)施例中，在執(zhí)行所述第一編程程序之前，所述存儲(chǔ)器控制電路單元還用以將該些存儲(chǔ)胞分組為第三編程群組與第四編程群組。[0026]在本發(fā)明的一實(shí)施例中，所述第三編程群組中的一第三存儲(chǔ)胞的一第三電壓小于所述第四編程群組中的一第四存儲(chǔ)胞的一第四電壓，[0027]其中所述第一編程程序包括:[0028]使用一第三編程電壓來編程所述第三編程群組；以及[0029]使用一第四編程電壓來編程所述第四編程群組，[0030]其中所述第三編程電壓與大于所述第四編程電壓，所述第一編程電壓大于所述第三編程電壓，并且所述第二編程電壓大于所述第四編程電壓。[0031]本發(fā)明的一實(shí)施例提供一種存儲(chǔ)器控制電路單元，用于控制可復(fù)寫式非易失性存儲(chǔ)器模塊；所述可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)存儲(chǔ)胞；所述存儲(chǔ)器控制電路單元包括主機(jī)接口、存儲(chǔ)器接口與存儲(chǔ)器管理電路；所述主機(jī)接口電性連接至主機(jī)系統(tǒng)；所述存儲(chǔ)器接口電性連接至所述可復(fù)寫式非易失性存儲(chǔ)器模塊；所述存儲(chǔ)器管理電路電性連接至所述主機(jī)接口與所述存儲(chǔ)器接口；所述存儲(chǔ)器管理電路用以發(fā)送第一寫入指令序列，其中所述第一寫入指令序列指示根據(jù)寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行第一編程程序；所述存儲(chǔ)器管理電路還用以獲得所述第一編程程序的第一編程結(jié)果，并且根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為多個(gè)編程群組；所述存儲(chǔ)器管理電路還用以發(fā)送第二寫入指令序列，其中所述第二寫入指令序列指示根據(jù)所述寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行第二編程程序，其中所述第二編程程序包括使用第一編程電壓來編程該些編程群組中的第一編程群組；以及使用第二編程電壓來編程該些編程群組中的第二編程群組，其中所述第一編程電壓與所述第二編程電壓不同。[0032]在本發(fā)明的一實(shí)施例中，所述第一編程群組的一第一電壓分布范圍與所述第二編程群組的一第二電壓分布范圍不同。[0033]在本發(fā)明的一實(shí)施例中，所述第一編程群組中的一第一存儲(chǔ)胞的一第一電壓小于所述第二編程群組中的一第二存儲(chǔ)胞的一第二電壓，[0034]其中所述第一編程電壓大于所述第二編程電壓。[0035]在本發(fā)明的一實(shí)施例中，其中在所述存儲(chǔ)器管理電路還用以根據(jù)第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些編程群組的運(yùn)作中，所述存儲(chǔ)器管理電路還用以發(fā)送分組指令，其中蘇松分組指令用以指示提供至少一分組電壓至該些存儲(chǔ)胞以獲得該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)信息，其中所述存儲(chǔ)狀態(tài)信息指示該些存儲(chǔ)胞的電壓分布狀態(tài)；所述存儲(chǔ)器管理電路根據(jù)所述存儲(chǔ)狀態(tài)信息將該些存儲(chǔ)胞分組為該些編程群組。[0036]在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器管理電路還用以判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的預(yù)設(shè)編程結(jié)果，并且所述存儲(chǔ)器管理電路根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些第一編程群組的運(yùn)作是在判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果之后執(zhí)行。[0037]在本發(fā)明的一實(shí)施例中，其中在所述存儲(chǔ)器管理電路判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的所述預(yù)設(shè)編程結(jié)果的運(yùn)作中，所述存儲(chǔ)器管理電路還用以發(fā)送一驗(yàn)證指令，其中所述驗(yàn)證指令用以指示提供驗(yàn)證電壓至該些存儲(chǔ)胞以判斷該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否處于對應(yīng)于所述寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)；若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，所述存儲(chǔ)器管理電路判定所述第一編程結(jié)果符合所述預(yù)設(shè)編程結(jié)果；若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)不是處于對應(yīng)于所述寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)，所述存儲(chǔ)器管理電路判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果。[0038]在本發(fā)明的一實(shí)施例中，在執(zhí)行所述第一編程程序之前，所述存儲(chǔ)器管理電路還用以將該些存儲(chǔ)胞分組為第三編程群組與第四編程群組。[0039]在本發(fā)明的一實(shí)施例中，所述第三編程群組中的一第三存儲(chǔ)胞的一第三電壓小于所述第四編程群組中的一第四存儲(chǔ)胞的一第四電壓，[0040]其中所述第一編程程序包括:[0041]使用一第三編程電壓來編程所述第三編程群組；以及[0042]使用一第四編程電壓來編程所述第四編程群組，[0043]其中所述第三編程電壓大于所述第四編程電壓，所述第一編程電壓大于所述第三編程電壓，并且所述第二編程電壓大于所述第四編程電壓。[0044]本發(fā)明實(shí)施例所提供的存儲(chǔ)器編程方法、存儲(chǔ)器存儲(chǔ)裝置與存儲(chǔ)器控制電路單元，可以有效地根據(jù)存儲(chǔ)胞的電壓分布(或?qū)懭胨俣?來對應(yīng)調(diào)整施加至存儲(chǔ)胞的編程電壓，以避免過度的編程，進(jìn)而提升存儲(chǔ)器存儲(chǔ)裝置的使用壽命。此外，也可以使完成編程的存儲(chǔ)胞的電壓分布的范圍變窄，進(jìn)而減少數(shù)據(jù)中的錯(cuò)誤位。[0045]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。【附圖說明】[0046]圖1是本發(fā)明的一實(shí)施例的閃存組件的不意圖；[0047]圖2是本發(fā)明的一實(shí)施例的編程存儲(chǔ)胞的示意圖；[0048]圖3是本發(fā)明的一實(shí)施例的編程操作中的多個(gè)存儲(chǔ)胞的臨界電壓的分布示意圖；[0049]圖4是本發(fā)明的一實(shí)施例的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖；[0050]圖5是本發(fā)明的一實(shí)施例的計(jì)算機(jī)、輸入/輸出裝置與存儲(chǔ)器存儲(chǔ)裝置的示意圖；[0051]圖6是本發(fā)明的一實(shí)施例的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖；[0052]圖7是圖4所示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖；[0053]圖8是本發(fā)明的一實(shí)施例的可復(fù)寫式非易失性存儲(chǔ)器模塊的概要方塊圖；[0054]圖9是本發(fā)明的一實(shí)施例的存儲(chǔ)胞陣列的示意圖；[0055]圖10是本發(fā)明的一實(shí)施例的存儲(chǔ)于存儲(chǔ)胞陣列中的寫入數(shù)據(jù)所對應(yīng)的臨界電壓的分布示意圖；[0056]圖11是本發(fā)明的一實(shí)施例的存儲(chǔ)胞分組的示意圖；[0057]圖12是本發(fā)明的一實(shí)施例的編程群組的示意圖；[0058]圖13至圖16是本發(fā)明的一實(shí)施例所繪示的存儲(chǔ)器編程操作的示意圖；[0059]圖17A是本發(fā)明的另一實(shí)施例的存儲(chǔ)胞分組的示意圖；[0060]圖17B是本發(fā)明的另一實(shí)施例的存儲(chǔ)器編程操作的示意圖；[0061]圖18是本發(fā)明的另一實(shí)施例的存儲(chǔ)器編程操作的示意圖；[0062]圖19是本發(fā)明的另一實(shí)施例的存儲(chǔ)器控制電路單元的方塊圖；[0063]圖20是本發(fā)明的一實(shí)施例的存儲(chǔ)器編程方法的流程圖；[0064]圖21是本發(fā)明的一實(shí)施例的編程存儲(chǔ)胞的臨界電壓的分布示意圖。[0065]附圖標(biāo)記說明:[0066]1:閃存組件；[0067]2:電荷捕捉層；[0068]3:控制柵極；[0069]4:隧道氧化層；[0070]5:多晶硅間介電層；[0071]6:基底；[0072]V1:初始編程電壓；[0073]ΔT:編程電壓脈沖時(shí)間；[0074]Vverify:驗(yàn)證電壓；[0075]ΔV:增量步進(jìn)脈沖編程調(diào)整值；[0076]Dl、D2、D3、D4、D5、D6、D7、D8:臨界電壓分布；[0077]Vrl、Vr2、Vr3:編程電壓；[0078]10:存儲(chǔ)器存儲(chǔ)裝置；[0079]11:主機(jī)系統(tǒng)；[0080]12:計(jì)算機(jī)；[0081]122:微處理器；[0082]124:隨機(jī)存取存儲(chǔ)器；[0083]13:輸入/輸出裝置；[0084]126:系統(tǒng)總線；[0085]128:數(shù)據(jù)傳輸接口；[0086]21:鼠標(biāo)；[0087]22:鍵盤；[0088]23:顯示器；[0089]24:打印機(jī)；[0090]25:隨身盤；[0091]26:存儲(chǔ)卡；[0092]27:固態(tài)硬盤；[0093]31:數(shù)碼相機(jī)；[0094]32:SD卡；[0095]33:MMC卡；[0096]34:存儲(chǔ)棒；[0097]35:CF卡；[0098]36:嵌入式存儲(chǔ)裝置；[0099]102:連接接口單元；[0100]104:存儲(chǔ)器控制電路單元；[0101]106:可復(fù)寫式非易失性存儲(chǔ)器模塊；[0102]2202:存儲(chǔ)胞陣列；[0103]2204:字符線控制電路；[0104]2206:位線控制電路；[0105]2208:行譯碼器；[0106]2210:數(shù)據(jù)輸入/輸出緩沖器；[0107]2212:控制電路；[0108]902:存儲(chǔ)胞；[0109]904:位線；[0110]906:字符線；[0111]908:源極線；[0112]912:選擇柵漏極晶體管；[0113]914:選擇柵源極晶體管；[0114]VA:第一預(yù)設(shè)讀取電壓；[0115]VB:第二預(yù)設(shè)讀取電壓；[0116]VC:第三預(yù)設(shè)讀取電壓；[0117]A1、B1、C1、D1、E1、A2、B2、C2、D2、E2、AN、BN、CN、DN、EN:編程群組；[0118]Vgl、V(；2、V(；3、Vfi4、V(；5、Vq6、V(；7、V(；8:分組電壓;[0119]Vcl、Vc2、Vc3、Vc4、Vc5:臨界電壓;[0120]Celll、Cell2、Cell3、Cell4、Cell5:存儲(chǔ)胞；[0121]VainVB1、VcinVdinVE1、VA2nVB2、VC2、VD2、VE2、Va3nVB3、VC3、VD3、VE3:編f王電壓；[0122]T1、T2、T3:時(shí)間;[0123]202:存儲(chǔ)器管理電路；[0124]204:主機(jī)接口；[0125]206:存儲(chǔ)器接口；[0126]208:錯(cuò)誤檢查與校正電路；[0127]210:緩沖存儲(chǔ)器；[0128]212:電源管理電路；[0129]S2001、S2003、S2005:步驟?！揪唧w實(shí)施方式】[0130]圖1是本發(fā)明的一實(shí)施例的閃存組件的示意圖。[0131]請參照圖1，在本實(shí)施例中，閃存組件I(亦稱，存儲(chǔ)胞)包含用于存儲(chǔ)電子的電荷捕捉層(chargetrappinglayer)2、用于施加電壓的控制柵極(ControlGate)3、隧道氧化層(Tunnel0xide)4、多晶娃間介電層(InterpolyDielectric)5與基底(Substrate)6。當(dāng)欲寫入數(shù)據(jù)至閃存組件I時(shí)，可通過施加寫入電壓(亦稱為編程電壓)將電子注入電荷補(bǔ)捉層2以改變閃存組件I的電壓。在以下的范例實(shí)施例中，閃存組件I的電壓亦稱為閃存組件I的臨界電壓。此臨界電壓可用以反映出閃存組件I的數(shù)據(jù)存儲(chǔ)狀態(tài)。由此，可定義閃存組件I的數(shù)字高低態(tài)(亦稱存儲(chǔ)狀態(tài))，而實(shí)現(xiàn)存儲(chǔ)數(shù)據(jù)的功能。在此，藉由施加寫入電壓將電子注入至電荷捕捉層2的過程稱為編程。反之，當(dāng)欲將所存儲(chǔ)的數(shù)據(jù)移除時(shí)，通過施加擦除電壓將所注入的電子從電荷捕捉層2中移除，則可使閃存組件I恢復(fù)為未被編程前的狀態(tài)。[0132]圖2是本發(fā)明的一實(shí)施例的編程存儲(chǔ)胞的示意圖。[0133]請參照圖2，在本實(shí)施例中，編程存儲(chǔ)胞的方式是使用增量步進(jìn)脈沖編程(Incremental-step-pulseprogramming,簡稱ISPP)模型，并且通過脈沖寫入與施加驗(yàn)證臨界電壓來完成對存儲(chǔ)胞的編程操作。具體來說，欲將數(shù)據(jù)編程至存儲(chǔ)胞時(shí)，會(huì)設(shè)定初始編程電壓1以及編程電壓脈沖時(shí)間AT。在編程數(shù)據(jù)至存儲(chǔ)胞時(shí)，可使用所設(shè)定的初始編程電壓1以及編程電壓脈沖時(shí)間AT來編程存儲(chǔ)胞。驗(yàn)證電壓VVCTlfy可用以對存儲(chǔ)胞進(jìn)行驗(yàn)證，以判斷存儲(chǔ)胞是否已處于正確的存儲(chǔ)狀態(tài)。倘若存儲(chǔ)胞未被編程至正確的存儲(chǔ)狀態(tài)，目前施加的編程電壓會(huì)被加上增量步進(jìn)脈沖編程調(diào)整值A(chǔ)V作為新的編程電壓(如圖2中的Vrl^Vr2)并且根據(jù)新的編程電壓與編程電壓脈沖時(shí)間AT，存儲(chǔ)胞會(huì)再次被編程。倘若存儲(chǔ)胞已被編程至正確的存儲(chǔ)狀態(tài)時(shí)，則表示數(shù)據(jù)已被正確地寫入至存儲(chǔ)胞。[0134]圖3是本發(fā)明的一實(shí)施例的編程操作中的多個(gè)存儲(chǔ)胞的臨界電壓的分布示意圖。[0135]請同時(shí)參照圖2與圖3，假設(shè)多個(gè)存儲(chǔ)胞將被編程為存儲(chǔ)位“O”的存儲(chǔ)狀態(tài)。此些存儲(chǔ)胞在被編程之前的臨界電壓分布為圖3中所示出的實(shí)線Dl(亦稱，臨界電壓分布Dl)，并且此些存儲(chǔ)胞的起始存儲(chǔ)狀態(tài)為“I”。此外，假設(shè)此些存儲(chǔ)胞是以圖2所示出的增量步進(jìn)脈沖編程模型來被編程。當(dāng)此些存儲(chǔ)胞被初始編程電壓V1編程后，此些存儲(chǔ)胞的臨界電壓分布會(huì)成為圖3所示出的虛線D2(亦稱，臨界電壓分布D2)。接著，驗(yàn)證電壓VVCTlfy會(huì)被用來對此些存儲(chǔ)胞進(jìn)行驗(yàn)證，以判斷此些存儲(chǔ)胞是否皆已處于正確的存儲(chǔ)狀態(tài)(即，存儲(chǔ)位“O”)。在此，由于此些存儲(chǔ)胞并未處于存儲(chǔ)位“O”的存儲(chǔ)狀態(tài)，故目前施加的初始編程電壓V1會(huì)被加上增量步進(jìn)脈沖編程調(diào)整值A(chǔ)V作為新的寫入電壓V…并且依據(jù)新的寫入電壓L與編程電壓脈沖時(shí)間AT此些存儲(chǔ)胞會(huì)再次被編程。被寫入電壓Vh再次編程的此些存儲(chǔ)胞的臨界電壓分布為圖3所示出的虛線D3(亦稱，臨界電壓分布D3)。依此類推，當(dāng)被寫入電壓Vrt編程的此些存儲(chǔ)胞的臨界電壓分布為圖3中的實(shí)線D4(亦稱，臨界電壓分布D4)且此些存儲(chǔ)胞皆處于正確的存儲(chǔ)狀態(tài)(即，存儲(chǔ)位“O”)時(shí)，寫入包含位“O”的數(shù)據(jù)至此些存儲(chǔ)胞的編程操作被完成。[0136]但是，上述以增量步進(jìn)脈沖編程模型來編程多個(gè)存儲(chǔ)胞可能會(huì)導(dǎo)致此些存儲(chǔ)胞的臨界電壓分布的范圍被過度地增加。例如，請參照圖2與圖3，在此些存儲(chǔ)胞未被編程之前，其臨界電壓分布Dl的寬度是小于完成編程之后的存儲(chǔ)胞的臨界電壓分布D4的寬度。此現(xiàn)象主要是因?yàn)槊恳淮鎯?chǔ)胞的特性不同，但是卻被施加同樣大小的寫入電壓，進(jìn)而導(dǎo)致每一存儲(chǔ)胞被編程后的臨界電壓的高低范圍差異擴(kuò)大。[0137]此外，如上所述，使用一般的增量步進(jìn)脈沖編程模型來編程多個(gè)存儲(chǔ)胞可能還會(huì)導(dǎo)致存儲(chǔ)胞被過度編程。例如，在圖3的實(shí)施例中，當(dāng)此些存儲(chǔ)胞通過編程操作而具有臨界電壓分布D3時(shí)，若對具有臨界電壓分布D3的此些存儲(chǔ)胞施加相同大小的寫入電壓￥1^來進(jìn)行編程，可能會(huì)導(dǎo)致此些存儲(chǔ)胞中其臨界電壓已經(jīng)超過驗(yàn)證電壓VVCTlfy的存儲(chǔ)胞繼續(xù)被施加寫入電壓(此過程可稱為過度編程)。此些被過度編程的存儲(chǔ)胞，其臨界電壓雖然已經(jīng)高于驗(yàn)證電壓VVCTlfy，但是在被施加寫入電壓12后，會(huì)再具有更高電壓值的臨界電壓。換言之，如上所述，此些被過度編程的存儲(chǔ)胞會(huì)因?yàn)楸焕^續(xù)施加寫入電壓而進(jìn)行多余的編程操作，并且上述過度編程會(huì)對此些存儲(chǔ)胞造成不必要的磨損，增加此些存儲(chǔ)胞的老化程度，進(jìn)而降低存儲(chǔ)器存儲(chǔ)裝置的使用壽命。[0138]因此，下文實(shí)施例所提供的存儲(chǔ)器編程方法，以及使用此方法的存儲(chǔ)器控制電路單元與存儲(chǔ)器存儲(chǔ)裝置，會(huì)辨識(shí)閃存中的多個(gè)存儲(chǔ)胞被施加編程電壓后的臨界電壓分布狀態(tài)，并且根據(jù)此些存儲(chǔ)胞的臨界電壓分布狀態(tài)來將此些存儲(chǔ)胞分組為多個(gè)編程群組，進(jìn)而對每個(gè)編程群組施加對應(yīng)的編程電壓。如此一來，可有效地避免此些存儲(chǔ)胞被過度編程，以延長存儲(chǔ)器存儲(chǔ)裝置的使用壽命。[0139]—般而言，存儲(chǔ)器存儲(chǔ)裝置(亦稱，存儲(chǔ)器存儲(chǔ)系統(tǒng))包括可復(fù)寫式非易失性存儲(chǔ)器模塊與控制器(亦稱，存儲(chǔ)器控制電路單元)。通常存儲(chǔ)器存儲(chǔ)裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲(chǔ)器存儲(chǔ)裝置或從存儲(chǔ)器存儲(chǔ)裝置中讀取數(shù)據(jù)。[0140]圖4是本發(fā)明的一實(shí)施例的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖。圖5是本發(fā)明的一實(shí)施例的計(jì)算機(jī)、輸入/輸出裝置與存儲(chǔ)器存儲(chǔ)裝置的示意圖。[0141]請參照圖4，主機(jī)系統(tǒng)11一般包括計(jì)算機(jī)12與輸入/輸出(input/output，簡稱I/O)裝置13。計(jì)算機(jī)12包括微處理器122、隨機(jī)存取存儲(chǔ)器(randomaccessmemory，簡稱RAM)124、系統(tǒng)總線126與數(shù)據(jù)傳輸接口128。輸入/輸出裝置13包括如圖5的鼠標(biāo)21、鍵盤22、顯示器23與打印機(jī)24。必須了解的是，圖5所示的裝置非限制輸入/輸出裝置13，輸入/輸出裝置13還可包括其它裝置。[0142]在一實(shí)施例中，存儲(chǔ)器存儲(chǔ)裝置10是通過數(shù)據(jù)傳輸接口128與主機(jī)系統(tǒng)11的其它組件電性連接。通過微處理器122、隨機(jī)存取存儲(chǔ)器124與輸入/輸出裝置13的運(yùn)作可將數(shù)據(jù)寫入至存儲(chǔ)器存儲(chǔ)裝置10或從存儲(chǔ)器存儲(chǔ)裝置10中讀取數(shù)據(jù)。例如，存儲(chǔ)器存儲(chǔ)裝置10可以是如圖5所示的隨身盤25、存儲(chǔ)卡26或固態(tài)硬盤(SolidStateDrive，簡稱SSD)27等的可復(fù)寫式非易失性存儲(chǔ)器存儲(chǔ)裝置。[0143]圖6是本發(fā)明的一實(shí)施例的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖。[0144]一般而言，主機(jī)系統(tǒng)11為與存儲(chǔ)器存儲(chǔ)裝置10配合以存儲(chǔ)數(shù)據(jù)的任意系統(tǒng)。雖然在本實(shí)施例中，主機(jī)系統(tǒng)11是以計(jì)算機(jī)系統(tǒng)來作說明，然而，另一實(shí)施例中，主機(jī)系統(tǒng)11可以是數(shù)碼相機(jī)、攝影機(jī)、通信裝置、音樂播放器或視頻播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)碼相機(jī)(攝影機(jī))31時(shí)，可復(fù)寫式非易失性存儲(chǔ)器存儲(chǔ)裝置則為其所使用的SD卡32、MMC卡33、存儲(chǔ)棒(memorystick)34、CF卡35或嵌入式存儲(chǔ)裝置36(如圖6所示)。嵌入式存儲(chǔ)裝置36包括嵌入式多媒體卡(EmbeddedMMC，簡稱eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機(jī)系統(tǒng)的基底上。[0145]圖7是圖4所示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。[0146]請參照圖7，存儲(chǔ)器存儲(chǔ)裝置10包括連接接口單元102、存儲(chǔ)器控制電路單元104與可復(fù)寫式非易失性存儲(chǔ)器模塊106。[0147]在本實(shí)施例中，連接接口單元102是兼容于串行先進(jìn)技術(shù)附件(SerialAdvancedTechnologyAttachment，簡稱SATA)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合并行先進(jìn)技術(shù)附件(ParallelAdvancedTechnologyAttachment,簡稱PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(huì)(InstituteofElectricalandElectronicEngineers,簡稱IEEE)1394標(biāo)準(zhǔn)、高速外設(shè)部件連接接口(PeripheralComponentInterconnectExpress,簡稱PCIExpress)標(biāo)準(zhǔn)、通用串行總線(UniversalSerialBus,簡稱USB)標(biāo)準(zhǔn)、安全數(shù)字(SecureDigital,簡稱SD)接口標(biāo)準(zhǔn)、超高速一代(UltraHighSpeed-Ι,簡稱UHS-1)接口標(biāo)準(zhǔn)、超高速二代(UltraHighSpeed-1I，簡稱UHS-1I)接口標(biāo)準(zhǔn)、存儲(chǔ)棒(MemoryStick,MS)接口標(biāo)準(zhǔn)、多媒體存儲(chǔ)卡(MultiMediaCard,簡稱MMC)接口標(biāo)準(zhǔn)、嵌入式多媒體存儲(chǔ)卡(EmbeddedMultimediaCard,簡稱eMMC)接口標(biāo)準(zhǔn)、通用閃存(UniversalFlashStorage,簡稱UFS)接口標(biāo)準(zhǔn)、小型快閃(CompactFlash,簡稱CF)接口標(biāo)準(zhǔn)、整合式驅(qū)動(dòng)電子接口(IntegratedDeviceElectronics,簡稱IDE)標(biāo)準(zhǔn)或其它適合的標(biāo)準(zhǔn)。連接接口單元102可與存儲(chǔ)器控制電路單元104封裝在一個(gè)芯片中，或者連接接口單元102是布設(shè)于一包含存儲(chǔ)器控制電路單元104的芯片外。[0148]存儲(chǔ)器控制電路單元104用以執(zhí)行以硬件式或軟件式實(shí)作的多個(gè)邏輯柵或控制指令，并且根據(jù)主機(jī)系統(tǒng)11的指令在可復(fù)寫式非易失性存儲(chǔ)器模塊106中進(jìn)行數(shù)據(jù)的寫入、讀取與擦除等運(yùn)作。[0149]可復(fù)寫式非易失性存儲(chǔ)器模塊106是電性連接至存儲(chǔ)器控制電路單元404，并且用以存儲(chǔ)主機(jī)系統(tǒng)11所寫入的數(shù)據(jù)?？蓮?fù)寫式非易失性存儲(chǔ)器模塊106可以是單階存儲(chǔ)胞(SingleLevelCell，簡稱SLC)NAND型閃存模塊、多階存儲(chǔ)胞(MultiLevelCell，簡稱MLC)NAND型閃存模塊(S卩，一個(gè)存儲(chǔ)胞中可存儲(chǔ)2個(gè)位數(shù)據(jù)的閃存模塊)、復(fù)數(shù)階存儲(chǔ)胞(TripleLevelCell，簡稱TLC)NAND型閃存模塊(即，一個(gè)存儲(chǔ)胞中可存儲(chǔ)3個(gè)位數(shù)據(jù)的閃存模塊)、其它閃存模塊或其它具有相同特性的存儲(chǔ)器模塊。[0150]圖8是本發(fā)明的一實(shí)施例的可復(fù)寫式非易失性存儲(chǔ)器模塊的概要方塊圖。[0151]請參照圖8，可復(fù)寫式非易失性存儲(chǔ)器模塊106包括存儲(chǔ)胞陣列2202、字符線控制電路2204、位線控制電路2206、行譯碼器(columndecoder)2208、數(shù)據(jù)輸入/輸出緩沖器2210與控制電路2212。[0152]圖9是本發(fā)明的一實(shí)施例的存儲(chǔ)胞陣列的示意圖。[0153]請參照圖8與圖9，存儲(chǔ)胞陣列2202包括配置于多個(gè)基底上的多個(gè)選擇柵漏極(selectgatedrain，簡稱SGD)晶體管912與多個(gè)選擇棚.源極(selectgatesource，簡稱SGS)晶體管914、以及連接此些存儲(chǔ)胞的多條位線904、多條字符線906、源極線908與用以存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)胞902(如圖9所示)。存儲(chǔ)胞902是以陣列方式配置在位線904與字符線906的交叉點(diǎn)上。當(dāng)從存儲(chǔ)器控制電路單元104接收到寫入指令或讀取指令時(shí)，控制電路2212會(huì)控制字符線控制電路2204、位線控制電路2206、行譯碼器2208、數(shù)據(jù)輸入/輸出緩沖器2210來寫入數(shù)據(jù)至存儲(chǔ)胞陣列2202或從存儲(chǔ)胞陣列2202中讀取數(shù)據(jù)，其中字符線控制電路2204用以控制施加至字符線906的電壓，位線控制電路2206用以控制施加至位線904的電壓，行譯碼器2208依據(jù)指令中的譯碼列地址以選擇對應(yīng)的位線，并且數(shù)據(jù)輸入/輸出緩沖器2210用以暫存數(shù)據(jù)。[0154]如上所述，可復(fù)寫式非易失性存儲(chǔ)器模塊106中的存儲(chǔ)胞是被多種編程電壓來編程為多種存儲(chǔ)狀態(tài)以正確存儲(chǔ)寫入數(shù)據(jù)的位值。具體來說，存儲(chǔ)胞陣列2202的每一存儲(chǔ)胞具有多個(gè)存儲(chǔ)狀態(tài)，并且此些存儲(chǔ)狀態(tài)是以多個(gè)讀取電壓來區(qū)分。[0155]圖10是本發(fā)明的一實(shí)施例的存儲(chǔ)于存儲(chǔ)胞陣列中的寫入數(shù)據(jù)所對應(yīng)的臨界電壓的分布示意圖。[0156]請參照圖10，以多階存儲(chǔ)胞型閃存為例，每一存儲(chǔ)胞中的臨界電壓可依據(jù)預(yù)設(shè)讀取電壓VA、預(yù)設(shè)讀取電壓VB與預(yù)設(shè)讀取電壓VC而區(qū)分為4種存儲(chǔ)狀態(tài)，并且此些存儲(chǔ)狀態(tài)分別地代表存儲(chǔ)位“11”、“10”、“00”與“01”。因此，在此實(shí)施例中，每一存儲(chǔ)胞可存儲(chǔ)2個(gè)位數(shù)據(jù)。必須了解的是，圖10所示出的臨界電壓及其存儲(chǔ)狀態(tài)的對應(yīng)僅為一個(gè)范例。在另一實(shí)施例中，臨界電壓與存儲(chǔ)狀態(tài)的對應(yīng)也可是隨著臨界電壓越大而以“11”、“10”、“OI”與“00”排列?；蛘?，在另一實(shí)施例中，臨界電壓與存儲(chǔ)狀態(tài)的對應(yīng)也可是根據(jù)實(shí)際使用狀況而設(shè)定，而不限于上述。[0157]在每一存儲(chǔ)胞可存儲(chǔ)2個(gè)位數(shù)據(jù)的例子中，同一條字符在線的存儲(chǔ)胞會(huì)構(gòu)成2個(gè)實(shí)體編程單元(S卩，下實(shí)體編程單元與上實(shí)體編程單元)。此外，存儲(chǔ)胞陣列2202中的數(shù)個(gè)實(shí)體編程單元會(huì)構(gòu)成一個(gè)實(shí)體擦除單元，并且實(shí)體擦除單元為執(zhí)行擦除運(yùn)作的最小單位。亦即，每一實(shí)體擦除單元含有最小數(shù)目的一并被擦除的存儲(chǔ)胞。[0158]存儲(chǔ)胞陣列2202的存儲(chǔ)胞的數(shù)據(jù)寫入(或稱為編程)程序包括利用施加一特定端點(diǎn)的電壓，例如是控制編程電壓(即，寫入電壓)來改變柵極中額一電荷捕捉層的電子量，因而改變了存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)以呈現(xiàn)不同的存儲(chǔ)狀態(tài)。例如，當(dāng)下實(shí)體編程單元的數(shù)據(jù)為“I”且上實(shí)體編程單元的數(shù)據(jù)為“I”時(shí)，控制電路2212會(huì)控制字符線控制電路2204不改變存儲(chǔ)胞中的編程電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)保持為“11”。當(dāng)下實(shí)體編程單元的數(shù)據(jù)為“I”且上實(shí)體編程單元的數(shù)據(jù)為“O”時(shí)，字符線控制電路2204會(huì)在控制電路2212的控制下改變存儲(chǔ)胞中的編程電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)改變?yōu)椤?0”。當(dāng)下實(shí)體編程單元的數(shù)據(jù)為“O”且上實(shí)體編程單元的數(shù)據(jù)為“O”時(shí)，字符線控制電路2204會(huì)在控制電路2212的控制下改變存儲(chǔ)胞中的編程電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)改變?yōu)椤?0”。當(dāng)下實(shí)體編程單元的數(shù)據(jù)為“O”且上實(shí)體編程單元的數(shù)據(jù)為I時(shí)，字符線控制電路2204會(huì)在控制電路2212的控制下改變存儲(chǔ)胞中的編程電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)改變?yōu)椤?1”。[0159]相似地，在每一存儲(chǔ)胞可存儲(chǔ)I個(gè)位的數(shù)據(jù)的例子(例如，單階存儲(chǔ)胞型閃存模塊)中，同一條字符在線的存儲(chǔ)胞會(huì)構(gòu)成I個(gè)實(shí)體編程單元。未被編程的存儲(chǔ)胞的存儲(chǔ)狀態(tài)為“I”。若要寫入數(shù)據(jù)“I”至存儲(chǔ)胞中，控制電路2212會(huì)控制字符線控制電路2204來維持存儲(chǔ)胞的存儲(chǔ)狀態(tài)為“I”。相對地，若要寫入數(shù)據(jù)“0”，字符線控制電路2204會(huì)在控制電路2212的控制下改變存儲(chǔ)胞中的編程電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)改變?yōu)椤癘”。即，存儲(chǔ)胞通過編程程序被編程為存儲(chǔ)狀態(tài)為存儲(chǔ)位“O”的存儲(chǔ)胞，以存儲(chǔ)位“O”。[0160]為了便于說明本發(fā)明所使用的存儲(chǔ)器編程方法，在以下的實(shí)施例中，會(huì)假設(shè)可復(fù)寫式非易失性存儲(chǔ)器模塊106中每一存儲(chǔ)胞可存儲(chǔ)I個(gè)位，并且存儲(chǔ)器控制電路單元104欲存儲(chǔ)一寫入數(shù)據(jù)(其位值皆為“O”)至可復(fù)寫式非易失性存儲(chǔ)器模塊106中存儲(chǔ)狀態(tài)為“I”的多個(gè)未被編程的存儲(chǔ)胞中。[0161]圖11是本發(fā)明的一實(shí)施例的存儲(chǔ)胞分組的示意圖。[0162]請參照圖11，本實(shí)施例中，存儲(chǔ)器控制電路單元104會(huì)根據(jù)欲存儲(chǔ)的寫入數(shù)據(jù)(其位值皆為“O”)來指示可復(fù)寫式非易失性存儲(chǔ)器模塊106使用一或多個(gè)編程電壓來對多個(gè)存儲(chǔ)胞(亦稱目標(biāo)存儲(chǔ)胞)進(jìn)行編程程序(亦稱，第一編程程序)并獲得編程結(jié)果(亦稱，第一編程結(jié)果)。例如，目標(biāo)存儲(chǔ)胞在被編程之前的臨界電壓分布為圖11中的虛線D5(亦稱，臨界電壓分布D5)，并且其存儲(chǔ)狀態(tài)為“I”。在執(zhí)行第一編程程序之后，目標(biāo)存儲(chǔ)胞的臨界電壓分布變?yōu)閳D11中的實(shí)線D6(亦稱，臨界電壓分布D6)。換言之，將目標(biāo)存儲(chǔ)胞的臨界電壓分布從一個(gè)分布改變?yōu)榱硪粋€(gè)分布的操作可稱為一個(gè)編程程序。此外，在本實(shí)施例中，第一編程程序是指增量步進(jìn)脈沖編程模型中的初始編程程序并且第一編程程序中所使用的編程電壓為初始編程電壓(例如，圖2中的初始編程電壓V、然而，在另一實(shí)施例中，第一編程程序也可以是指增量步進(jìn)脈沖編程模型中的任一個(gè)編程程序，且每一個(gè)編程程序中所使用的編程電壓的數(shù)目不限。[0163]在本實(shí)施例中，存儲(chǔ)器控制電路單元104會(huì)發(fā)送一驗(yàn)證指令至可復(fù)寫式非易失性存儲(chǔ)器模塊106。此驗(yàn)證指令用以指示可復(fù)寫式非易失性存儲(chǔ)器模塊106施加驗(yàn)證電壓VVCTlfy至目標(biāo)存儲(chǔ)胞來讀取目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否皆為對應(yīng)寫入數(shù)據(jù)的存儲(chǔ)狀態(tài)(亦稱正確存儲(chǔ)狀態(tài))。若目標(biāo)存儲(chǔ)胞是處于對應(yīng)于寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)，存儲(chǔ)器控制電路單元104會(huì)判定前一次執(zhí)行的編程程序的編程結(jié)果符合預(yù)設(shè)編程結(jié)果。若目標(biāo)存儲(chǔ)胞不是處于對應(yīng)于寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)，存儲(chǔ)器控制電路單元104會(huì)判定前一次執(zhí)行的編程程序的編程結(jié)果不符合預(yù)設(shè)編程結(jié)果。此外，驗(yàn)證電壓VVCTlfy的電壓值可以是由存儲(chǔ)器控制電路單元104決定或由可復(fù)寫式非易失性存儲(chǔ)器模塊106(例如，控制電路2212)自行決定。[0164]如圖11所示，由于經(jīng)過第一編程程序后的目標(biāo)存儲(chǔ)胞的臨界電壓分布D6皆小于驗(yàn)證電壓vVCTlfy，因此通過施加驗(yàn)證電壓vVCTlfy所讀取到的目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)會(huì)為“I”，不符合為“O”的寫入數(shù)據(jù)。即，存儲(chǔ)器控制電路單元104會(huì)判定目標(biāo)存儲(chǔ)胞的第一編程結(jié)果不符合預(yù)設(shè)編程結(jié)果。[0165]在本實(shí)施例中，若存儲(chǔ)器控制電路單元104判定目標(biāo)存儲(chǔ)胞的第一編程結(jié)果不符合預(yù)設(shè)編程結(jié)果，存儲(chǔ)器控制電路單元104會(huì)將目標(biāo)存儲(chǔ)胞分組為多個(gè)編程群組，并且在下一個(gè)編程程序(亦稱為第二編程程序)中，對不同的編程群組施加不同的寫入電壓以嘗試將目標(biāo)存儲(chǔ)胞編程至對應(yīng)寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)。[0166]在本實(shí)施例中，存儲(chǔ)器控制電路單元104會(huì)發(fā)送一指令(亦稱，分組指令)至可復(fù)寫式非易失性存儲(chǔ)器模塊106，其中此分組指令是用以指示可復(fù)寫式非易失性存儲(chǔ)器模塊106提供N個(gè)不同的分組電壓至目標(biāo)存儲(chǔ)胞以獲得目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)信息。例如，在接收到分組指令之后，可復(fù)寫式非易失性存儲(chǔ)器模塊106(例如，控制電路2212)會(huì)根據(jù)此分組指令來使用一或多個(gè)不同的分組電壓至目標(biāo)存儲(chǔ)胞。其中，N可以是I?4或任意正整數(shù)。其中，目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)信息可指示此些目標(biāo)存儲(chǔ)胞的臨界電壓分布狀態(tài)。例如，根據(jù)某一個(gè)目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)信息，存儲(chǔ)器控制電路單元104可以獲得此目標(biāo)存儲(chǔ)胞的臨界電壓分布狀態(tài)。以圖11的實(shí)施例為例，存儲(chǔ)器控制電路單元104指示可使用4個(gè)分組電壓Vtil?VΜ來將目標(biāo)存儲(chǔ)胞分組。其中，分組電壓Vu?VΜ會(huì)落于被包含于目標(biāo)存儲(chǔ)胞的臨界電壓分布的范圍內(nèi)。分組電壓Vtil?Vm可以是根據(jù)其電壓值的相對大小而依序被施加至目標(biāo)存儲(chǔ)胞或者是根據(jù)任意的規(guī)則而被施加至目標(biāo)存儲(chǔ)胞。此外，分組電壓Vtil?Ve4各別的電壓值可以是由存儲(chǔ)器控制電路單元104決定或由可復(fù)寫式非易失性存儲(chǔ)器模塊106(例如，控制電路2212)自行決定。[0167]請參照圖11，在存儲(chǔ)器控制電路單元104指示可復(fù)寫式非易失性存儲(chǔ)器模塊106施加分組電壓Vtil至目標(biāo)存儲(chǔ)胞之后，存儲(chǔ)器控制電路單元104可獲得目標(biāo)存儲(chǔ)胞對應(yīng)分組電壓Vtil的存儲(chǔ)狀態(tài)。例如，存儲(chǔ)器控制電路單元104會(huì)獲得對應(yīng)分組電壓VM的存儲(chǔ)狀態(tài)為“O”的目標(biāo)存儲(chǔ)胞與對應(yīng)分組電壓Vtil的存儲(chǔ)狀態(tài)為“I”的目標(biāo)存儲(chǔ)胞。例如，存儲(chǔ)器控制電路單元104可辨識(shí)存儲(chǔ)狀態(tài)為“O”的目標(biāo)存儲(chǔ)胞為臨界電壓大于分組電壓Vtil的目標(biāo)存儲(chǔ)胞以及辨識(shí)存儲(chǔ)狀態(tài)為“I”的目標(biāo)存儲(chǔ)胞為臨界電壓小于分組電壓Vtil的目標(biāo)存儲(chǔ)胞。以此類推，在施加分組電壓Vti2?Ve4至目標(biāo)存儲(chǔ)胞之后，存儲(chǔ)器控制電路單元104可進(jìn)一步獲得目標(biāo)存儲(chǔ)胞對應(yīng)分組電壓Vti2?VΜ的存儲(chǔ)狀態(tài)并且據(jù)以將目標(biāo)存儲(chǔ)胞分組為編程群組Al?El0[0168]在圖11的實(shí)施例中，編程群組Al?El的臨界電壓分布范圍各不相同。此外，編程群組Al中的存儲(chǔ)胞的臨界電壓會(huì)小于編程群組BI中的存儲(chǔ)胞的臨界電壓；編程群組BI中的存儲(chǔ)胞的臨界電壓會(huì)小于編程群組Cl中的存儲(chǔ)胞的臨界電壓；編程群組Cl中的存儲(chǔ)胞的臨界電壓會(huì)小于編程群組Dl中的存儲(chǔ)胞的臨界電壓；編程群組Dl中的存儲(chǔ)胞的臨界電壓會(huì)小于編程群組El中的存儲(chǔ)胞的臨界電壓。[0169]值得一提的是，上述實(shí)施例中，存儲(chǔ)器控制電路單元104是指示使用4個(gè)分組電壓來將目標(biāo)存儲(chǔ)胞分組，故可獲得5個(gè)編程群組。然而，在另一實(shí)施例中，若使用的分組電壓的數(shù)目不同，則劃分出的編程群組的數(shù)目也會(huì)不同。例如，若僅使用I個(gè)分組電壓來將目標(biāo)存儲(chǔ)胞分組，則目標(biāo)存儲(chǔ)胞只會(huì)被分為2個(gè)編程群組，以此類推。[0170]圖12是本發(fā)明的一實(shí)施例的編程群組的示意圖。[0171]請參照圖11與圖12，假設(shè)目標(biāo)存儲(chǔ)胞包括存儲(chǔ)胞Celll?Cell5，其中存儲(chǔ)胞Celll的電壓(或臨界電壓)的電壓值為Vei;存儲(chǔ)胞Cel12的電壓(或臨界電壓)的電壓值為Ve2;存儲(chǔ)胞Cel13的電壓(或臨界電壓)的電壓值為Ve3;存儲(chǔ)胞Cel14的電壓(或臨界電壓)的電壓值為Ve4;存儲(chǔ)胞Cell5的電壓(或臨界電壓)的電壓值為Ve5。在施加分組電壓Vei?VΜ至目標(biāo)存儲(chǔ)胞之后，存儲(chǔ)器控制電路單元104可例如獲得存儲(chǔ)胞Celll對應(yīng)于分組電壓Vtil?VΜ的存儲(chǔ)狀態(tài)依序?yàn)?“I”、“I”、“I”、“I”)，獲得存儲(chǔ)胞Cel12對應(yīng)于分組電壓Vtil?VΜ的存儲(chǔ)狀態(tài)依序?yàn)?“0”、“I”、“I”、“I”)，獲得存儲(chǔ)胞Cel13對應(yīng)于分組電壓Vsi?VΜ的存儲(chǔ)狀態(tài)依序?yàn)?“0”、“0”、“I”、“I”)，獲得存儲(chǔ)胞Cel14對應(yīng)于分組電壓Vtil?Vm的存儲(chǔ)狀態(tài)依序?yàn)?“0”、“0”、“0”、“1”)，并且獲得存儲(chǔ)胞Cell5對應(yīng)于分組電壓Vtil?Vm的存儲(chǔ)狀態(tài)依序?yàn)?“0”、“0”、“0”、“0”)。根據(jù)存儲(chǔ)胞Celll對應(yīng)于分組電壓I1?VM的存儲(chǔ)狀態(tài)，存儲(chǔ)胞Celll會(huì)被分組到編程群組Al;根據(jù)存儲(chǔ)胞Cell2對應(yīng)于分組電壓Vtil?Vm的存儲(chǔ)狀態(tài)，存儲(chǔ)胞Cel12會(huì)被分組到編程群組BI;根據(jù)存儲(chǔ)胞Cel13對應(yīng)于分組電壓Vtil?VG4的存儲(chǔ)狀態(tài)，存儲(chǔ)胞Cell3會(huì)被分組到編程群組Cl;根據(jù)存儲(chǔ)胞Cel14對應(yīng)于分組電壓Vtil?Vm的存儲(chǔ)狀態(tài)，存儲(chǔ)胞Cel14會(huì)被分組到編程群組Dl;根據(jù)存儲(chǔ)胞Cell5對應(yīng)于分組電壓Vtil?Vm的存儲(chǔ)狀態(tài)，存儲(chǔ)胞Cell5會(huì)被分組到編程群組El。[0172]存儲(chǔ)器控制電路單元104可通過查表的方式來執(zhí)行上述分組操作。例如，將存儲(chǔ)胞Celll對應(yīng)于分組電壓Vtil?Vm的存儲(chǔ)狀態(tài)輸入至一查找表以獲得存儲(chǔ)胞Celll屬于編程群組Al?；蛘撸鎯?chǔ)器控制電路單元104也可計(jì)算某一個(gè)目標(biāo)存儲(chǔ)胞反應(yīng)于分組電壓Vtil?VΜ的存儲(chǔ)狀態(tài)中“O”或“I”的數(shù)目并且根據(jù)此數(shù)目來判斷此目標(biāo)存儲(chǔ)胞所屬的編程群組。例如，存儲(chǔ)胞Celll反應(yīng)于分組電壓Vsi?Vm的存儲(chǔ)狀態(tài)(不具有任何為“O”的位數(shù)據(jù)，故存儲(chǔ)器控制電路單元104可將存儲(chǔ)胞Celll分組至編程群組Al0[0173]如圖11所示，根據(jù)編程群組Al?El可知，反應(yīng)于第一編程程序，編程群組El中的存儲(chǔ)胞的編程速度最快，而編程群組Al中的存儲(chǔ)胞的編程速度最慢。其中，編程群組El中的存儲(chǔ)胞的編程速度高于編程群組Dl中的存儲(chǔ)胞的編程速度，編程群組Dl中的存儲(chǔ)胞的編程速度高于編程群組Cl中的存儲(chǔ)胞的編程速度，以此類推。因此，在下一個(gè)編程程序(即，第二編程程序)中，若施加一個(gè)具有較低電壓值的寫入電壓至具有較高寫入速度的編程群組中的存儲(chǔ)胞且施加一個(gè)具有較高電壓值的另一寫入電壓至具有較低寫入速度的編程群組中的存儲(chǔ)胞，則經(jīng)過第二編程程序后，目標(biāo)存儲(chǔ)胞的臨界電壓分布范圍會(huì)較為集中。此外，在另一實(shí)施例中，也可利用調(diào)整編程電壓脈沖時(shí)間或與增量步進(jìn)脈沖編程模型有關(guān)的其它參數(shù)來窄化被編程的目標(biāo)存儲(chǔ)胞的臨界電壓分布范圍。[0174]在一實(shí)施例中，存儲(chǔ)器控制電路單元104可記錄每一存儲(chǔ)胞每一次或最后一次被分組的分組信息。因此，往后在編程此些存儲(chǔ)胞時(shí)，此分組信息可直接被用來將存儲(chǔ)胞分組，加快分組速度。[0175]如上所述，在將目標(biāo)存儲(chǔ)胞分組為多個(gè)編程群組后，存儲(chǔ)器控制電路單元104可根據(jù)分組后的此些編程群組來指示對不同的編程群組施加不同的編程電壓。以下配合圖13?圖18來詳細(xì)說明本發(fā)明的存儲(chǔ)器編程方法。應(yīng)注意的是，圖13?圖18中的點(diǎn)狀長條用來表示編程電壓，斜線長條用來表示驗(yàn)證電壓，并且空白長條用來表示分組電壓。[0176]圖13至圖16是本發(fā)明的一實(shí)施例的存儲(chǔ)器編程操作的示意圖。[0177]請參照圖13，假設(shè)在第一編程程序中，存儲(chǔ)器控制電路單元104是指示可復(fù)寫式非易失性存儲(chǔ)器模塊106使用初始編程電壓V1來編程目標(biāo)存儲(chǔ)胞。然后，可復(fù)寫式非易失性存儲(chǔ)器模塊106會(huì)施加驗(yàn)證電壓VVCTlfy至目標(biāo)存儲(chǔ)胞并且存儲(chǔ)器控制電路單元104會(huì)判斷第一編程程序的第一編程結(jié)果是否符合預(yù)設(shè)編程結(jié)果。例如，存儲(chǔ)器控制電路單元104可判斷目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否皆為對應(yīng)寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)。若目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)非皆為對應(yīng)寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)，存儲(chǔ)器控制電路單元104會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106使用分組電壓Vtil?VΜ來對目標(biāo)存儲(chǔ)胞分組。應(yīng)注意的是，分組電壓vCl?VG4各自的電壓值是不同的。例如，分組電壓V(^會(huì)小于分組電壓VΚ?;分組電壓VG2會(huì)小于分組電壓Vti3;分組電壓Vω會(huì)小于分組電壓VG4o[0178]請同時(shí)參考圖11與圖14，假設(shè)存儲(chǔ)器控制電路單元104指示使用分組電壓Vtil?Ve4將目標(biāo)存儲(chǔ)胞分組為編程群組Al?El，則存儲(chǔ)器控制電路單元104會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106使用分別對應(yīng)編程群組Al?El的多個(gè)寫入電壓(亦稱編程電壓)來對目標(biāo)存儲(chǔ)胞進(jìn)行第二編程程序。例如，在第二編程程序中，可復(fù)寫式非易失性存儲(chǔ)器模塊106可施加編程電壓Vai至編程群組Al中的目標(biāo)存儲(chǔ)胞；可復(fù)寫式非易失性存儲(chǔ)器模塊106可施加編程電壓Vbi至編程群組BI中的目標(biāo)存儲(chǔ)胞；可復(fù)寫式非易失性存儲(chǔ)器模塊106可施加編程電壓Vei至編程群組Cl中的目標(biāo)存儲(chǔ)胞；可復(fù)寫式非易失性存儲(chǔ)器模塊106可施加編程電壓Vdi至編程群組Dl中的目標(biāo)存儲(chǔ)胞；可復(fù)寫式非易失性存儲(chǔ)器模塊106可施加編程電壓Vei至編程群組El中的目標(biāo)存儲(chǔ)胞。然而，在另一實(shí)施例中，第一編程程序與第二編程程序也可以是指任增量步進(jìn)脈沖編程模型中任兩個(gè)連續(xù)或不連續(xù)執(zhí)行的編程程序，而不限于上述。[0179]應(yīng)注意的是，在本實(shí)施例中，存儲(chǔ)器控制電路單元104是根據(jù)編程群組Al?El各別的臨界電壓分布來查表以指示可復(fù)寫式非易失性存儲(chǔ)器模塊106施加不同大小的編程電壓Vai?VE1。根據(jù)查表的結(jié)果，存儲(chǔ)器控制電路單元104會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106施加較高的寫入電壓至具有較低的臨界電壓分布的編程群組中的目標(biāo)存儲(chǔ)胞。例如，由于編程群組El中的目標(biāo)存儲(chǔ)胞的臨界電壓大于編程群組Dl中的目標(biāo)存儲(chǔ)胞的臨界電壓，故被施加至編程群組El的編程電壓Vei會(huì)小于被施加至編程群組Dl的編程電壓VD1o依此類推，被施加至編程群組Dl的編程電壓Vdi會(huì)小于被施加至編程群組Cl的編程電壓Vei;被施加至編程群組Cl的編程電壓Va會(huì)小于被施加至編程群組BI的編程電壓Vbi;被施加至編程群組BI的編程電壓Vbi會(huì)小于被施加至編程群組Al的編程電壓VA1。此外，第二編程程序中使用的編程電壓會(huì)大于第一編程程序中的編程電壓。例如，在圖14中，編程電壓Vei會(huì)大于初始編程電壓V10此外，在另一實(shí)施例中，編程電壓Vai?Vei也可以是根據(jù)編程群組Al?El各別的臨界電壓分布來修正前一次使用的編程電壓而獲得的。[0180]請參照圖15，在對目標(biāo)存儲(chǔ)胞執(zhí)行第二編程程序后，可復(fù)寫式非易失性存儲(chǔ)器模塊106會(huì)施加驗(yàn)證電壓VVCTlfy至目標(biāo)存儲(chǔ)胞并且存儲(chǔ)器控制電路單元104會(huì)據(jù)以判斷第二編程程序的編程結(jié)果(亦稱第二編程結(jié)果)是否符合對應(yīng)寫入數(shù)據(jù)的預(yù)設(shè)編程結(jié)果。若第二編程結(jié)果不符合預(yù)設(shè)編程結(jié)果，存儲(chǔ)器控制電路單元104會(huì)繼續(xù)對目標(biāo)存儲(chǔ)胞進(jìn)行另一次的分組操作。例如，存儲(chǔ)器控制電路單元104可指示可復(fù)寫式非揮發(fā)性存儲(chǔ)器模塊106施加分組電壓Vts?Vtis至目標(biāo)存儲(chǔ)胞，以再次將目標(biāo)存儲(chǔ)胞分組。應(yīng)注意的是，在目標(biāo)存儲(chǔ)胞經(jīng)過第二編程程序之后，目標(biāo)存儲(chǔ)胞的臨界電壓會(huì)提高，因此分組電壓Vffi?Vtis也會(huì)被對應(yīng)地提高。舉例來說，分組電壓Vffi的電壓值會(huì)大于分組電壓Vtil的電壓值；分組電壓Vce的電壓值會(huì)大于分組電壓Vti2的電壓值；分組電壓Vti7的電壓值會(huì)大于分組電壓Vti3的電壓值；分組電壓Vtis的電壓值會(huì)大于分組電壓VΜ的電壓值。關(guān)于如何將目標(biāo)存儲(chǔ)胞分組已于前述說明，故在此便不贅述。此外，分組電壓Vffi?Vμ的數(shù)目也可以更多或更少，本發(fā)明不加以限制。[0181]請參照圖16，假設(shè)根據(jù)分組電壓Vts?Vw目標(biāo)存儲(chǔ)胞被分組為編程群組Α2?Ε2。其中，編程群組Ε2中的目標(biāo)存儲(chǔ)胞的臨界電壓大于編程群組D2中的目標(biāo)存儲(chǔ)胞的臨界電壓；編程群組D2中的目標(biāo)存儲(chǔ)胞的臨界電壓大于編程群組C2中的目標(biāo)存儲(chǔ)胞的臨界電壓；編程群組C2中的目標(biāo)存儲(chǔ)胞的臨界電壓大于編程群組Β2中的目標(biāo)存儲(chǔ)胞的臨界電壓；編程群組Β2中的目標(biāo)存儲(chǔ)胞的臨界電壓大于編程群組Α2中的目標(biāo)存儲(chǔ)胞的臨界電壓。存儲(chǔ)器控制電路單元104會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106分別施加編程電壓Va2?VΕ2至編程群組Α2?Ε2。其中，編程電壓Va2是施加至編程群組Α2，編程電壓VΒ2是施加至編程群組B2，以此類推。編程電壓Va2?Ve2各別的電壓值可以是根據(jù)編程群組A2?E2各別的臨界電壓分布而通過查表而獲得?；蛘撸幊屉妷篤a2?VE2各別的電壓值也可以是根據(jù)編程群組A2?E2各別的臨界電壓分布而修改編程電壓Vai?Vei而獲得，本發(fā)明不加以限制。此外，在本實(shí)施例中，編程電壓Ve2會(huì)高于編程電壓VE1;編程電壓VD2會(huì)高于編程電壓VD1;編程電壓Ve2會(huì)高于編程電壓V編程電壓VB2#高于編程電壓VB1;編程電壓VA2會(huì)高于編程電壓ViU。[0182]值得一提的是，在對于同一寫入數(shù)據(jù)的多個(gè)編程程序中，本發(fā)明并不對執(zhí)行分組操作的次數(shù)與時(shí)間點(diǎn)進(jìn)行限制。例如，在一實(shí)施例中，在執(zhí)行每一次的編程程序之前，分組操作都會(huì)先被執(zhí)行。或者，存儲(chǔ)器控制電路單元104也可以直接針對尚未被編程的目標(biāo)存儲(chǔ)胞(亦即，處于擦除狀態(tài)的存儲(chǔ)胞)來進(jìn)行分組。然后，存儲(chǔ)器控制電路單元104可根據(jù)此分組來執(zhí)行后續(xù)的所有編程程序或者在某些編程程序之前也可再次執(zhí)行分組操作。[0183]圖17A是本發(fā)明的另一實(shí)施例的存儲(chǔ)胞分組的示意圖。圖17B是本發(fā)明的另一實(shí)施例的存儲(chǔ)器編程操作的示意圖。[0184]請參照圖17A與17B，假設(shè)處于擦除狀態(tài)的目標(biāo)存儲(chǔ)胞的臨界電壓分布為臨界電壓分布D5’。在對目標(biāo)存儲(chǔ)胞進(jìn)行編程程序之前，存儲(chǔ)器控制電路單元104可根據(jù)目標(biāo)存儲(chǔ)胞的臨界電壓分布D5’來分別指示設(shè)定分組電壓Vtil’?Vm’并且根據(jù)目標(biāo)存儲(chǔ)胞的臨界電壓分布D5’來施加分組電壓Vtil’?Ve4’至目標(biāo)存儲(chǔ)胞以進(jìn)行分組?；蛘撸鎯?chǔ)器控制電路單元104也可以是根據(jù)目標(biāo)存儲(chǔ)胞過去的分組信息來將目標(biāo)存儲(chǔ)胞分組。例如，存儲(chǔ)器控制電路單元104可將目標(biāo)存儲(chǔ)胞分組為編程群組Al’?E1’。然后，存儲(chǔ)器控制電路單元104可指示可復(fù)寫式非易失性存儲(chǔ)器模塊106施加對應(yīng)的編程電壓Vai’?Vei’至編程群組Al’?E1’。例如，在施加編程電壓Vai’?Vei’之后，目標(biāo)存儲(chǔ)胞的臨界電壓分布會(huì)成為臨界電壓分布D6’。接著，存儲(chǔ)器控制電路單元104會(huì)根據(jù)驗(yàn)證電壓VVCTlfy來判斷目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否為對應(yīng)寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)。由于臨界電壓分布D6’中的目標(biāo)存儲(chǔ)胞之電壓值皆小于驗(yàn)證電壓VVCTlfy，故存儲(chǔ)器控制電路單元104會(huì)判定目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)非對應(yīng)寫入數(shù)據(jù)的正確存儲(chǔ)狀態(tài)并且繼續(xù)對目標(biāo)存儲(chǔ)胞進(jìn)行下一個(gè)編程程序。在本實(shí)施例中，在執(zhí)行下一個(gè)編程程序之前，存儲(chǔ)器控制電路單元104會(huì)再次將目標(biāo)存儲(chǔ)胞分組。例如，存儲(chǔ)器控制電路單元104可指示施加分組電壓Vts’?Vta’至目標(biāo)存儲(chǔ)胞來將目標(biāo)存儲(chǔ)胞分組為編程群組A2’?E2’。因此，在下一個(gè)編程程序中，存儲(chǔ)器控制電路單元104可根據(jù)編程群組A2’?E2’來指示可復(fù)寫式非易失性存儲(chǔ)器模塊106施加對應(yīng)的編程電壓Va2’?Ve2’來對目標(biāo)存儲(chǔ)胞進(jìn)行編程。關(guān)于如何執(zhí)行分組以及使用對應(yīng)的編程電壓來編程已分組的存儲(chǔ)胞已于前述說明，在此便不再贅述。[0185]值得一提的是，雖然在圖17B的范例實(shí)施例中，用以編程處于擦除狀態(tài)的目標(biāo)存儲(chǔ)胞的初始編程程序是包含使用多個(gè)編程電壓Vai’?VE1’。然而，在圖17B的另一實(shí)施例中，即使目標(biāo)存儲(chǔ)胞已被分組，但用以編程處于擦除狀態(tài)的目標(biāo)存儲(chǔ)胞的初始編程程序也可以是僅使用一個(gè)初始編程電壓，例如，使用編程電壓Vai’?Vei’的其中之一或任一個(gè)適當(dāng)?shù)木幊屉妷?。此外，在一?shí)施例中，只有在執(zhí)行初始編程程序之后，存儲(chǔ)器控制電路單元104才會(huì)根據(jù)初始編程電壓的編程結(jié)果來將目標(biāo)存儲(chǔ)胞分組，并且此分組結(jié)果可被使用到將目標(biāo)存儲(chǔ)胞編程至正確的數(shù)據(jù)存儲(chǔ)狀態(tài)為止?；蛘撸部梢栽诔跏季幊坛绦蛑蟮娜我淮尉幊坛绦蛑霸俅螆?zhí)行分組操作。此外，在另一實(shí)施例中，也可以在對于目標(biāo)存儲(chǔ)胞的分組操作的次數(shù)到達(dá)一最大分組操作次數(shù)后，停止執(zhí)行其它的分組操作并且根據(jù)最后一次分組所產(chǎn)生的編程群組來進(jìn)行后續(xù)的編程程序。例如，假設(shè)最大分組次數(shù)為2次，則在存儲(chǔ)器控制電路單元104對于目標(biāo)存儲(chǔ)胞進(jìn)行2次的分組操作后，存儲(chǔ)器控制電路單元104會(huì)直接根據(jù)經(jīng)由第2次的分組操作所獲得的編程群組來進(jìn)行后續(xù)的編程程序。[0186]圖18是本發(fā)明的另一實(shí)施例的存儲(chǔ)器編程操作的示意圖。[0187]請參照圖18，假設(shè)在初始編程程序之后的兩次編程程序之前，存儲(chǔ)器控制電路單元104分別執(zhí)行了兩次分組操作。在存儲(chǔ)器控制電路單元104指示對目標(biāo)存儲(chǔ)胞施加編程電壓Va2?V￡2后，若存儲(chǔ)器控制電路單元104判定目標(biāo)存儲(chǔ)胞的存儲(chǔ)狀態(tài)非皆為正確存儲(chǔ)狀態(tài)且執(zhí)行分組操作的次數(shù)已經(jīng)達(dá)到了最大分組次數(shù)(例如，2次)，則在后續(xù)的編程程序中，存儲(chǔ)器控制電路單元104將不會(huì)再對目標(biāo)存儲(chǔ)胞進(jìn)行分組。例如，在下一次的編程程序中，存儲(chǔ)器控制電路單元104會(huì)直接根據(jù)經(jīng)由第2次的分組操作所獲得的編程群組A2?E2來分別施加編程電壓Va3?VE3至編程群組A2?E2中的目標(biāo)存儲(chǔ)胞。[0188]圖19是本發(fā)明另一實(shí)施例的存儲(chǔ)器控制電路單元的方塊圖。[0189]請參照圖19，存儲(chǔ)器控制電路單元104包括存儲(chǔ)器管理電路202、主機(jī)接口204、存儲(chǔ)器接口206、緩沖存儲(chǔ)器210、錯(cuò)誤檢查與校正電路208與電源管理電路212。[0190]存儲(chǔ)器管理電路202用以控制存儲(chǔ)器控制電路單元104的整體運(yùn)作。具體來說，存儲(chǔ)器管理電路202具有多個(gè)控制指令，并且在存儲(chǔ)器存儲(chǔ)裝置10運(yùn)作時(shí)，此些控制指令會(huì)被執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與擦除等運(yùn)作。[0191]在本實(shí)施例中，存儲(chǔ)器管理電路202的控制指令是以軟件形式來實(shí)現(xiàn)。例如，存儲(chǔ)器管理電路202具有微處理器單元(未示出)與只讀存儲(chǔ)器(未示出)，并且此些控制指令是被燒錄至此只讀存儲(chǔ)器中。當(dāng)存儲(chǔ)器存儲(chǔ)裝置10運(yùn)作時(shí)，此些控制指令會(huì)由微處理器單元來執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與擦除等運(yùn)作。上述對于存儲(chǔ)器控制電路單元104的操作說明可套用至存儲(chǔ)器管理電路202。[0192]在另一實(shí)施例中，存儲(chǔ)器管理電路202的控制指令也可以程序代碼式存儲(chǔ)于可復(fù)寫式非易失性存儲(chǔ)器模塊106的特定區(qū)域(例如，存儲(chǔ)器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲(chǔ)器管理電路202具有微處理器單元(未示出)、只讀存儲(chǔ)器(未示出)及隨機(jī)存取存儲(chǔ)器(未示出)。特別是，此只讀存儲(chǔ)器具有驅(qū)動(dòng)碼，并且當(dāng)存儲(chǔ)器控制電路單元104被致能時(shí)，微處理器單元會(huì)先執(zhí)行此驅(qū)動(dòng)碼來將存儲(chǔ)于可復(fù)寫式非易失性存儲(chǔ)器模塊106中的控制指令加載至存儲(chǔ)器管理電路202的隨機(jī)存取存儲(chǔ)器中。之后，微處理器單元會(huì)運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫入、讀取與擦除等運(yùn)作。[0193]在另一實(shí)施例中，存儲(chǔ)器管理電路202的控制指令也可以一硬件來實(shí)現(xiàn)。例如，存儲(chǔ)器管理電路202包括微控制器、存儲(chǔ)胞管理電路、存儲(chǔ)器寫入電路、存儲(chǔ)器讀取電路、存儲(chǔ)器擦除電路與數(shù)據(jù)處理電路。存儲(chǔ)胞管理電路、存儲(chǔ)器寫入電路、存儲(chǔ)器讀取電路、存儲(chǔ)器擦除電路與數(shù)據(jù)處理電路是電性連接至微控制器。其中，存儲(chǔ)胞管理電路用以管理可復(fù)寫式非易失性存儲(chǔ)器模塊106的實(shí)體擦除單元；存儲(chǔ)器寫入電路用以對可復(fù)寫式非易失性存儲(chǔ)器模塊106下達(dá)寫入指令(亦稱，寫入指令序列)以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊106中；存儲(chǔ)器讀取電路用以對可復(fù)寫式非易失性存儲(chǔ)器模塊106下達(dá)讀取指令(亦稱，讀取指令序列)以從可復(fù)寫式非揮發(fā)性存儲(chǔ)器模塊106中讀取數(shù)據(jù)；存儲(chǔ)器擦除電路用以對可復(fù)寫式非易失性存儲(chǔ)器模塊106下達(dá)擦除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲(chǔ)器模塊106中擦除；而數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲(chǔ)器模塊106中讀取的數(shù)據(jù)。每一個(gè)寫入指令序列、讀取指令序列及擦除指令可包括一或多個(gè)程序代碼或指令碼。[0194]主機(jī)接口204是電性連接至存儲(chǔ)器管理電路202并且用以接收與識(shí)別主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說，主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)會(huì)通過主機(jī)接口204來傳送至存儲(chǔ)器管理電路202。在本實(shí)施例中，主機(jī)接口204是兼容于SATA標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口204也可以是兼容于PATA標(biāo)準(zhǔn)、IEEE1394標(biāo)準(zhǔn)、PCIExpress標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、UHS-1接口標(biāo)準(zhǔn)、UHS-1I接口標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其它適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。[0195]存儲(chǔ)器接口206是電性連接至存儲(chǔ)器管理電路202并且用以存取可復(fù)寫式非易失性存儲(chǔ)器模塊106。也就是說，欲寫入至可復(fù)寫式非藝術(shù)系存儲(chǔ)器模塊106的數(shù)據(jù)會(huì)通過存儲(chǔ)器接口206轉(zhuǎn)換為可復(fù)寫式非易失性存儲(chǔ)器模塊106所能接受的格式。具體來說，若存儲(chǔ)器管理電路202要存取可復(fù)寫式非易失性存儲(chǔ)器模塊106時(shí)，存儲(chǔ)器接口206會(huì)傳送對應(yīng)的指令序列。這些指令序列可包括一或多個(gè)信號，或是在總線上的數(shù)據(jù)。例如，在讀取指令序列中，會(huì)包括讀取的辨識(shí)碼、存儲(chǔ)器地址等信息。[0196]錯(cuò)誤檢查與校正電路208是電性連接至存儲(chǔ)器管理電路202并且用以執(zhí)行錯(cuò)誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲(chǔ)器管理電路202從主機(jī)系統(tǒng)11中接收到寫入指令時(shí)，錯(cuò)誤檢查與校正電路208會(huì)為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯(cuò)誤更正碼(errorcorrectingcode，簡稱ECCcode)及/或錯(cuò)誤檢查碼(errordetectingcode，簡稱EDC)，并且存儲(chǔ)器管理電路202會(huì)將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯(cuò)誤更正碼或錯(cuò)誤檢查碼寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊106中。之后，當(dāng)存儲(chǔ)器管理電路202從可復(fù)寫式非易失性存儲(chǔ)器模塊106中讀取數(shù)據(jù)時(shí)會(huì)同時(shí)讀取此數(shù)據(jù)對應(yīng)的錯(cuò)誤更正碼及/或錯(cuò)誤檢查碼，并且錯(cuò)誤檢查與校正電路208會(huì)依據(jù)此錯(cuò)誤更正碼及/或錯(cuò)誤檢查碼對所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤檢查與校正程序。[0197]緩沖存儲(chǔ)器210是電性連接至存儲(chǔ)器管理電路202并且用以暫存來自于主機(jī)系統(tǒng)1000的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)。存儲(chǔ)器控制電路單元404在緩沖存儲(chǔ)器210中規(guī)劃暫存來自于主機(jī)系統(tǒng)11的數(shù)據(jù)或來自于可復(fù)寫式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)，以使數(shù)據(jù)組織成預(yù)定單位大小或是成為傳輸單元大小，并寫入到可復(fù)寫式非易失性存儲(chǔ)器模塊106或是回傳到主機(jī)系統(tǒng)。此外，緩沖存儲(chǔ)器210還可暫存存儲(chǔ)器控制電路單元104所使用的系統(tǒng)管理數(shù)據(jù)，例如，檔案配置表或是邏輯-實(shí)體單元映像表等等。[0198]電源管理電路212是電性連接至存儲(chǔ)器管理電路202并且用以控制存儲(chǔ)器存儲(chǔ)裝置10的電源。[0199]值得一提的是，在一實(shí)施例中，可通過軟件來控制將特定的編程電壓施加至特定的編程群組。或者，在另一實(shí)施例中，也可以通過硬件開關(guān)來控制施加至不同編程群組的編程電壓。例如，若欲以硬件開關(guān)來控制施加至不同編程群組的編程電壓，則一或多個(gè)控制開關(guān)或緩存器會(huì)被配置在提供編程電壓至存儲(chǔ)胞的一電壓供應(yīng)路徑上。每一個(gè)控制開關(guān)或緩存器是用以導(dǎo)通屬于同一個(gè)編程群組的存儲(chǔ)胞的電壓供應(yīng)路徑。通過導(dǎo)通或切換電性連接至不同存儲(chǔ)胞的電壓供應(yīng)路徑，可選擇性地對屬于不同編程群組的存儲(chǔ)胞進(jìn)行編程。以圖14的范例實(shí)施例為例，假設(shè)目前是欲使用編程電壓Vai來編程編程群組Al，則電性連接至屬于編程群組Al的目標(biāo)存儲(chǔ)胞的電壓供應(yīng)路徑會(huì)被導(dǎo)通并且電性連接至不屬于編程群組Al的目標(biāo)存儲(chǔ)胞的電壓供應(yīng)路徑會(huì)被切斷。藉此，編程電壓Vai只會(huì)經(jīng)由導(dǎo)通的電壓供應(yīng)路徑提供至屬于編程群組Al的目標(biāo)存儲(chǔ)胞來執(zhí)行編程。當(dāng)欲使用編程電壓Vbi來編程編程群組BI時(shí)，則只有電性連接至屬于編程群組BI的目標(biāo)存儲(chǔ)胞的電壓供應(yīng)路徑會(huì)被導(dǎo)通以對編程群組BI進(jìn)行編程，以此類推。[0200]圖20是本發(fā)明的一實(shí)施例的存儲(chǔ)器編程方法的流程圖。[0201]請參照圖20，在步驟S2001中，存儲(chǔ)器控制電路單元104(或存儲(chǔ)器管理電路202)根據(jù)寫入數(shù)據(jù)對多個(gè)存儲(chǔ)胞執(zhí)行第一編程程序并且獲得第一編程程序的第一編程結(jié)果。在步驟S2003中，存儲(chǔ)器控制電路單元104(或存儲(chǔ)器管理電路202)根據(jù)第一編程結(jié)果來指示將此些存儲(chǔ)胞分組為多個(gè)編程群組。在步驟S2005中，存儲(chǔ)器控制電路單元104(或存儲(chǔ)器管理電路202)根據(jù)寫入數(shù)據(jù)指示對此些存儲(chǔ)胞執(zhí)行第二編程程序，其中所述第二編程程序包括使用第一編程電壓來編程此些編程群組中的第一編程群組，并且使用第二編程電壓來編程此些編程群組中的第二編程群組，其中第一編程電壓與第二編程電壓不同。[0202]圖21是本發(fā)明的一實(shí)施例的編程存儲(chǔ)胞的臨界電壓的分布示意圖。[0203]請參照圖15與圖21，假設(shè)存儲(chǔ)器控制電路單元104根據(jù)數(shù)據(jù)位為“O”的寫入數(shù)據(jù)來指示編程多個(gè)存儲(chǔ)胞，則在使用初始編程電壓V1進(jìn)行第一次的編程程序后，此些存儲(chǔ)胞的臨界電壓分布會(huì)從臨界電壓分布Dl成為臨界電壓分布D2。在第二次的編程程序前，存儲(chǔ)器控制電路單元104會(huì)指示經(jīng)由使用分組電壓Vtil?VM來對此些存儲(chǔ)胞進(jìn)行分組，并且在分組之后，根據(jù)此些存儲(chǔ)胞所屬的編程群組Al?El來使用對應(yīng)的編程電壓Vai?VE1執(zhí)行第二次的編程程序。在經(jīng)過第二次的編程程序后，此些存儲(chǔ)胞的臨界電壓分布會(huì)從臨界電壓分布D2成為臨界電壓分布D7。以此類推，在經(jīng)過其它的編程程序之后，此些存儲(chǔ)胞的臨界電壓分布會(huì)從臨界電壓分布D7成為臨界電壓分布D8。由于此些存儲(chǔ)胞的臨界電壓皆高于驗(yàn)證電壓VVCTlfy，表示此些存儲(chǔ)胞的存儲(chǔ)狀態(tài)皆被編程為“O”。[0204]同時(shí)參照圖3與圖21可以發(fā)現(xiàn)，根據(jù)本發(fā)明所提供的存儲(chǔ)器編程方法，在編程存儲(chǔ)胞的過程中，存儲(chǔ)胞的臨界電壓分布范圍可被有效地窄化。亦即，存儲(chǔ)胞的臨界電壓分布更加的集中。此外，圖21中存儲(chǔ)胞的臨界電壓分布D8中的最高臨界電壓也可能會(huì)小于圖3中存儲(chǔ)胞的臨界電壓分布D4中的最高臨界電壓。[0205]綜上所述，本發(fā)明所提供的存儲(chǔ)器編程方法、存儲(chǔ)器控制電路單元與存儲(chǔ)器存儲(chǔ)裝置，可以根據(jù)存儲(chǔ)胞的臨界電壓分布(或?qū)懭胨俣?來將存儲(chǔ)胞分組并且對應(yīng)調(diào)整施加至不同群組的編程電壓，以提升對于存儲(chǔ)胞的編程的精確度并且延長存儲(chǔ)器存儲(chǔ)裝置的使用壽命。此外，也可以使完成編程的存儲(chǔ)胞的臨界電壓分布的范圍減少，進(jìn)而減少存儲(chǔ)在存儲(chǔ)器存儲(chǔ)裝置中的數(shù)據(jù)發(fā)生錯(cuò)誤的機(jī)率。[0206]最后應(yīng)說明的是:以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍?！局鳈?quán)項(xiàng)】1.一種存儲(chǔ)器編程方法，用于一可復(fù)寫式非易失性存儲(chǔ)器模塊，其特征在于，所述可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)胞，所述存儲(chǔ)器編程方法包括:根據(jù)一寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行一第一編程程序并且獲得所述第一編程程序的一第一編程結(jié)果；根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為多個(gè)編程群組；以及根據(jù)所述寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行一第二編程程序，其中所述第二編程程序包括:使用一第一編程電壓來編程該些編程群組中的一第一編程群組；以及使用一第二編程電壓來編程該些編程群組中的一第二編程群組，其中所述第一編程電壓與所述第二編程電壓不同。2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器編程方法，其特征在于，所述第一編程群組的一第一電壓分布范圍與所述第二編程群組的一第二電壓分布范圍不同。3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器編程方法，其特征在于，所述第一編程群組中的一第一存儲(chǔ)胞的一第一電壓小于所述第二編程群組中的一第二存儲(chǔ)胞的一第二電壓，其中，所述第一編程電壓大于所述第二編程電壓。4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器編程方法，其特征在于，根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些編程群組的步驟包括:提供至少一分組電壓至該些存儲(chǔ)胞以獲得該些存儲(chǔ)胞的一存儲(chǔ)狀態(tài)信息，其中所述存儲(chǔ)狀態(tài)信息指示該些存儲(chǔ)胞的一電壓分布狀態(tài)；以及根據(jù)所述存儲(chǔ)狀態(tài)信息將該些存儲(chǔ)胞分組為該些編程群組。5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器編程方法，其特征在于，所述方法還包括:判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的一預(yù)設(shè)編程結(jié)果，其中根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些第一編程群組的步驟是在判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果之后執(zhí)行。6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器編程方法，其特征在于，判斷所述第一編程結(jié)果是否符合所述預(yù)設(shè)編程結(jié)果的步驟包括:提供一驗(yàn)證電壓至該些存儲(chǔ)胞以判斷該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否處于對應(yīng)于所述寫入數(shù)據(jù)的一正確存儲(chǔ)狀態(tài)；若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，判定所述第一編程結(jié)果符合所述預(yù)設(shè)編程結(jié)果；以及若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)不是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果。7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器編程方法，其特征在于，所述方法還包括:在執(zhí)行所述第一編程程序之前，將該些存儲(chǔ)胞分組為一第三編程群組與一第四編程群組。8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器編程方法，其特征在于，所述第三編程群組中的一第三存儲(chǔ)胞的一第三電壓小于所述第四編程群組中的一第四存儲(chǔ)胞的一第四電壓，其中所述第一編程程序包括:使用一第三編程電壓來編程所述第三編程群組；以及使用一第四編程電壓來編程所述第四編程群組，其中所述第三編程電壓大于所述第四編程電壓，所述第一編程電壓大于所述第三編程電壓，并且所述第二編程電壓大于所述第四編程電壓。9.一種存儲(chǔ)器存儲(chǔ)裝置，其特征在于，包括:一連接接口單元，用以電性連接至一主機(jī)系統(tǒng)；一可復(fù)寫式非易失性存儲(chǔ)器模塊，包括多個(gè)存儲(chǔ)胞；以及一存儲(chǔ)器控制電路單元，電性連接至所述連接接口單元與所述可復(fù)寫式非易失性存儲(chǔ)器模塊，其中所述存儲(chǔ)器控制電路單元用以發(fā)送一第一寫入指令序列，其中所述第一寫入指令序列用以指示根據(jù)一寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行一第一編程程序，其中所述存儲(chǔ)器控制電路單元還用以獲得所述第一編程程序的一第一編程結(jié)果，其中所述存儲(chǔ)器控制電路單元還用以根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為多個(gè)編程群組，其中所述存儲(chǔ)器控制電路單元還用以發(fā)送一第二寫入指令序列，其中所述第二寫入指令序列用以指示根據(jù)所述寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行一第二編程程序，其中所述第二編程程序包括:使用一第一編程電壓來編程該些編程群組中的一第一編程群組；以及使用一第二編程電壓來編程該些編程群組中的一第二編程群組，其中所述第一編程電壓與所述第二編程電壓不同。10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，所述第一編程群組的一第一電壓分布范圍與所述第二編程群組的一第二電壓分布范圍不同。11.根據(jù)權(quán)利要求10所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，所述第一編程群組中的一第一存儲(chǔ)胞的一第一電壓小于所述第二編程群組中的一第二存儲(chǔ)胞的一第二電壓，其中所述第一編程電壓大于所述第二編程電壓。12.根據(jù)權(quán)利要求9所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，在所述存儲(chǔ)器控制電路單元根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些編程群組的運(yùn)作中，所述存儲(chǔ)器控制電路單元還用以發(fā)送一分組指令，其中所述分組指令用以指示提供至少一分組電壓至該些存儲(chǔ)胞以獲得該些存儲(chǔ)胞的一存儲(chǔ)狀態(tài)信息，其中所述存儲(chǔ)狀態(tài)信息指示該些存儲(chǔ)胞的一電壓分布狀態(tài)，其中所述存儲(chǔ)器控制電路單元根據(jù)所述存儲(chǔ)狀態(tài)信息將該些存儲(chǔ)胞分組為該些編程群組。13.根據(jù)權(quán)利要求9所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，所述存儲(chǔ)器控制電路單元還用以判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的一預(yù)設(shè)編程結(jié)果，其中所述存儲(chǔ)器控制電路單元根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些第一編程群組的運(yùn)作是在判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果之后執(zhí)行。14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，在所述存儲(chǔ)器控制電路單元判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的所述預(yù)設(shè)編程結(jié)果的運(yùn)作中，所述存儲(chǔ)器控制電路單元還用以發(fā)送一驗(yàn)證指令，其中所述驗(yàn)證指令用以指示提供一驗(yàn)證電壓至該些存儲(chǔ)胞以判斷該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否處于對應(yīng)于所述寫入數(shù)據(jù)的一正確存儲(chǔ)狀態(tài)，其中若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，所述存儲(chǔ)器控制電路單元判定所述第一編程結(jié)果符合所述預(yù)設(shè)編程結(jié)果，其中若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)不是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，所述存儲(chǔ)器控制電路單元判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果。15.根據(jù)權(quán)利要求9所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，在執(zhí)行所述第一編程程序之前，所述存儲(chǔ)器控制電路單元還用以將該些存儲(chǔ)胞分組為一第三編程群組與一第四編程群組。16.根據(jù)權(quán)利要求15所述的存儲(chǔ)器存儲(chǔ)裝置，其特征在于，所述第三編程群組中的一第三存儲(chǔ)胞的一第三電壓小于所述第四編程群組中的一第四存儲(chǔ)胞的一第四電壓，其中所述第一編程程序包括:使用一第三編程電壓來編程所述第三編程群組；以及使用一第四編程電壓來編程所述第四編程群組，其中所述第三編程電壓與大于所述第四編程電壓，所述第一編程電壓大于所述第三編程電壓，并且所述第二編程電壓大于所述第四編程電壓。17.一種存儲(chǔ)器控制電路單元，用于控制一可復(fù)寫式非易失性存儲(chǔ)器模塊，其特征在于，所述可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)存儲(chǔ)胞，所述存儲(chǔ)器控制電路單元包括:一主機(jī)接口，用以電性連接至一主機(jī)系統(tǒng)；一存儲(chǔ)器接口，用以電性連接至所述可復(fù)寫式非易失性存儲(chǔ)器模塊；以及一存儲(chǔ)器管理電路，電性連接至所述主機(jī)接口與所述存儲(chǔ)器接口，其中所述存儲(chǔ)器管理電路用以發(fā)送一第一寫入指令序列，其中所述第一寫入指令序列用以指示根據(jù)一寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行一第一編程程序，其中所述存儲(chǔ)器管理電路還用以獲得所述第一編程程序的一第一編程結(jié)果，其中所述存儲(chǔ)器管理電路還用以根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為多個(gè)編程群組，其中所述存儲(chǔ)器管理電路還用以發(fā)送一第二寫入指令序列，其中所述第二寫入指令序列用以指示根據(jù)所述寫入數(shù)據(jù)對該些存儲(chǔ)胞執(zhí)行一第二編程程序，其中所述第二編程程序包括:使用一第一編程電壓來編程該些編程群組中的一第一編程群組；以及使用一第二編程電壓來編程該些編程群組中的一第二編程群組，其中所述第一編程電壓與所述第二編程電壓不同。18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器控制電路單元，其特征在于，所述第一編程群組的一第一電壓分布范圍與所述第二編程群組的一第二電壓分布范圍不同。19.根據(jù)權(quán)利要求18所述的存儲(chǔ)器控制電路單元，其特征在于，所述第一編程群組中的一第一存儲(chǔ)胞的一第一電壓小于所述第二編程群組中的一第二存儲(chǔ)胞的一第二電壓，其中所述第一編程電壓大于所述第二編程電壓。20.根據(jù)權(quán)利要求17所述的存儲(chǔ)器控制電路單元，其特征在于，在所述存儲(chǔ)器管理電路還根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些編程群組的運(yùn)作中，所述存儲(chǔ)器管理電路還用以發(fā)送一分組指令，其中所述分組指令用以指示提供至少一分組電壓至該些存儲(chǔ)胞以獲得該些存儲(chǔ)胞的一存儲(chǔ)狀態(tài)信息，其中所述存儲(chǔ)狀態(tài)信息指示該些存儲(chǔ)胞的一電壓分布狀態(tài)，其中所述存儲(chǔ)器管理電路根據(jù)所述存儲(chǔ)狀態(tài)信息將該些存儲(chǔ)胞分組為該些編程群組。21.根據(jù)權(quán)利要求17所述的存儲(chǔ)器控制電路單元，其特征在于，所述存儲(chǔ)器管理電路還用以判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的一預(yù)設(shè)編程結(jié)果，其中所述存儲(chǔ)器管理電路根據(jù)所述第一編程結(jié)果來將該些存儲(chǔ)胞分組為該些第一編程群組的運(yùn)作是在判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果之后執(zhí)行。22.根據(jù)權(quán)利要求21所述的存儲(chǔ)器控制電路單元，其特征在于，在所述存儲(chǔ)器管理電路判斷所述第一編程結(jié)果是否符合對應(yīng)于所述寫入數(shù)據(jù)的所述預(yù)設(shè)編程結(jié)果的運(yùn)作中，所述存儲(chǔ)器管理電路還用以發(fā)送一驗(yàn)證指令，其中所述驗(yàn)證指令用以指示提供一驗(yàn)證電壓至該些存儲(chǔ)胞以判斷該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是否處于對應(yīng)于所述寫入數(shù)據(jù)的一正確存儲(chǔ)狀態(tài)，其中若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，所述存儲(chǔ)器管理電路判定所述第一編程結(jié)果符合所述預(yù)設(shè)編程結(jié)果，其中若該些存儲(chǔ)胞的存儲(chǔ)狀態(tài)不是處于對應(yīng)于所述寫入數(shù)據(jù)的所述正確存儲(chǔ)狀態(tài)，所述存儲(chǔ)器管理電路判定所述第一編程結(jié)果不符合所述預(yù)設(shè)編程結(jié)果。23.根據(jù)權(quán)利要求17所述的存儲(chǔ)器控制電路單元，其特征在于，在執(zhí)行所述第一編程程序之前，所述存儲(chǔ)器管理電路還用以將該些存儲(chǔ)胞分組為一第三編程群組與一第四編程群組。24.根據(jù)權(quán)利要求23所述的存儲(chǔ)器控制電路單元，其特征在于，所述第三編程群組中的一第三存儲(chǔ)胞的一第三電壓小于所述第四編程群組中的一第四存儲(chǔ)胞的一第四電壓，其中所述第一編程程序包括:使用一第三編程電壓來編程所述第三編程群組；以及使用一第四編程電壓來編程所述第四編程群組，其中所述第三編程電壓大于所述第四編程電壓，所述第一編程電壓大于所述第三編程電壓，并且所述第二編程電壓大于所述第四編程電壓?！疚臋n編號】G11C16/10GK105989883SQ201510088207【公開日】2016年10月5日【申請日】2015年2月26日【發(fā)明人】林緯,許祐誠,劉安城,林小東【申請人】群聯(lián)電子股份有限公司