電子設(shè)備的制造方法
【專(zhuān)利摘要】一種電子設(shè)備包括半導(dǎo)體存儲(chǔ)器單元。半導(dǎo)體存儲(chǔ)器單元包括：一個(gè)或多個(gè)電阻式存儲(chǔ)單元；存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述電阻式存儲(chǔ)單元中的選中電阻式存儲(chǔ)單元兩端；一個(gè)或多個(gè)第一開(kāi)關(guān)單元，每個(gè)安置在存取電路與電阻式存儲(chǔ)單元之中的對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于具有比預(yù)定電平高的電平的第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，每個(gè)安置在存取電路與電阻式存儲(chǔ)單元之中的對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于具有等于或小于所述預(yù)定電平的電平的第二電壓而導(dǎo)通。
【專(zhuān)利說(shuō)明】電子設(shè)備
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2015年4月14日提交的發(fā)明名稱(chēng)為“電子設(shè)備”的第10-2015-0052414號(hào)的韓國(guó)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
技術(shù)領(lǐng)域
[0003]本專(zhuān)利文件涉及一種存儲(chǔ)電路或存儲(chǔ)器件及其在電子設(shè)備或系統(tǒng)中的應(yīng)用。
【背景技術(shù)】
[0004]近來(lái)，隨著電子裝置趨于小型化、低功耗、高性能、多功能等，需要能夠在各種電子裝置(諸如，計(jì)算機(jī)、便攜式通信設(shè)備等)中儲(chǔ)存信息的半導(dǎo)體器件，并且已經(jīng)對(duì)此類(lèi)半導(dǎo)體器件進(jìn)行了研究。這種半導(dǎo)體器件包括能夠使用其根據(jù)施加的電壓或電流而在不同的電阻狀態(tài)之間切換的特性來(lái)儲(chǔ)存數(shù)據(jù)的半導(dǎo)體器件，例如，電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、鐵電隨機(jī)存取存儲(chǔ)器(FRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)、電熔絲等。

【發(fā)明內(nèi)容】

[0005]本專(zhuān)利文件中公開(kāi)的技術(shù)包括存儲(chǔ)器電路或器件及其在電子設(shè)備或系統(tǒng)中的應(yīng)用以及電子設(shè)備的各種實(shí)施方式，該電子設(shè)備可以將合適的重置電壓施加在可變電阻元件兩端而在電阻式存儲(chǔ)單元中包括的可變電阻元件中不會(huì)造成電阻偏差。
[0006]另外，本專(zhuān)利文件中公開(kāi)的技術(shù)包括存儲(chǔ)器電路或器件及其在電子設(shè)備或系統(tǒng)中的應(yīng)用以及電子設(shè)備的各種實(shí)施方式，該電子設(shè)備能夠防止當(dāng)施加在電阻式存儲(chǔ)單元中包括的可變電阻元件兩端的重置電壓低時(shí)處于重置狀態(tài)的電阻值的分布的退化或者當(dāng)重置電壓高時(shí)的擊穿。
[0007]在一個(gè)實(shí)施例中，電子設(shè)備可以包括半導(dǎo)體存儲(chǔ)器單元。
[0008]所述半導(dǎo)體存儲(chǔ)器單元可以包括:一個(gè)或多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述電阻式存儲(chǔ)單元中的選中電阻式存儲(chǔ)單元兩端;一個(gè)或多個(gè)第一開(kāi)關(guān)單元，其中的每個(gè)耦接到存取電路和所述電阻式存儲(chǔ)單元之中的對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端，且安置在存取電路與電阻式存儲(chǔ)單元之中的對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于具有比預(yù)定電平高的電平的第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，其中的每個(gè)耦接到存取電路和電阻式存儲(chǔ)單元之中的對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端，且安置在存取電路與電阻式存儲(chǔ)單元之中的對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于具有等于或小于預(yù)定電平的電平的第二電壓而導(dǎo)通。
[0009]所述電阻式存儲(chǔ)單元中的每個(gè)包括:可變電阻元件，根據(jù)儲(chǔ)存在其中的數(shù)據(jù)的邏輯值而具有高電阻狀態(tài)或低電阻狀態(tài)；以及選擇元件，串聯(lián)耦接到可變電阻元件。
[0010]所述完全導(dǎo)通電平可以等于寫(xiě)入電壓的電平、第二開(kāi)關(guān)單元的閾值電壓的電平和選擇元件的閾值電壓的電平的和。
[0011]第一開(kāi)關(guān)單元可以包括一個(gè)或多個(gè)第一晶體管，所述一個(gè)或多個(gè)第一晶體管串聯(lián)耦接到存取電路和對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端且安置在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端之間；以及其中，第二開(kāi)關(guān)單元包括一個(gè)或多個(gè)第二晶體管，所述一個(gè)或多個(gè)第二晶體管串聯(lián)耦接到存取電路和對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端且安置在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端之間。
[0012]可變電阻元件可以當(dāng)寫(xiě)入電壓在第一方向上施加至其時(shí)切換到低電阻狀態(tài)，以及當(dāng)寫(xiě)入電壓在與第一方向相反的第二方向上施加至其時(shí)切換到高電阻狀態(tài)。
[0013]第二電壓具有等于或高于重置電平、第二開(kāi)關(guān)單元的閾值電壓的電平和選擇元件的閾值電壓的電平之和的電平。
[0014]重置電平可以包括將可變電阻元件切換到高電阻狀態(tài)所需的最小電平。
[0015]存取電路可以在讀取操作期間將讀取電壓在第一方向上施加在選中電阻式存儲(chǔ)單元兩端。
[0016]與選中電阻式存儲(chǔ)單元相對(duì)應(yīng)的第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元在讀取操作期間響應(yīng)于第一電壓而導(dǎo)通。
[0017]當(dāng)寫(xiě)入電壓在第一方向上施加在選中電阻式存儲(chǔ)單元兩端時(shí)，存取電路將寫(xiě)入電壓施加到選中電阻式存儲(chǔ)單元的第一端，且將接地電壓施加到選中電阻式存儲(chǔ)單元的第二端。
[0018]當(dāng)寫(xiě)入電壓在第二方向上施加在選中電阻式存儲(chǔ)單元兩端時(shí)，存取電路將寫(xiě)入電壓施加到選中電阻式存儲(chǔ)單元的第二端，且將接地電壓施加到選中電阻式存儲(chǔ)單元的第一端。
[0019]電子設(shè)備還包括微處理器，該微處理器可以包括:控制單元，被配置成從微處理器的外部接收包括命令的信號(hào)，并且執(zhí)行對(duì)命令的提取、譯碼或?qū)ξ⑻幚砥鞯男盘?hào)的輸入或輸出的控制;運(yùn)算單元，被配置成基于控制單元對(duì)命令譯碼的結(jié)果來(lái)執(zhí)行運(yùn)算；以及存儲(chǔ)器單元，被配置成儲(chǔ)存用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或被執(zhí)行運(yùn)算的數(shù)據(jù)的地址，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是微處理器中的存儲(chǔ)器單元的一部分。
[0020]電子設(shè)備還包括處理器，該處理器可以包括:核心單元，被配置成基于從處理器的外部輸入的命令、通過(guò)使用數(shù)據(jù)來(lái)執(zhí)行與命令相對(duì)應(yīng)的運(yùn)算;高速緩沖存儲(chǔ)器單元，被配置成儲(chǔ)存用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或被執(zhí)行運(yùn)算的數(shù)據(jù)的地址；以及總線接口，連接在核心單元與高速緩沖存儲(chǔ)器單元之間，并且被配置成在核心單元與高速緩沖存儲(chǔ)器單元之間傳輸數(shù)據(jù)，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是處理器中的高速緩沖存儲(chǔ)器單元的一部分。
[0021]電子設(shè)備還包括處理系統(tǒng)，該處理系統(tǒng)可以包括:處理器，被配置成對(duì)處理器接收到的命令譯碼并且控制針對(duì)基于對(duì)命令譯碼的結(jié)果的信息的操作;輔助存儲(chǔ)器件，被配置成儲(chǔ)存用于對(duì)命令譯碼的程序和所述信息；主存儲(chǔ)器件，被配置成在執(zhí)行所述程序時(shí)調(diào)用并儲(chǔ)存來(lái)自輔助存儲(chǔ)器件的程序和所述信息，使得處理器能夠使用所述程序和所述信息來(lái)執(zhí)行所述操作；以及接口設(shè)備，被配置成執(zhí)行處理器、輔助存儲(chǔ)器件和主存儲(chǔ)器件與外部之間的通信，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是處理系統(tǒng)中的輔助存儲(chǔ)器件或主存儲(chǔ)器件的一部分。
[0022]電子設(shè)備還包括數(shù)據(jù)儲(chǔ)存系統(tǒng)，該數(shù)據(jù)儲(chǔ)存系統(tǒng)可以包括:儲(chǔ)存器件，被配置成儲(chǔ)存數(shù)據(jù)并且無(wú)論電源如何都保存儲(chǔ)存的數(shù)據(jù);控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)到儲(chǔ)存器件的輸入以及數(shù)據(jù)從儲(chǔ)存器件的輸出；暫時(shí)儲(chǔ)存器件，被配置成暫時(shí)儲(chǔ)存在儲(chǔ)存器件與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行儲(chǔ)存器件、控制器和暫時(shí)儲(chǔ)存器件中的至少一種與外部之間的通信，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是數(shù)據(jù)儲(chǔ)存系統(tǒng)中的儲(chǔ)存器件或暫時(shí)儲(chǔ)存器件的一部分。
[0023]電子設(shè)備還包括存儲(chǔ)系統(tǒng)，該存儲(chǔ)系統(tǒng)可以包括:存儲(chǔ)器，被配置成儲(chǔ)存數(shù)據(jù)并且無(wú)論電源如何都保存儲(chǔ)存的數(shù)據(jù);存儲(chǔ)器控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)到存儲(chǔ)器的輸入以及數(shù)據(jù)從存儲(chǔ)器的輸出；緩沖存儲(chǔ)器，被配置成緩沖在存儲(chǔ)器與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行存儲(chǔ)器、存儲(chǔ)器控制器和緩沖存儲(chǔ)器中的至少一種與外部之間的通信，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是存儲(chǔ)系統(tǒng)中的存儲(chǔ)器或緩沖存儲(chǔ)器的一部分。
[0024]在一個(gè)實(shí)施例中，電子設(shè)備可以包括半導(dǎo)體存儲(chǔ)器單元。
[0025]半導(dǎo)體存儲(chǔ)器單元可以包括:單元陣列，包括布置在多個(gè)列與多個(gè)行的交點(diǎn)處的多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓施加給多個(gè)列之中的選中列且在寫(xiě)入操作期間將接地電壓施加到多個(gè)行之中的選中行，或者，在寫(xiě)入操作期間將接地電壓施加給選中列且將寫(xiě)入電壓施加給選中行；列選擇電路，包括多個(gè)第一開(kāi)關(guān)單元，所述多個(gè)第一開(kāi)關(guān)單元中的每個(gè)耦接到存取電路和所述多個(gè)列中的對(duì)應(yīng)列，且安置在存取電路與所述多個(gè)列之中的對(duì)應(yīng)列之間，并且在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)列被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通；以及行選擇電路，包括多個(gè)第二開(kāi)關(guān)單元，所述多個(gè)第二開(kāi)關(guān)單元中的每個(gè)耦接到存取電路和所述多個(gè)行中的對(duì)應(yīng)行，且安置在存取電路與所述多個(gè)行中的對(duì)應(yīng)行之間，并且在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)行被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。
[0026]第一電壓具有比預(yù)定電平高的電平，而第二電壓具有等于或小于預(yù)定電平的電平。
[0027]所述多個(gè)電阻式存儲(chǔ)單元中的每個(gè)可以包括:可變電阻元件，根據(jù)儲(chǔ)存在其中的數(shù)據(jù)的邏輯值而具有高電阻狀態(tài)或低電阻狀態(tài)；以及選擇元件，串聯(lián)耦接到可變電阻元件。
[0028]所述預(yù)定電平可以對(duì)應(yīng)于完全導(dǎo)通電平，所述完全導(dǎo)通電平等于寫(xiě)入電壓的電平、第二開(kāi)關(guān)單元的閾值電壓的電平和選擇元件的閾值電壓的電平的和。
[0029]第一開(kāi)關(guān)單元中的每個(gè)可以包括一個(gè)或多個(gè)第一晶體管，所述一個(gè)或多個(gè)第一晶體管串聯(lián)耦接到存取電路和對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端且安置在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端之間。
[0030]第二開(kāi)關(guān)單元中的每個(gè)可以包括一個(gè)或多個(gè)第二晶體管，所述一個(gè)或多個(gè)第二晶體管串聯(lián)耦接到存取電路和對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端且安置在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端之間。
[0031]當(dāng)寫(xiě)入電壓被施加到多個(gè)列中的對(duì)應(yīng)列且接地電壓施加到多個(gè)行中的對(duì)應(yīng)行時(shí)，可變電阻元件可以被切換到低電阻狀態(tài)；當(dāng)接地電壓被施加到對(duì)應(yīng)列且寫(xiě)入電壓被施加到對(duì)應(yīng)行時(shí)，可變電阻元件可以被切換到高電阻狀態(tài)。
[0032]第二電壓可以具有等于或高于重置電平、第二開(kāi)關(guān)單元的閾值電壓的電平和選擇元件的閾值電壓的電平之和的電平。
[0033]重置電平可以對(duì)應(yīng)于將可變電阻元件切換到高電阻狀態(tài)所需的最小電平。
[0034]存取電路可以在讀取操作期間將讀取電壓施加給選中列且將接地電壓施加給選中行。
[0035]在讀取操作期間，對(duì)應(yīng)于選中列的第一開(kāi)關(guān)單元和對(duì)應(yīng)于選中行的第二開(kāi)關(guān)單元可以響應(yīng)于第一電壓而導(dǎo)通。
[0036]所述多個(gè)第一開(kāi)關(guān)單元中的每個(gè)可以包括串聯(lián)耦接的一個(gè)或多個(gè)第一開(kāi)關(guān)晶體管;所述多個(gè)第二開(kāi)關(guān)單元中的每個(gè)包括串聯(lián)耦接的一個(gè)或多個(gè)第二開(kāi)關(guān)單元;第一電壓控制所述一個(gè)或多個(gè)第一開(kāi)關(guān)晶體管來(lái)工作在線性區(qū)；以及當(dāng)包括在對(duì)應(yīng)電阻式存儲(chǔ)單元中的可變電阻元件處于低電阻狀態(tài)時(shí)，第二電壓控制所述一個(gè)或多個(gè)第二開(kāi)關(guān)單元來(lái)工作在線性區(qū)；以及當(dāng)包括在對(duì)應(yīng)電阻式存儲(chǔ)單元中的可變電阻元件處于高電阻狀態(tài)時(shí)，第二電壓控制所述一個(gè)或多個(gè)第二開(kāi)關(guān)單元來(lái)工作在飽和區(qū)。
[0037]電子設(shè)備還包括微處理器，該微處理器可以包括:控制單元，被配置成從微處理器的外部接收包括命令的信號(hào)，并且執(zhí)行對(duì)命令的提取、譯碼或?qū)ξ⑻幚砥鞯男盘?hào)的輸入或輸出的控制;運(yùn)算單元，被配置成基于控制單元對(duì)命令譯碼的結(jié)果來(lái)執(zhí)行運(yùn)算；以及存儲(chǔ)器單元，被配置成儲(chǔ)存用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或被執(zhí)行運(yùn)算的數(shù)據(jù)的地址，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是微處理器中的存儲(chǔ)器單元的一部分。
[0038]電子設(shè)備還包括處理器，該處理器可以包括:核心單元，被配置成基于從處理器的外部輸入的命令而通過(guò)使用數(shù)據(jù)來(lái)執(zhí)行與命令相對(duì)應(yīng)的運(yùn)算;高速緩沖存儲(chǔ)器單元，被配置成儲(chǔ)存用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或被執(zhí)行運(yùn)算的數(shù)據(jù)的地址；以及總線接口，連接在核心單元與高速緩沖存儲(chǔ)器單元之間，并且被配置成在核心單元與高速緩沖存儲(chǔ)器單元之間傳輸數(shù)據(jù)，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是處理器中的高速緩沖存儲(chǔ)器單元的一部分。
[0039]電子設(shè)備還包括處理系統(tǒng)，該處理系統(tǒng)可以包括:處理器，被配置成對(duì)由處理器接收到的命令譯碼并且控制針對(duì)基于對(duì)命令譯碼的結(jié)果的信息的操作;輔助存儲(chǔ)器件，被配置成儲(chǔ)存用于對(duì)命令譯碼的程序和所述信息；主存儲(chǔ)器件，被配置成在執(zhí)行所述程序時(shí)調(diào)用并儲(chǔ)存來(lái)自輔助存儲(chǔ)器件的所述程序和所述信息，使得處理器能夠使用所述程序和所述信息來(lái)執(zhí)行所述操作；以及接口設(shè)備，被配置成執(zhí)行處理器、輔助存儲(chǔ)器件或主存儲(chǔ)器件與外部之間的通信，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是處理系統(tǒng)中的輔助存儲(chǔ)器件或主存儲(chǔ)器件的一部分。
[0040]電子設(shè)備還包括數(shù)據(jù)儲(chǔ)存系統(tǒng)，該數(shù)據(jù)儲(chǔ)存系統(tǒng)可以包括:儲(chǔ)存器件，被配置成儲(chǔ)存數(shù)據(jù)并且無(wú)論電源如何都保存儲(chǔ)存的數(shù)據(jù);控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)到儲(chǔ)存器件的輸入以及數(shù)據(jù)從儲(chǔ)存器件的輸出；暫時(shí)儲(chǔ)存器件，被配置成暫時(shí)儲(chǔ)存在儲(chǔ)存器件與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行儲(chǔ)存器件、控制器和暫時(shí)儲(chǔ)存器件中的至少一種與外部之間的通信，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是數(shù)據(jù)儲(chǔ)存系統(tǒng)中的儲(chǔ)存器件或暫時(shí)儲(chǔ)存器件的一部分。
[0041]電子設(shè)備還包括存儲(chǔ)系統(tǒng)，該存儲(chǔ)系統(tǒng)可以包括:存儲(chǔ)器，被配置成儲(chǔ)存數(shù)據(jù)并且無(wú)論電源如何都保存儲(chǔ)存的數(shù)據(jù);存儲(chǔ)器控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)到存儲(chǔ)器的輸入以及數(shù)據(jù)從存儲(chǔ)器的輸出；緩沖存儲(chǔ)器，被配置成緩沖在存儲(chǔ)器與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行存儲(chǔ)器、存儲(chǔ)器控制器和緩沖存儲(chǔ)器中的至少一種與外部之間的通信，其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是存儲(chǔ)系統(tǒng)中的存儲(chǔ)器或緩沖存儲(chǔ)器的一部分。
[0042]多個(gè)第一開(kāi)關(guān)單元中的每個(gè)可以包括串聯(lián)耦接的一個(gè)或多個(gè)第一開(kāi)關(guān)晶體管。
[0043]多個(gè)第二開(kāi)關(guān)單元中的每個(gè)可以包括串聯(lián)耦接的一個(gè)或多個(gè)第二開(kāi)關(guān)晶體管。
[0044]第一電壓可以控制一個(gè)或多個(gè)第一開(kāi)關(guān)晶體管來(lái)工作在線性區(qū)。
[0045]當(dāng)包括在電阻式存儲(chǔ)單元中的可變電阻元件處于低電阻狀態(tài)時(shí)，第二電壓控制所述一個(gè)或多個(gè)第二開(kāi)關(guān)單元來(lái)工作在線性區(qū);并且當(dāng)包括在電阻式存儲(chǔ)單元中的可變電阻元件處于高電阻狀態(tài)時(shí)，第二電壓控制所述一個(gè)或多個(gè)第二開(kāi)關(guān)單元來(lái)工作在飽和區(qū)。
【附圖說(shuō)明】
[0046]圖1A和IB是用于描述電阻式存儲(chǔ)單元的寫(xiě)入操作的示圖。
[0047]圖2是可變電阻元件的電壓-電流特性曲線。
[0048]圖3A和3B是彼此不同的可變電阻元件的電壓-電流特性曲線。
[0049]圖4示出了根據(jù)一種實(shí)施方式的半導(dǎo)體存儲(chǔ)器單元(電路或器件)。
[0050]圖5是用于描述將數(shù)據(jù)寫(xiě)入到圖4的半導(dǎo)體存儲(chǔ)器單元中的選中存儲(chǔ)單元的操作的示圖。
[0051]圖6是根據(jù)一種實(shí)施方式的半導(dǎo)體存儲(chǔ)器單元(電路或器件)的配置圖。
[0052]圖7A至7C示出了根據(jù)各種實(shí)施方式的開(kāi)關(guān)單元的配置。
[0053]圖8示出基于所公開(kāi)的技術(shù)的實(shí)現(xiàn)存儲(chǔ)器電路的微處理器的配置圖的例子。
[0054]圖9示出基于所公開(kāi)的技術(shù)的實(shí)現(xiàn)存儲(chǔ)器電路的處理器的配置圖的例子。
[0055]圖10示出基于所公開(kāi)的技術(shù)的實(shí)現(xiàn)存儲(chǔ)器電路的系統(tǒng)的配置圖的例子。
[0056]圖11示出基于所公開(kāi)的技術(shù)的實(shí)現(xiàn)存儲(chǔ)器電路的數(shù)據(jù)儲(chǔ)存系統(tǒng)的配置圖的例子。
[0057]圖12示出基于所公開(kāi)的技術(shù)的實(shí)現(xiàn)存儲(chǔ)器電路的存儲(chǔ)系統(tǒng)的配置圖的例子。
【具體實(shí)施方式】
[0058]以下參照附圖來(lái)詳細(xì)描述本公開(kāi)技術(shù)的各種示例和實(shí)施方式。
[0059]圖1A和IB是用于描述對(duì)電阻式存儲(chǔ)單元的寫(xiě)入操作的示圖。
[0060]參見(jiàn)圖1A和圖1B，電阻式存儲(chǔ)單元110可以包括可變電阻元件R。電阻式存儲(chǔ)單元110的兩端可以分別耦接到第一開(kāi)關(guān)單元SWl和第二開(kāi)關(guān)單元SW2。
[0061]可變電阻元件R在第一數(shù)據(jù)(例如數(shù)據(jù)‘0’)儲(chǔ)存于其中時(shí)可以具有低電阻狀態(tài)(也稱(chēng)作設(shè)置狀態(tài))，而在第二數(shù)據(jù)(例如數(shù)據(jù)‘I’)儲(chǔ)存于其中時(shí)可以具有高電阻狀態(tài)(也稱(chēng)作重置狀態(tài))。如圖1A中所示，當(dāng)數(shù)據(jù)‘0’被寫(xiě)入到電阻式存儲(chǔ)單元110時(shí)，寫(xiě)入電壓VDDW可以被施加到第一開(kāi)關(guān)單元SWl的第一端，而接地電壓GND可以被施加到第二開(kāi)關(guān)單元SW2的第一端。由此，寫(xiě)入電流IW可以在第一方向Dl上被提供給可變電阻元件R。如圖1B中所示，當(dāng)數(shù)據(jù)‘I’被寫(xiě)入到電阻式存儲(chǔ)單元110時(shí)，接地電壓GND可以被施加到第一開(kāi)關(guān)單元SWl的第一端，而寫(xiě)入電壓VDDW可以被施加到第二開(kāi)關(guān)單元SW2的第一端。
[0062]當(dāng)數(shù)據(jù)被寫(xiě)入到電阻式存儲(chǔ)單元110時(shí)，第一開(kāi)關(guān)單元SWl和第二開(kāi)關(guān)單元SW2可以分別響應(yīng)于第一選擇信號(hào)SW〈1>和第二選擇信號(hào)SW〈2>而導(dǎo)通。第一選擇信號(hào)SW〈1>和第二選擇信號(hào)SW〈2>具有比預(yù)定電平高的電壓電平。在圖1A中，當(dāng)?shù)谝婚_(kāi)關(guān)單元SWl和第二開(kāi)關(guān)單元SW2導(dǎo)通時(shí)，第一切換電壓Vswl可以被施加在可變電阻元件R兩端。在圖1B中，當(dāng)?shù)谝婚_(kāi)關(guān)單元SWl和第二開(kāi)關(guān)單元SW2導(dǎo)通時(shí)，第二切換電壓Vsw2可以被施加在可變電阻元件R兩端。
[0063]當(dāng)在第一方向Dl上大于設(shè)置電壓Vset的電壓被施加到可變電阻元件R時(shí)，可變電阻元件R可以切換到設(shè)置狀態(tài);而當(dāng)在與第一方向Dl相反的第二方向D2上大于重置電壓Vreset的電壓被施加到可變電阻元件R時(shí)，可變電阻元件R可以切換到重置狀態(tài)。即，可變電阻元件R可以在第一切換電壓Vswl大于設(shè)置電壓Vset時(shí)切換到設(shè)置狀態(tài)，以及可以在第二切換電壓Vsw2大于重置電壓Vreset時(shí)切換到重置狀態(tài)。
[0064]預(yù)定電平可以是通過(guò)將寫(xiě)入電壓VDDW的電平與開(kāi)關(guān)單元SWl或SW2的閾值電壓的電平相加而獲得的電壓電平。當(dāng)?shù)谝贿x擇信號(hào)SW〈1>和第二選擇信號(hào)SW〈2>具有高于預(yù)定電平的電壓電平時(shí)，分別包括在第一開(kāi)關(guān)單元SWl和第二開(kāi)關(guān)單元SW2中的第一晶體管Tl和第二晶體管T2可以工作在線性區(qū)(linear reg1n)。
[0065]當(dāng)數(shù)據(jù)‘O ’被寫(xiě)入至存儲(chǔ)單元時(shí)，8卩，當(dāng)可變電阻元件被切換到設(shè)置狀態(tài)時(shí)，可以使用電流源來(lái)恒定保持流過(guò)可變電阻元件的電流，由此使可變電阻元件的電阻分布變窄。結(jié)果，可以減少處于設(shè)置狀態(tài)中的可變電阻元件的電阻偏差。
[0066]圖2是圖1中的可變電阻元件R的電壓-電流特性曲線。在圖2的特性曲線中，圖1的第一方向Dl可以對(duì)應(yīng)于正向，而圖1的第二方向D2可以對(duì)應(yīng)于負(fù)向。
[0067]參見(jiàn)圖2，可變電阻元件R可以在大于設(shè)置電壓Vset的電壓在正向上施加至其時(shí)切換到設(shè)置狀態(tài)LR，以及在大于重置電壓Vreset的電壓在負(fù)向上施加至其時(shí)切換到重置狀態(tài)HRl或HR2。然而，當(dāng)大于臨界電壓VC的電壓在負(fù)向上施加至可變電阻元件R時(shí)，擊穿BR可以出現(xiàn)，由此破壞可變電阻元件R。
[0068]此外，可變電阻元件R的電阻值可以根據(jù)第二切換電壓Vsw2的幅度而處于重置狀態(tài)HRl或HR2。參見(jiàn)圖2，分別當(dāng)電壓Vl被施加在可變電阻元件R兩端時(shí)以及當(dāng)電壓V2(V2的幅度>V1的幅度)被施加在可變電阻元件R兩端時(shí)，可變電阻元件R可以具有處于重置狀態(tài)HRl和HR2中的不同的電阻值。當(dāng)電壓V2被施加時(shí)，可變電阻元件R可以比在電壓Vl被施加至其時(shí)具有更大的電阻值。由此，隨著第二切換電壓Vsw2的幅度在Vreset〈Vsw2〈VC的范圍中增大，處于重置狀態(tài)的可變電阻元件R的電阻值可以增大。
[0069]此外，由于可變電阻元件R在設(shè)置狀態(tài)和重置狀態(tài)之間的電阻值的差增大，對(duì)電阻式存儲(chǔ)單元110的讀取操作的裕度(S卩，讀取裕度)可以增大。由此，當(dāng)處于設(shè)置狀態(tài)的可變電阻元件R的電阻值減少或者處于重置狀態(tài)的可變電阻元件R的電阻值增加時(shí)，讀取操作的裕度可以增加。因此，如圖2中所示，當(dāng)可變電阻元件R具有重置狀態(tài)HR2中的電阻值而不是重置狀態(tài)HRl中的電阻值時(shí)，讀取操作的裕度可以進(jìn)一步增大。
[0070]圖3A和圖3B分別是彼此不同的可變電阻元件R-1和R-2的電壓-電流特性曲線。圖3A是具有臨界電壓VCl和重置電壓Vreseti(它們具有較小的幅度)的可變電阻元件R-1的特性曲線，圖3B是具有臨界電壓VC2和重置電壓VRESET2(它們具有較大的幅度)的可變電阻元件R-2的特性曲線。即，VCl的幅度小于VC2的幅度，以及Vreseti的幅度小于Vreset2的幅度。
[0071]甚至當(dāng)具有不同電壓電流特性的可變電阻元件R-1和R-2被包括在同一單元陣列中時(shí)，在寫(xiě)入數(shù)據(jù)I時(shí)，具有相同幅度的第二切換電壓可以分別被施加在兩個(gè)可變電阻元件R-1和R-2的兩端，由此造成可變電阻元件R-1和R-2中的一個(gè)可變電阻元件擊穿。例如，如果被設(shè)置成小于臨界電壓VCl的第二切換電壓被施加至其，則處于重置狀態(tài)的可變電阻元件R-2的電阻值可以降低，使得讀取裕度減少。另一方面，如果被設(shè)置成接近臨界電壓VC2的第二切換電壓被施加至其以增加處于重置狀態(tài)的可變電阻元件R-2的電阻值，或者特別地，如果施加了被設(shè)置成大于臨界電壓VCl的第二切換電壓，則在可變電阻元件R-1中可以出現(xiàn)擊穿。由此，第二切換電壓的幅度需要考慮可變電阻元件R-1和R-2的特性來(lái)確定。
[0072]需要通過(guò)盡可能多地增加可變電阻元件R-1和R-2的重置電阻值并且同時(shí)防止在可變電阻元件R-1中出現(xiàn)擊穿的方法來(lái)提高讀取裕度。為此，需要施加合適的重置電壓Vsw2至可變電阻元件R-1，并且需要施加合適的重置電壓VSW2，至可變電阻元件R-2。
[0073]圖4示出了根據(jù)一種實(shí)施方式的半導(dǎo)體存儲(chǔ)器單元(電路或器件)。
[0074]參見(jiàn)圖4，半導(dǎo)體存儲(chǔ)器單元(電路或器件)可以包括一個(gè)或多個(gè)電阻式存儲(chǔ)單元(例如Ml和M2)、一個(gè)或多個(gè)第一開(kāi)關(guān)單元(例如SWl和SW2)、一個(gè)或多個(gè)第二開(kāi)關(guān)單元(例如SW3和SW4)、存取電路410和選擇信號(hào)發(fā)生單元420。存儲(chǔ)單元Ml可以包括可變電阻元件Rl和選擇元件SI，存儲(chǔ)單元M2可以包括可變電阻元件R2和選擇元件S2?？勺冸娮柙l和R2均可以根據(jù)儲(chǔ)存在其中的數(shù)據(jù)的邏輯值而具有高電阻狀態(tài)(重置狀態(tài))或低電阻狀態(tài)(設(shè)置狀態(tài))，且選擇元件SI和S2可以分別串聯(lián)耦接到可變電阻元件Rl和R2。當(dāng)在第一方向Dl上寫(xiě)入電壓VDDW被施加至其時(shí)，可變電阻元件Rl和R2可以切換到設(shè)置狀態(tài)，當(dāng)在與第一方向相反的第二方向D2上寫(xiě)入電壓VDDW被施加至其時(shí)，可變電阻元件Rl和R2可以切換到重置狀態(tài)。
[0075]第一開(kāi)關(guān)單元SWl和SW2均可以耦接在存取電路410的第一部分410A與對(duì)應(yīng)的存儲(chǔ)單元之間，且當(dāng)對(duì)應(yīng)的存儲(chǔ)單元被選中時(shí)響應(yīng)于對(duì)應(yīng)的選擇信號(hào)S〈l>或S〈2>而導(dǎo)通。第二開(kāi)關(guān)單元SW3和SW4均可以耦接在存取電路410的第二部分410B與對(duì)應(yīng)的存儲(chǔ)單元之間，且當(dāng)對(duì)應(yīng)的存儲(chǔ)單元被選中時(shí)響應(yīng)于對(duì)應(yīng)的選擇信號(hào)S〈3>或S〈4>而導(dǎo)通。開(kāi)關(guān)單元SWl至SW4可以分別包括晶體管Tl至T4。
[0076]在圖4的半導(dǎo)體存儲(chǔ)器單元中，第一開(kāi)關(guān)單元SWl和SW2的使能電平可以等于第一電壓Vl的電平，以及第二開(kāi)關(guān)單元SW3和SW4的使能電平可以等于第二電壓V2的電平。第一電壓Vl和第二電壓V2可以具有分別滿足以下條件的電平:(VDDW+VTH+VSTH〈V1)和(Vreset+VTH+VSTH < V2<VDDff+VTH+VSTH)，其中VTH可以表示開(kāi)關(guān)單元SWI至SW4的閾值電壓，而VSTH可以表示選擇元件SI和S2的閾值電壓。
[0077]由于分開(kāi)調(diào)節(jié)用于分別控制第二開(kāi)關(guān)單元SW3和SW4的選擇信號(hào)S〈3>和S〈4>的電壓電平，因此即使當(dāng)寫(xiě)入數(shù)據(jù)’I’時(shí)施加到第二開(kāi)關(guān)單元SW3和SW4的第一端的寫(xiě)入電壓VDDW彼此相同，施加在可變電阻元件Rl和R2兩端的電壓也可以根據(jù)可變電阻元件Rl和R2的特性而不同。即，當(dāng)?shù)诙_(kāi)關(guān)單元SW3和SW4通過(guò)第二電壓V2而導(dǎo)通時(shí)，雖然第二開(kāi)關(guān)單元SW3和SW4的第一端被施加了具有相同電平的寫(xiě)入電壓VDDW，但根據(jù)可變電阻元件Rl和R2的特性而合適的切換電壓可以被施加在可變電阻元件Rl和R2的兩端。這將在下面描述。
[0078]存取電路410可以當(dāng)寫(xiě)入數(shù)據(jù)’ O ’時(shí)在第一方向Dl上將寫(xiě)入電壓VDDW施加在從存儲(chǔ)單元Ml和M2中選中的存儲(chǔ)單元兩端，以及可以當(dāng)寫(xiě)入數(shù)據(jù)’I’時(shí)在第二方向D2將寫(xiě)入電壓VDDW施加在從存儲(chǔ)單元Ml和M2中選中的存儲(chǔ)單元兩端。當(dāng)在第一方向Dl上施加寫(xiě)入電壓VDDM時(shí)，可以表示寫(xiě)入電壓VDDW被施加給與選中存儲(chǔ)單元相對(duì)應(yīng)的第一開(kāi)關(guān)單元的第一端，且接地電壓GND被施加給與選中存儲(chǔ)單元相對(duì)應(yīng)的第二開(kāi)關(guān)單元的第一端。另一方面，當(dāng)在第二方向D2上施加寫(xiě)入電壓VDDM時(shí)，可以表示寫(xiě)入電壓VDDW被施加給與選中存儲(chǔ)單元相對(duì)應(yīng)的第二開(kāi)關(guān)單元的第一端，且接地電壓GND被施加給與選中存儲(chǔ)單元相對(duì)應(yīng)的第一開(kāi)關(guān)單元的第一端。
[0079]存取電路410可以在從選中存儲(chǔ)單元讀取數(shù)據(jù)時(shí)將讀取電壓VDDR施加在從存儲(chǔ)單元Ml和M2中選中的存儲(chǔ)單元兩端，且可以通過(guò)檢測(cè)流過(guò)選中存儲(chǔ)單元的電流來(lái)感測(cè)選中存儲(chǔ)單元的電阻值。
[0080]對(duì)于此操作，存取電路410的第一部分410A可以包括第一驅(qū)動(dòng)單元411和感測(cè)單元413。存取電路410的第二部分410B可以包括第二驅(qū)動(dòng)單元412。第一驅(qū)動(dòng)單元411和第二驅(qū)動(dòng)單元412可以在寫(xiě)入操作或讀取操作期間將第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元SWl至SW4驅(qū)動(dòng)至預(yù)定電壓。
[0081]在信號(hào)WT被激活的寫(xiě)入操作期間，第一驅(qū)動(dòng)單元411可以在輸入/輸出端子1的數(shù)據(jù)是數(shù)據(jù)’O’時(shí)將第一開(kāi)關(guān)單元SWl和SW2的第一端驅(qū)動(dòng)至寫(xiě)入電壓VDDW，以及在端子1的數(shù)據(jù)是數(shù)據(jù)，I，時(shí)將第一開(kāi)關(guān)單元SWl和SW2的第一端驅(qū)動(dòng)至接地電壓GND。在信號(hào)RD被激活的讀取操作期間，第一驅(qū)動(dòng)單元411可以將第一開(kāi)關(guān)單元SWl和SW2的第一端驅(qū)動(dòng)至讀取電JiVDDRo
[0082]同時(shí)，在寫(xiě)入操作期間，第二驅(qū)動(dòng)單元412可以在端子1的數(shù)據(jù)是數(shù)據(jù)’O’時(shí)將第二開(kāi)關(guān)單元SW3和SW4的第一端驅(qū)動(dòng)至接地電壓GND，以及可以在端子1的數(shù)據(jù)是數(shù)據(jù)’ I，時(shí)將第二開(kāi)關(guān)單元SW3和SW4的第一端驅(qū)動(dòng)至寫(xiě)入電壓VDDW。在讀取操作期間，第二驅(qū)動(dòng)單元412可以將第二開(kāi)關(guān)單元SW3和SW4的第一端驅(qū)動(dòng)至接地電壓GND。
[0083]感測(cè)單元413可以在讀取操作期間感測(cè)流經(jīng)選中存儲(chǔ)單元的電流，并檢測(cè)選中存儲(chǔ)單元的可變電阻元件具有設(shè)置狀態(tài)還是重置狀態(tài)。當(dāng)可變電阻元件具有設(shè)置狀態(tài)時(shí)，感測(cè)單元413可以將數(shù)據(jù)’O’輸出至端子10。另一方面，當(dāng)可變電阻元件具有重置狀態(tài)時(shí)，感測(cè)單元413可以將數(shù)據(jù)’I’輸出至端子10。
[0084]選擇信號(hào)發(fā)生單元420可以響應(yīng)于信號(hào)WT、信號(hào)RD和地址ADD來(lái)產(chǎn)生選擇信號(hào)S〈1:4>。選擇信號(hào)發(fā)生單元420可以在存儲(chǔ)單元Ml通過(guò)地址ADD而被選中時(shí)激活選擇信號(hào)S〈l>和S〈3>，以及可以在存儲(chǔ)單元M2通過(guò)地址ADD而被選中時(shí)激活選擇信號(hào)S〈2>和S〈4>。當(dāng)信號(hào)WT被激活時(shí)，選擇信號(hào)發(fā)生單元420可以將選擇信號(hào)S〈l>和S〈2>激活至第一電壓Vl的電平，且將選擇信號(hào)S〈3>和S〈4>激活至第二電壓V2的電平。此外，選擇信號(hào)發(fā)生單元420可以在信號(hào)RD被激活時(shí)將選擇信號(hào)S〈1: 4>激活至第一電壓Vl的電平。
[0085]圖4的半導(dǎo)體存儲(chǔ)器單元可以在寫(xiě)入操作期間使用與第一電壓Vl不同的第二電壓V2來(lái)控制第二開(kāi)關(guān)單元SW3和SW4，從而防止在寫(xiě)入數(shù)據(jù)’I’時(shí)大于或等于臨界電壓的電壓被施加在選中存儲(chǔ)單元的可變電阻元件兩端，且同時(shí)將與可變電阻元件的特性相對(duì)應(yīng)的重置電壓施加在可變電阻元件兩端。這種方法可以防止可變電阻元件的擊穿且同時(shí)盡可能多地增大處于重置狀態(tài)的可變電阻元件的電阻值。
[0086]圖5是用于描述將數(shù)據(jù)’I’寫(xiě)入到圖4的半導(dǎo)體存儲(chǔ)器單元中的選中存儲(chǔ)單元Ml中的操作的示圖。此后，端子Al與端子A3之間的電壓將通過(guò)Vdn來(lái)表示，端子Al與端子A2之間的電壓將通過(guò)Vds來(lái)表示，端子A2與端子A3之間的電壓將通過(guò)Vcell來(lái)表示，以及流過(guò)開(kāi)關(guān)單元SW2的電流將通過(guò)Ids來(lái)表示。此外，LR可以是當(dāng)可變電阻元件Rl具有設(shè)置電阻值時(shí)的電壓-電流曲線，而HR可以是當(dāng)可變電阻元件Rl具有重置電阻值時(shí)的電壓-電流曲線。
[0087]圖5的電壓-電流曲線示出了電流Ids基于電壓Vdn的變化的改變。在電壓-電流曲線之中，曲線Cl可以是當(dāng)可變電阻元件Rl具有圖3A的特性時(shí)的電壓-電流曲線，以及曲線C2可以是當(dāng)可變電阻元件Rl具有圖3B的特性時(shí)的電壓-電流曲線。
[0088]參見(jiàn)圖5，接地電壓GND可以施加到選中存儲(chǔ)單元Ml的第一開(kāi)關(guān)單元SWl的第一端，且寫(xiě)入電壓VDDW可以施加到第二開(kāi)關(guān)單元SW2的第一端。第一開(kāi)關(guān)單元SWl可以響應(yīng)于具有第一電壓Vl的電平的選擇信號(hào)S〈l>而導(dǎo)通，而第二開(kāi)關(guān)單元SW2可以響應(yīng)于具有第二電壓V2的電平的選擇信號(hào)S〈3>而導(dǎo)通。參見(jiàn)電壓-電流曲線Cl和C2，由選擇信號(hào)S〈3>控制的開(kāi)關(guān)單元SW2中的晶體管在重置操作已經(jīng)開(kāi)始之后工作在線性區(qū)(區(qū)域A)，以及在重置操作結(jié)束之后工作在飽和區(qū)(區(qū)域B)。
[0089]在重置操作結(jié)束之前的電壓-電流曲線Cl和C2可以對(duì)應(yīng)于電壓-電流曲線LR，且在重置操作結(jié)束之后的電壓-電流曲線Cl和C2可以對(duì)應(yīng)于電壓-電流曲線HR。在電壓-電流曲線Cl中，重置狀態(tài)中的切換完成處的電壓Vdn的值是VI’。在電壓-電流曲線C2中，重置狀態(tài)中的切換完成處的電壓Vdn的值是V2’。在重置操作完成后，由選擇信號(hào)S〈3>控制的晶體管工作在飽和區(qū)，從而電壓Vcell不會(huì)顯著變化。理由可以解釋如下。
[0090]由于電壓Vcell與(Rl的電阻值)*Ids成比例，因此可變電阻元件Rl的電阻值在重置操作完成后不改變。此外，由于當(dāng)可變電阻元件Rl完全被重置時(shí)由選擇信號(hào)S〈3>控制的晶體管處于飽和狀態(tài)，因此電流Ids不改變。因此，在重置操作期間，電壓Vcell的最大值可以根據(jù)可變電阻元件Rl的特性而被適當(dāng)?shù)卣{(diào)整到與電壓VI’或V2’對(duì)應(yīng)的值，而不依賴于寫(xiě)入電壓VDDW。
[0091]S卩，在寫(xiě)入數(shù)據(jù)’I’時(shí)施加在可變電阻元件Rl兩端的電壓可以被設(shè)置成與(可變電阻元件Rl的電阻值)*(飽和電流Ids) (S卩，與根據(jù)可變電阻元件Rl的特性而確定的電壓)相對(duì)應(yīng)的電平。由此，處于重置狀態(tài)的可變電阻元件Rl的電阻值可以增加到最大值，同時(shí)降低了可變電阻元件Rl的擊穿可能性。即，可以增加半導(dǎo)體存儲(chǔ)器單元的讀取裕度，并同時(shí)降低可變電阻元件Rl將由于擊穿而被破壞的可能性。
[0092]電阻式存儲(chǔ)器件可以包括具有交叉點(diǎn)陣列結(jié)構(gòu)的存儲(chǔ)單元陣列。交叉點(diǎn)陣列結(jié)構(gòu)可以是以下結(jié)構(gòu):其中，多個(gè)底電極(例如，多個(gè)行線)和多個(gè)頂電極(例如，多個(gè)列線)彼此交叉，且多個(gè)存儲(chǔ)單元(每個(gè)包括可變電阻元件和選擇元件)布置在底電極與頂電極的交點(diǎn)處。
[0093]圖6示出根據(jù)一種實(shí)施方式的半導(dǎo)體存儲(chǔ)器單元(電路或器件)。
[0094]參見(jiàn)圖6，半導(dǎo)體存儲(chǔ)器單元可以包括單元陣列610、列選擇電路620、行選擇電路630和存取電路640。
[0095]單元陣列610可以包括多個(gè)列線CLl至CL4(也稱(chēng)作位線)、多個(gè)行線RLl至RL4(也稱(chēng)作字線)以及安置在列線CLl至CL4與行線RLl至RL4各個(gè)交點(diǎn)處的存儲(chǔ)單元Ml至M16。為了便于說(shuō)明，圖6示出單元陣列610具有4行和4列的配置。然而，單元陣列610可以具有數(shù)十行至數(shù)百行以及數(shù)十列至數(shù)百列的配置。
[0096]存儲(chǔ)單元Ml至M16可以分別包括可變電阻元件Rl至R16以及選擇元件SI至S16。可變電阻元件Rl至R16在第一數(shù)據(jù)(例如，數(shù)據(jù)’O’)被儲(chǔ)存在其中時(shí)可以具有設(shè)置狀態(tài)(低電阻狀態(tài))，以及在第二數(shù)據(jù)(例如，數(shù)據(jù)’ I’)被儲(chǔ)存在其中時(shí)可以具有重置狀態(tài)(高電阻狀態(tài))。選擇元件SI至S16中的每個(gè)可以串聯(lián)耦接到可變電阻元件Rl至R16中的對(duì)應(yīng)的一個(gè)。選擇元件SI至S16中的每個(gè)可以利用二極管或者OTS(雙向閾值開(kāi)關(guān))來(lái)實(shí)現(xiàn)。
[0097]圖6示出了存儲(chǔ)單元Ml至M16中的可變電阻元件Rl至R16分別直接耦接到列線Cl至C4，以及存儲(chǔ)單元Ml至M16中的選擇元件SI至S16分別直接耦接到行線RLl至RL4。然而，在另一種實(shí)施方式中，可以交換可變電阻元件與選擇元件的位置。
[0098]列選擇電路620可以在寫(xiě)入操作或讀取操作期間將列線CLl至CL4之中的由列地址CA選中的列線耦接到存取電路640。列選擇電路620可以包括第一譯碼單元YDEC和多個(gè)第一開(kāi)關(guān)單元YSWl至YSW4。
[0099]第一譯碼單元YDEC可以在表示寫(xiě)入操作的信號(hào)WT或表示讀取操作的信號(hào)RD被激活時(shí)將多個(gè)列選擇信號(hào)YS〈1:4>之中的通過(guò)對(duì)列地址CA譯碼而選中的列選擇信號(hào)激活至第一電壓VI，且可以將多個(gè)列選擇信號(hào)YS〈1:4>之中的未選中列選擇信號(hào)去激活至接地電壓GND。第一電壓Vl可以滿足(VDDff+VTH+VSTH<Vl)的條件。
[0100]多個(gè)第一開(kāi)關(guān)單元YSWl至YSW4可以耦接到存取電路640和相應(yīng)的列線CLl至CL4且被安置在存取電路640與相應(yīng)的列線CLl至CL4之間，且可以分別通過(guò)列選信號(hào)YS〈1:4>來(lái)控制。當(dāng)相應(yīng)的列選擇信號(hào)YS〈1:4>被激活時(shí)，第一開(kāi)關(guān)單元YSWl至YSW4可以導(dǎo)通，而當(dāng)相應(yīng)的列選擇信號(hào)YS〈1:4>被去激活時(shí)，第一開(kāi)關(guān)單元YSWl至YSW4可以關(guān)斷。第一開(kāi)關(guān)單元YSWl至YSW4可以分別包括第一晶體管YTl至YT4，且第一晶體管YTl至YT4中的每個(gè)可以被配置成通過(guò)其柵極接收對(duì)應(yīng)的列選擇信號(hào)。
[0101]行選擇電路630可以在寫(xiě)入操作或讀取操作期間將行線RLl至RL4之中的通過(guò)行地址RA選中的行線耦接到存取電路640。行選擇電路630可以包括第二譯碼單元XDEC和多個(gè)第二開(kāi)關(guān)單元XSWl至XSW4。
[0102]第二譯碼單元XDEC可以在信號(hào)RD被激活時(shí)將多個(gè)行選擇信號(hào)XS〈1:4>中的通過(guò)對(duì)行地址RA譯碼而選中的行選擇信號(hào)激活至第一電壓VI，且可以將行選擇信號(hào)XS〈1:4>之中的未選中行選擇信號(hào)去激活至接地電壓GND。此外，當(dāng)信號(hào)WT被激活時(shí)，第二譯碼單元XDEC可以將選中行選擇信號(hào)激活至第二電壓V2，且將未選中行選擇信號(hào)去激活至接地電壓GND。第二電壓V2可以滿足條件(Vreset+VTH+VSTH < V2<VDDff+VTH+VSTH)。
[0103]多個(gè)第二開(kāi)關(guān)單元XSWl至XSW4可以耦接到存取電路640和相應(yīng)的行線RLl至RL4且被安置在存取電路640與相應(yīng)的行線RLl至RL4之間，且可以分別通過(guò)行選信號(hào)XS〈1:4>來(lái)控制。第二開(kāi)關(guān)單元XSWl至XSW4可以在相應(yīng)的行選擇信號(hào)XS〈1:4>被激活時(shí)導(dǎo)通，以及在相應(yīng)的行選擇信號(hào)XS〈1:4>被去激活時(shí)關(guān)斷。第二開(kāi)關(guān)單元XSWl至XSW4可以分別包括第二晶體管XTl至XT4，且第二晶體管XTl至XT4中的每個(gè)可以被配置成通過(guò)其柵極接收對(duì)應(yīng)的行選擇信號(hào)。
[0104]存取電路640可以在寫(xiě)入數(shù)據(jù)’O’時(shí)將寫(xiě)入電壓VDDW施加到列線CLl至CL4之中的選中列線，以及在寫(xiě)入數(shù)據(jù)’I’時(shí)將接地電壓GND施加到列線CLl至CL4之中的選中列線。存取電路640可以在寫(xiě)入數(shù)據(jù)’O’時(shí)將接地電壓GND施加到行線RLl至RL4之中的選中行線，以及在寫(xiě)入數(shù)據(jù)’I’時(shí)將寫(xiě)入電壓VDDW施加到行線RLl至RL4之中的選中行線。當(dāng)從與選中列線和選中行線耦接的選中存儲(chǔ)單元讀取數(shù)據(jù)時(shí)，存取電路640可以將讀取電壓VDDR施加給選中列線，將接地電壓GND施加給選中行線，并且通過(guò)檢測(cè)流經(jīng)選中存儲(chǔ)單元的電流來(lái)感測(cè)選中存儲(chǔ)單元的電阻值。
[0105]為了此操作，存取電路640可以包括第一驅(qū)動(dòng)單元641和第二驅(qū)動(dòng)單元642以及感測(cè)單元643。在寫(xiě)入操作或讀取操作期間，第一驅(qū)動(dòng)單元641可以驅(qū)動(dòng)第一開(kāi)關(guān)單元YSWl至YSW4，而第二驅(qū)動(dòng)單元642可以驅(qū)動(dòng)第二開(kāi)關(guān)單元XSWl至XSW4。
[0106]在寫(xiě)入信號(hào)WT被激活的寫(xiě)入操作期間，第一驅(qū)動(dòng)單元641可以在輸入/輸出端子1的數(shù)據(jù)是數(shù)據(jù)’O’時(shí)將第一開(kāi)關(guān)單元YSWl至YSW4的第一端驅(qū)動(dòng)至寫(xiě)入電壓VDDW，以及可以在端子1的數(shù)據(jù)是數(shù)據(jù)’I’時(shí)將第一開(kāi)關(guān)單元YSWl至YSW4的第一端驅(qū)動(dòng)至接地電壓GND。在信號(hào)RD被激活的讀取操作期間，第一驅(qū)動(dòng)單元641可以將第一開(kāi)關(guān)單元YSWl至YSW4的第一端驅(qū)動(dòng)至讀取電壓VDDR。
[0107]在寫(xiě)入操作期間，第二驅(qū)動(dòng)單元642可以在端子1的數(shù)據(jù)是數(shù)據(jù)’O’時(shí)將第二開(kāi)關(guān)單元XSWl至XSW4的第一端驅(qū)動(dòng)至接地電壓GND，以及可以在端子1的數(shù)據(jù)是數(shù)據(jù)’I’時(shí)將第二開(kāi)關(guān)單元XSWl至XSW4的第一端驅(qū)動(dòng)至寫(xiě)入電壓VDDW。在讀取操作期間，第二驅(qū)動(dòng)單元642可以將第二開(kāi)關(guān)單元XSWl至XSW4的第一端驅(qū)動(dòng)至接地電壓GND。
[0108]感測(cè)單元643可以在讀取操作期間感測(cè)流經(jīng)選中存儲(chǔ)單元的電流，且檢測(cè)選中存儲(chǔ)單元的可變電阻元件具有設(shè)置狀態(tài)還是重置狀態(tài)。當(dāng)可變電阻元件具有設(shè)置狀態(tài)時(shí)，感測(cè)單元643可以將數(shù)據(jù)’O’輸出至端子10;以及當(dāng)可變電阻元件具有重置狀態(tài)時(shí)，感測(cè)單元643可以將數(shù)據(jù)’ I’輸出至端子1。
[0109]當(dāng)寫(xiě)入數(shù)據(jù)’I’時(shí)，圖6的半導(dǎo)體存儲(chǔ)器單元可以在寫(xiě)入操作期間利用與第一電壓Vl不同的第二電壓V2來(lái)控制耦接到選中行線的第二開(kāi)關(guān)單元，從而防止等于或大于臨界電壓的電壓被施加在選中存儲(chǔ)單元的可變電阻元件兩端，而與可變電阻元件的特性相對(duì)應(yīng)的重置電壓被施加在可變電阻元件的兩端。這種方法可以防止可變電阻元件的擊穿且同時(shí)盡可能多地增大處于重置狀態(tài)的可變電阻元件的電阻值。
[0110]圖7A至7C示出了根據(jù)各種實(shí)施方式的開(kāi)關(guān)單元的配置。
[0111]參見(jiàn)圖7A至7C，第一實(shí)施方式710可以是以下情況:其中第一開(kāi)關(guān)單元YSWl和第二開(kāi)關(guān)單元XSWl中的每個(gè)包括一個(gè)晶體管YTl或XTl;第二實(shí)施方式720可以是以下情況:其中第一開(kāi)關(guān)單元YSWl和第二開(kāi)關(guān)單元XSWl中的每個(gè)包括兩個(gè)晶體管YTlA和YTlB或XTlA和XT1B;以及第三實(shí)施方式730可以是以下情況:其中第一開(kāi)關(guān)單元YSWl和第二開(kāi)關(guān)單元XSWl中的每個(gè)包括三個(gè)晶體管YTIA、YTIB和YTIC或XT IA、XTIB和XTIC。即，圖7A至圖7C分別示出了開(kāi)關(guān)單元包括一個(gè)、兩個(gè)和三個(gè)晶體管的情況。然而，在其它實(shí)施方式中，開(kāi)關(guān)單元可以包括四個(gè)或更多個(gè)晶體管。每個(gè)晶體管塊可以由通過(guò)對(duì)列地址或行地址譯碼而產(chǎn)生的選擇信號(hào)來(lái)控制。
[0112]根據(jù)所述實(shí)施方式，耦接到可變電阻元件的兩端的晶體管的柵電壓可以被調(diào)整成:無(wú)論可變電阻元件的電阻值的偏差如何，都在可變電阻元件兩端施加合適的重置電壓。
[0113]此外，合適的電壓可以被施加在可變電阻元件兩端以防止擊穿或者處于重置狀態(tài)的可變電阻元件的電阻值分布的惡化。
[0114]基于所公開(kāi)的技術(shù)的以上和其他存儲(chǔ)器電路或半導(dǎo)體器件能夠用在一系列設(shè)備或系統(tǒng)中。圖8至圖12提供能夠?qū)崿F(xiàn)本文中所公開(kāi)的存儲(chǔ)器電路的設(shè)備或系統(tǒng)的一些示例。
[0115]圖8示出基于所公開(kāi)的技術(shù)的另一種實(shí)施方式的微處理器的配置圖的示例。
[0116]參照?qǐng)D8，微處理器1000可以執(zhí)行用于控制和協(xié)調(diào)下面的一系列過(guò)程的任務(wù):從各種外部設(shè)備接收數(shù)據(jù)、處理數(shù)據(jù)、以及將處理結(jié)果輸出到外部設(shè)備。微處理器1000可以包括存儲(chǔ)器單元1010、運(yùn)算單元1020、控制單元1030等。微處理器1000可以是各種數(shù)據(jù)處理單元(諸如，中央處理單元(CHJ)、圖形處理單元(GHJ)、數(shù)字信號(hào)處理器(DSP)和應(yīng)用處理器(AP))ο
[0117]存儲(chǔ)器單元1010是微處理器1000中的儲(chǔ)存數(shù)據(jù)的部件，如處理器寄存器、寄存器等。存儲(chǔ)器單元1010可以包括數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。此外，存儲(chǔ)器單元1010可以包括各種寄存器。存儲(chǔ)器單元1010可以執(zhí)行以下功能:暫時(shí)儲(chǔ)存要由運(yùn)算單元1020對(duì)其執(zhí)行運(yùn)算的數(shù)據(jù)、執(zhí)行運(yùn)算的結(jié)果數(shù)據(jù)以及用于運(yùn)算的執(zhí)行的數(shù)據(jù)被儲(chǔ)存的地址。
[0118]存儲(chǔ)器單元1010可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或更多種。例如，存儲(chǔ)器單元1010可以包括:一個(gè)或多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述一個(gè)或多個(gè)電阻式存儲(chǔ)單元中的被選中的電阻式存儲(chǔ)單元兩端;一個(gè)或多個(gè)第一開(kāi)關(guān)單元，每個(gè)第一開(kāi)關(guān)單元耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的一端之間，以及在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，每個(gè)第二開(kāi)關(guān)單元耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的另一端之間，以及在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。由此，可以增大存儲(chǔ)器單元1010的讀取裕度。因此，可以提升微處理器1000的性能。
[0119]運(yùn)算單元1020可以根據(jù)控制單元1030對(duì)命令譯碼的結(jié)果來(lái)執(zhí)行四則算術(shù)運(yùn)算或邏輯運(yùn)算。運(yùn)算單元1020可以包括至少一個(gè)算術(shù)邏輯單元(ALU)等。
[0120]控制單元1030可以從存儲(chǔ)器單元1010、運(yùn)算單元1020和微處理器1000的外部設(shè)備接收信號(hào)，執(zhí)行對(duì)命令的提取、譯碼以及對(duì)微處理器1000的信號(hào)的輸入和輸出的控制，以及執(zhí)行由程序表示的處理。
[0121]根據(jù)本實(shí)施方式的微處理器1000可以額外地包括高速緩沖存儲(chǔ)器單元1040，高速緩沖存儲(chǔ)器單元1040可以暫時(shí)儲(chǔ)存要從外部設(shè)備而非存儲(chǔ)器單元1010輸入的數(shù)據(jù)或者要被輸出到外部設(shè)備的數(shù)據(jù)。在這種情況下，高速緩沖存儲(chǔ)器單元1040可以通過(guò)總線接口1050與存儲(chǔ)器單元1010、運(yùn)算單元1020和控制單元1030交換數(shù)據(jù)。
[0122]圖9是基于所公開(kāi)的技術(shù)的另一種實(shí)施方式的處理器的配置圖。
[0123]參照?qǐng)D9，處理器1100可以通過(guò)包括除了微處理器的功能之外的各種功能來(lái)改進(jìn)性能并且實(shí)現(xiàn)多功能，所述微處理器執(zhí)行用于控制和協(xié)調(diào)下面的一系列過(guò)程的任務(wù):從各種外部設(shè)備接收數(shù)據(jù)，處理數(shù)據(jù)，以及將處理結(jié)果輸出到外部設(shè)備。處理器1100可以包括用作微處理器的核心單元1110、用于暫時(shí)儲(chǔ)存數(shù)據(jù)的高速緩沖存儲(chǔ)器單元1120以及用于在內(nèi)部設(shè)備與外部設(shè)備之間傳輸數(shù)據(jù)的總線接口 1130。處理器1100可以包括各種片上系統(tǒng)(SoC)(諸如，多核處理器、圖形處理單元(GPU)和應(yīng)用處理器(AP))。
[0124]本實(shí)施方式的核心單元1110是對(duì)從外部設(shè)備輸入的數(shù)據(jù)執(zhí)行算術(shù)邏輯運(yùn)算的部件，并且可以包括存儲(chǔ)器單元1111、運(yùn)算單元1112和控制單元1113。
[0125]存儲(chǔ)器單元1111是處理器1100中的儲(chǔ)存數(shù)據(jù)的部件，如處理器寄存器、寄存器等。存儲(chǔ)器單元1111可以包括數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。此外，存儲(chǔ)器單元1111可以包括各種寄存器。存儲(chǔ)器單元1111可以執(zhí)行以下功能:暫時(shí)儲(chǔ)存要由運(yùn)算單元1112對(duì)其執(zhí)行運(yùn)算的數(shù)據(jù)、執(zhí)行運(yùn)算的結(jié)果數(shù)據(jù)以及用于運(yùn)算的執(zhí)行的數(shù)據(jù)被儲(chǔ)存的地址。運(yùn)算單元1112是處理器1100中的執(zhí)行運(yùn)算的部件。運(yùn)算單元1112可以根據(jù)控制單元1113對(duì)命令譯碼的結(jié)果等來(lái)執(zhí)行四則算術(shù)運(yùn)算、邏輯運(yùn)算。運(yùn)算單元1112可以包括至少一個(gè)算術(shù)邏輯單元(ALU)等?？刂茊卧?113可以從存儲(chǔ)器單元1111、運(yùn)算單元1112和處理器1100的外部設(shè)備接收信號(hào)，執(zhí)行對(duì)命令的提取、譯碼以及對(duì)處理器1100的信號(hào)的輸入和輸出的控制，以及執(zhí)行由程序表示的處理。
[0126]高速緩沖存儲(chǔ)器單元1120是暫時(shí)儲(chǔ)存數(shù)據(jù)以補(bǔ)償高速操作的核心單元1110與低速操作的外部設(shè)備之間在數(shù)據(jù)處理速度上的差異的部件。高速緩沖存儲(chǔ)器單元1120可以包括主儲(chǔ)存部1121、次級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123。通常，高速緩沖存儲(chǔ)器單元1120包括主儲(chǔ)存部1121和次級(jí)儲(chǔ)存部1122，以及在需要高儲(chǔ)存容量的情況下可以包括三級(jí)儲(chǔ)存部1123。根據(jù)場(chǎng)合需要，高速緩沖存儲(chǔ)器單元1120可以包括更多的儲(chǔ)存部。也就是說(shuō)，高速緩沖存儲(chǔ)器單元1120中包括的儲(chǔ)存部的數(shù)目可以根據(jù)設(shè)計(jì)而改變。主儲(chǔ)存部1121、次級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123儲(chǔ)存和辨別數(shù)據(jù)的速度可以相同或不同。在各個(gè)儲(chǔ)存部1121、1122和1123的速度不同的情況下，主儲(chǔ)存部1121的速度可以是最大的。高速緩沖存儲(chǔ)器單元1120的主儲(chǔ)存部1121、次級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123中的至少一種儲(chǔ)存部可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或多種。例如，高速緩沖存儲(chǔ)器單元1120可以包括:一個(gè)或多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述一個(gè)或多個(gè)電阻式存儲(chǔ)單元之中的選中電阻式存儲(chǔ)單元兩端;一個(gè)或多個(gè)第一開(kāi)關(guān)單元，每個(gè)第一開(kāi)關(guān)單元耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的一端之間，并且在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，每個(gè)第二開(kāi)關(guān)單元耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的另一端之間，并且在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。由此，可以增大高速緩沖存儲(chǔ)器單元1120的讀取裕度。因而，可以改善處理器1100的性能。
[0127]盡管在圖9中示出主儲(chǔ)存部1121、次級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123全部都配置在高速緩沖存儲(chǔ)器單元1120的內(nèi)部，但要注意的是，高速緩沖存儲(chǔ)器單元1120的主儲(chǔ)存部1121、次級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123全部都可以配置在核心單元1110的外部并且可以補(bǔ)償核心單元1110與外部設(shè)備之間在數(shù)據(jù)處理速度上的差異。同時(shí)，要注意的是，高速緩沖存儲(chǔ)器單元1120的主儲(chǔ)存部1121可以被安置在核心單元1110的內(nèi)部，而次級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123可以被配置在核心單元1110的外部以加強(qiáng)補(bǔ)償數(shù)據(jù)處理速度的差異的功能。在另一種實(shí)施方式中，主儲(chǔ)存部1121和次級(jí)儲(chǔ)存部1122可以被安置在核心單元1110的內(nèi)部，而三級(jí)儲(chǔ)存部1123可以被安置在核心單元1110的外部?？偩€接口 1130是連接核心單元1110、高速緩沖存儲(chǔ)器單元1120和外部設(shè)備并且允許高效地傳輸數(shù)據(jù)的部件。
[0128]根據(jù)本實(shí)施方式的處理器1100可以包括多個(gè)核心單元1110，并且多個(gè)核心單元1110可以共享高速緩沖存儲(chǔ)器單元1120。多個(gè)核心單元1110與高速緩沖存儲(chǔ)器單元1120可以直接連接或者通過(guò)總線接口 1130連接。多個(gè)核心單元1110可以以與核心單元1110的上述配置相同的方式進(jìn)行配置。在處理器1100包括多個(gè)核心單元1110的情況下，高速緩沖存儲(chǔ)器單元1120的主儲(chǔ)存部1121可以與多個(gè)核心單元1110的數(shù)目對(duì)應(yīng)地配置在每個(gè)核心單元1110中，而次級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123可以以通過(guò)總線接口 1130而被共享的方式來(lái)配置在多個(gè)核心單元Il1的外部。主儲(chǔ)存部1121的處理速度可以大于次級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123的處理速度。在另一種實(shí)施方式中，主儲(chǔ)存部1121和次級(jí)儲(chǔ)存部1122可以與多個(gè)核心單元1110的數(shù)目對(duì)應(yīng)地配置在每個(gè)核心單元1110中，而三級(jí)儲(chǔ)存部1123可以以通過(guò)總線接口 1130而被共享的方式來(lái)配置在多個(gè)核心單元1110的外部。根據(jù)本實(shí)施方式的處理器1100還可以包括:嵌入式存儲(chǔ)器單元1140，儲(chǔ)存數(shù)據(jù);通信模塊單元1150，能夠以有線或無(wú)線方式將數(shù)據(jù)傳輸?shù)酵獠吭O(shè)備以及從外部設(shè)備接收數(shù)據(jù);存儲(chǔ)器控制單元1160，驅(qū)動(dòng)外部存儲(chǔ)器件；以及媒體處理單元1170，對(duì)處理器1100中準(zhǔn)備好的數(shù)據(jù)或者從外部輸入設(shè)備輸入的數(shù)據(jù)進(jìn)行處理并且將處理后的數(shù)據(jù)輸出到外部接口設(shè)備等。此外，處理器1100可以包括多個(gè)不同模塊和器件。在這種情況下，被添加的多個(gè)模塊可以通過(guò)總線接口 1130與核心單元1110和高速緩沖存儲(chǔ)器單元1120交換數(shù)據(jù)以及彼此交換數(shù)據(jù)。
[0129]嵌入式存儲(chǔ)器單元1140不僅可以包括易失性存儲(chǔ)器，而且可以包括非易失性存儲(chǔ)器。易失性存儲(chǔ)器可以包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、移動(dòng)DRAM、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和具有與上述存儲(chǔ)器類(lèi)似的功能的存儲(chǔ)器等。非易失性存儲(chǔ)器可以包括只讀存儲(chǔ)器(R0M)、或非(NOR)閃速存儲(chǔ)器、與非(NAND)閃速存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)以及具有類(lèi)似功能的存儲(chǔ)器。
[0130]通信模塊單元1150可以包括能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無(wú)線網(wǎng)絡(luò)連接的模塊以及這兩種模塊。有線網(wǎng)絡(luò)模塊可以包括局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)、諸如通過(guò)傳輸線路來(lái)發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。無(wú)線網(wǎng)絡(luò)模塊可以包括紅外數(shù)據(jù)協(xié)議(IrDA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、無(wú)線LAN、無(wú)線個(gè)域網(wǎng)(Zigbee)、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識(shí)別(RFID)、長(zhǎng)期演進(jìn)(LTE)、近場(chǎng)通信(NFC)、無(wú)線寬帶互聯(lián)網(wǎng)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA (WCDMA)、超寬帶(UWB)、諸如不通過(guò)傳輸線路來(lái)發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。
[0131]存儲(chǔ)器控制單元1160是用來(lái)管理和處理在處理器1100與根據(jù)不同通信標(biāo)準(zhǔn)操作的外部?jī)?chǔ)存設(shè)備之間傳輸?shù)臄?shù)據(jù)。存儲(chǔ)器控制單元1160可以包括各種存儲(chǔ)器控制器，例如，可以控制集成設(shè)備電路(IDE)、串行高級(jí)技術(shù)連接(SATA)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)、獨(dú)立盤(pán)冗余陣列(RAID)、固態(tài)盤(pán)(SSD)、外部SATA(eSATA)、個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)(PCMCIA)、通用串行總線(USB)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(麗C)、嵌入式MMC(eMMC)、緊湊閃存(CF)卡等的設(shè)備。
[0132]媒體處理單元1170可以對(duì)處理器1100中處理的數(shù)據(jù)或以圖像、語(yǔ)音和其他形式從外部輸入設(shè)備輸入的數(shù)據(jù)進(jìn)行處理并且將數(shù)據(jù)輸出到外部接口設(shè)備。媒體處理單元1170可以包括圖形處理單元(GPU)、數(shù)字信號(hào)處理器(DSP)、高保真音頻器件(HD音頻)、高保真多媒體接口(HDMI)控制器等。
[0133]圖10是基于所公開(kāi)的技術(shù)的另一種實(shí)施方式的系統(tǒng)的配置圖。
[0134]參照?qǐng)D10，作為用于處理數(shù)據(jù)的裝置的系統(tǒng)1200可以執(zhí)行輸入、處理、輸出、通信、儲(chǔ)存等以進(jìn)行對(duì)數(shù)據(jù)的一系列操作。系統(tǒng)1200可以包括處理器1210、主存儲(chǔ)器件1220、輔助存儲(chǔ)器件1230、接口設(shè)備1240等。本實(shí)施方式的系統(tǒng)1200可以是使用處理器進(jìn)行操作的各種電子系統(tǒng)(諸如，計(jì)算機(jī)、服務(wù)器、個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、上網(wǎng)本、無(wú)線電話、移動(dòng)電話、智能電話、數(shù)字音樂(lè)播放器、便攜式多媒體播放器(PMP)、相機(jī)、全球定位系統(tǒng)(GPS)、視頻相機(jī)、錄音機(jī)、遠(yuǎn)程信息處理、視聽(tīng)(AV)系統(tǒng)、智能電視等)。
[0135]處理器1210可以對(duì)輸入的命令譯碼，并且處理對(duì)儲(chǔ)存在系統(tǒng)1200中的數(shù)據(jù)的運(yùn)算、比較等，并且控制這些操作。處理器1210可以包括微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應(yīng)用處理器(AP)、數(shù)字信號(hào)處理器(DSP)等。
[0136]主存儲(chǔ)器件1220是能夠在程序被運(yùn)行時(shí)暫時(shí)儲(chǔ)存、調(diào)用和運(yùn)行來(lái)自輔助存儲(chǔ)器件1230的程序代碼或數(shù)據(jù)的儲(chǔ)存器，并且即使在電源切斷時(shí)仍能夠保存所存儲(chǔ)的內(nèi)容。主存儲(chǔ)器件1220可以包括上述根據(jù)實(shí)施方式的半導(dǎo)體器件中的一種或更多種。例如，主存儲(chǔ)器件1220可以包括:一個(gè)或多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述一個(gè)或多個(gè)電阻式存儲(chǔ)單元中的選中電阻式存儲(chǔ)單元兩端;一個(gè)或多個(gè)第一開(kāi)關(guān)單元，每個(gè)第一開(kāi)關(guān)單元耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的一端之間，并且在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，每個(gè)第二開(kāi)關(guān)單元耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的另一端之間，并且在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。由此，可以增大主存儲(chǔ)器件1220的讀取裕度。因此，可以改善系統(tǒng)1200的性能。
[0137]而且，主存儲(chǔ)器件1220還可以包括在電源切斷時(shí)擦除所有內(nèi)容的易失性存儲(chǔ)器類(lèi)型的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等。與此不同的是，主存儲(chǔ)器件1220可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，但是可以包括在電源切斷時(shí)擦除所有內(nèi)容的易失性存儲(chǔ)器類(lèi)型的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等。
[0138]輔助存儲(chǔ)器件1230是用于儲(chǔ)存程序代碼或數(shù)據(jù)的存儲(chǔ)器件。盡管輔助存儲(chǔ)器件1230的速度慢于主存儲(chǔ)器件1220，但是輔助存儲(chǔ)器件1230可以儲(chǔ)存更大量的數(shù)據(jù)。輔助存儲(chǔ)器件1230可以包括上述根據(jù)實(shí)施方式的半導(dǎo)體器件中的一種或更多種。例如，輔助存儲(chǔ)器件1230可以包括:一個(gè)或多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述一個(gè)或多個(gè)電阻式存儲(chǔ)單元之中的選中電阻式存儲(chǔ)單元兩端;一個(gè)或多個(gè)第一開(kāi)關(guān)單元，每個(gè)開(kāi)關(guān)單元耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的一端之間，并且在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，每個(gè)第二開(kāi)關(guān)單元耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的另一端之間，并且在寫(xiě)入操作期間當(dāng)對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。由此，可以增大輔助存儲(chǔ)器件1230的讀取裕度。因此，可以改善系統(tǒng)1200的性能。
[0139]而且，輔助存儲(chǔ)器件1230還可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)(參見(jiàn)圖11的附圖標(biāo)記1300)(諸如，使用磁性的磁帶、磁盤(pán)、使用光學(xué)的激光盤(pán)、使用磁性和光學(xué)二者的磁光盤(pán)、固態(tài)盤(pán)(SSD)、USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等)。與此不同的是，輔助存儲(chǔ)器件1230可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，但是可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)(參見(jiàn)圖11的附圖標(biāo)記1300)(諸如使用磁性的磁帶、磁盤(pán)、使用光學(xué)的激光盤(pán)、使用磁性和光學(xué)二者的磁光盤(pán)、固態(tài)盤(pán)(SSD)、USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等)。
[0140]接口設(shè)備1240可以執(zhí)行本實(shí)施方式的系統(tǒng)1200和外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口設(shè)備1240可以是小鍵盤(pán)(keypad)、鍵盤(pán)、鼠標(biāo)、揚(yáng)聲器、麥克風(fēng)、顯示器、各種人機(jī)接口設(shè)備(HID)、通信設(shè)備等。通信設(shè)備可以包括能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無(wú)線網(wǎng)絡(luò)連接的模塊以及這兩種模塊。
[0141]有線網(wǎng)絡(luò)模塊可以包括局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)、諸如通過(guò)傳輸線路來(lái)發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。無(wú)線網(wǎng)絡(luò)模塊可以包括紅外數(shù)據(jù)協(xié)議(IrDA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、無(wú)線LAN、無(wú)線個(gè)域網(wǎng)(Zigbee)、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識(shí)別(RFID)、長(zhǎng)期演進(jìn)(LTE)、近場(chǎng)通信(NFC)、無(wú)線寬帶互聯(lián)網(wǎng)(Wibro )、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)、諸如不通過(guò)傳輸線路來(lái)發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。
[0142]圖11是基于所公開(kāi)的技術(shù)的另一種實(shí)施方式的數(shù)據(jù)儲(chǔ)存系統(tǒng)的配置圖。
[0143]參照?qǐng)D11，數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以包括作為用于儲(chǔ)存數(shù)據(jù)的組件的具有非易失特性的儲(chǔ)存器件1310、控制儲(chǔ)存器件1310的控制器1320、用于與外部設(shè)備連接的接口 1330、以及用于暫時(shí)儲(chǔ)存數(shù)據(jù)的暫時(shí)儲(chǔ)存器件1340。數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以是盤(pán)類(lèi)型(諸如，硬盤(pán)驅(qū)動(dòng)器(HDD)、緊湊式盤(pán)只讀存儲(chǔ)器(⑶ROM)、數(shù)字化通用盤(pán)(DVD)、固態(tài)盤(pán)(SSD)等)，以及卡類(lèi)型(諸如，USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等)。
[0144]儲(chǔ)存器件1310可以包括半永久地儲(chǔ)存數(shù)據(jù)的非易失性存儲(chǔ)器。非易失性存儲(chǔ)器可以包括只讀存儲(chǔ)器(ROM)、N0R閃速存儲(chǔ)器、NAND閃速存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。
[0145]控制器1320可以控制儲(chǔ)存器件1310與接口1330之間的數(shù)據(jù)交換。為了此目的，控制器1320可以包括用于執(zhí)行運(yùn)算的處理器1321，所述運(yùn)算用于處理通過(guò)接口 1330而從數(shù)據(jù)儲(chǔ)存系統(tǒng)1300的外部輸入的命令等。
[0146]接口1330用來(lái)執(zhí)行數(shù)據(jù)儲(chǔ)存系統(tǒng)1300與外部設(shè)備之間的命令和數(shù)據(jù)的交換。在數(shù)據(jù)儲(chǔ)存系統(tǒng)1300是卡類(lèi)型的情況下，接口 1330可以與諸如，USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、緊湊式閃存(CF)卡等的設(shè)備中使用的接口兼容，或者可以與類(lèi)似于上述設(shè)備的設(shè)備中使用的接口兼容。
[0147]在數(shù)據(jù)儲(chǔ)存系統(tǒng)1300是盤(pán)類(lèi)型的情況下，接口1330可以與諸如集成設(shè)備電路(IDE)、串行高級(jí)技術(shù)連接(SATA)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)、外部SATA(eSATA)、個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)(PCMCIA)、通用串行總線(USB)等的接口兼容，或者可以與類(lèi)似于上述接口的接口兼容。接口 1330可以與彼此具有不同類(lèi)型的一個(gè)或多個(gè)接口兼容。暫時(shí)儲(chǔ)存器件1340能夠暫時(shí)儲(chǔ)存數(shù)據(jù)，以根據(jù)與外部設(shè)備、控制器和系統(tǒng)接口的多樣性和高性能而在接口 1330與儲(chǔ)存器件1310之間高效地傳送數(shù)據(jù)。例如，暫時(shí)儲(chǔ)存器件1340可以包括:一個(gè)或多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述一個(gè)或多個(gè)電阻式存儲(chǔ)單元之中的選中電阻式存儲(chǔ)單元兩端;一個(gè)或多個(gè)第一開(kāi)關(guān)單元，其中的每個(gè)耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，其中的每個(gè)耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的另一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。由此，可以增大暫時(shí)儲(chǔ)存器件1340的讀取裕度。因此，可以改善數(shù)據(jù)儲(chǔ)存系統(tǒng)1300的性能。
[0148]圖12基于所公開(kāi)的技術(shù)的另一種實(shí)施方式的存儲(chǔ)系統(tǒng)的配置圖。
[0149]參照?qǐng)D12，存儲(chǔ)系統(tǒng)1400可以包括作為用于儲(chǔ)存數(shù)據(jù)的組件的具有非易失特性的存儲(chǔ)器1410、控制存儲(chǔ)器1410的存儲(chǔ)器控制器1420、用于與外部設(shè)備連接的接口 1430等。存儲(chǔ)系統(tǒng)1400可以是卡類(lèi)型(諸如，固態(tài)盤(pán)(SSD)、USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC( eMMC)、緊湊式閃存(CF)卡等)。
[0150]用于儲(chǔ)存數(shù)據(jù)的存儲(chǔ)器1410可以包括:一個(gè)或多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述一個(gè)或多個(gè)電阻式存儲(chǔ)單元中的選中電阻式存儲(chǔ)單元兩端;一個(gè)或多個(gè)第一開(kāi)關(guān)單元，其中的每個(gè)耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，其中的每個(gè)耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的另一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。由此，可以提高存儲(chǔ)器1410的讀取裕度。因此，可以改善存儲(chǔ)系統(tǒng)1400的性能。
[0151]而且，根據(jù)本實(shí)施方式的存儲(chǔ)器1410還可以包括具有非易失特性的只讀存儲(chǔ)器(ROM)、N0R閃速存儲(chǔ)器、NAND閃速存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。
[0152]存儲(chǔ)器控制器1420可以控制存儲(chǔ)器1410與接口1430之間的數(shù)據(jù)交換。為了此目的，存儲(chǔ)器控制器1420可以包括用于執(zhí)行運(yùn)算的處理器1421，所述運(yùn)算用于處理通過(guò)接口1430而從存儲(chǔ)系統(tǒng)1400的外部輸入的命令。
[0153]接口1430執(zhí)行存儲(chǔ)系統(tǒng)1400與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口 1430可以與諸如，USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(麗C)、嵌入式麗C(e麗C)、緊湊式閃存(CF)卡等的設(shè)備中使用的接口兼容，或者可以與類(lèi)似于上述設(shè)備的設(shè)備中使用的接口兼容。接口 1430可以與彼此具有不同類(lèi)型的一個(gè)或多個(gè)接口兼容。
[0154]根據(jù)本實(shí)施方式的存儲(chǔ)系統(tǒng)1400還可以包括緩沖存儲(chǔ)器1440以根據(jù)與外部設(shè)備、存儲(chǔ)器控制器和存儲(chǔ)系統(tǒng)接口的多樣性和高性能來(lái)在接口 1430與存儲(chǔ)器1410之間高效地傳送數(shù)據(jù)。例如，緩沖存儲(chǔ)器1440可以包括:一個(gè)或多個(gè)電阻式存儲(chǔ)單元;存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述一個(gè)或多個(gè)電阻式存儲(chǔ)單元中的選中電阻式存儲(chǔ)單元兩端;一個(gè)或多個(gè)第一開(kāi)關(guān)單元，其中的每個(gè)耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通；以及一個(gè)或多個(gè)第二開(kāi)關(guān)單元，其中的每個(gè)耦接在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的另一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。由此，可以提高緩沖存儲(chǔ)器1440的讀取裕度。因此，可以改善存儲(chǔ)系統(tǒng)1400的性能。
[0155]此外，根據(jù)本實(shí)施方式的緩沖存儲(chǔ)器1440還可以包括具有易失特性的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等，以及具有非易失特性的相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。與此不同的是，緩沖存儲(chǔ)器1440可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，但是可以包括具有易失特性的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等，以及具有非易失特性的相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。
[0156]圖8至圖12中的基于根據(jù)本文件中公開(kāi)的存儲(chǔ)器件的電子設(shè)備或系統(tǒng)的以上示例中的特征可以在各種設(shè)備、系統(tǒng)或應(yīng)用中實(shí)現(xiàn)。一些示例包括移動(dòng)電話或其他便攜式通信設(shè)備、平板計(jì)算機(jī)、筆記本型或膝上型計(jì)算機(jī)、游戲機(jī)、智能電視機(jī)、電視機(jī)機(jī)頂盒、多媒體服務(wù)器、具有或不具有無(wú)線通信功能的數(shù)字相機(jī)、具有無(wú)線通信能力的腕表或其他可穿戴設(shè)備。
[0157]盡管本專(zhuān)利文件包含許多細(xì)節(jié)，但是這些細(xì)節(jié)不應(yīng)被解釋為對(duì)任何發(fā)明的范圍或可以要求保護(hù)的范圍的限制，而是應(yīng)被解釋為可以是針對(duì)特定發(fā)明的特定實(shí)施例的對(duì)特征的描述。在分離的實(shí)施例的環(huán)境下的在本公開(kāi)中描述的某些特征也能夠在單個(gè)實(shí)施例中組合實(shí)現(xiàn)。相反地，在單個(gè)實(shí)施例的環(huán)境下描述的各種特征也能夠在多個(gè)實(shí)施例中分離地實(shí)現(xiàn)或者以任何適當(dāng)?shù)淖咏M合實(shí)現(xiàn)。另外，盡管上文將特征描述為以特定組合發(fā)揮作用并且甚至因而在最初時(shí)要求保護(hù)，但是來(lái)自要求保護(hù)的組合的一個(gè)或多個(gè)特征在一些情況下能夠從該組合去除，并且要求保護(hù)的組合可以針對(duì)子組合或者子組合的變型。
[0158]類(lèi)似地，盡管操作在附圖中以特定順序示出，但是這不應(yīng)被理解為需要以所示的特定順序或者以相繼順序執(zhí)行這些操作，或者執(zhí)行所有示出的操作以實(shí)現(xiàn)期望的結(jié)果。另夕卜，本專(zhuān)利文件中描述的實(shí)施例中的各種系統(tǒng)組件的分離不應(yīng)被理解為在所有實(shí)施例中都需要這種分離。
[0159]僅描述了若干實(shí)施方式和示例?；诒緦?zhuān)利文件中描述和圖示的內(nèi)容能夠做出其他實(shí)施方式、增強(qiáng)和變型。
【主權(quán)項(xiàng)】
1.一種電子設(shè)備，包括半導(dǎo)體存儲(chǔ)器單元， 其中，所述半導(dǎo)體存儲(chǔ)器單元包括: 一個(gè)或多個(gè)電阻式存儲(chǔ)單元； 存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓在第一方向或第二方向上施加在所述電阻式存儲(chǔ)單元之中的選中電阻式存儲(chǔ)單元兩端； 一個(gè)或多個(gè)第一開(kāi)關(guān)單元，所述一個(gè)或多個(gè)第一開(kāi)關(guān)中的每個(gè)耦接到存取電路和所述電阻式存儲(chǔ)單元之中對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端，且安置在存取電路與所述電阻式存儲(chǔ)單元之中對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于具有比預(yù)定電平高的電平的第一電壓而導(dǎo)通;以及 一個(gè)或多個(gè)第二開(kāi)關(guān)單元，所述一個(gè)或多個(gè)開(kāi)關(guān)單元中的每個(gè)耦接到存取電路和所述電阻式存儲(chǔ)單元之中對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端，且安置在存取電路與所述電阻式存儲(chǔ)單元之中對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)的電阻式存儲(chǔ)單元被選中時(shí)響應(yīng)于具有等于或小于所述預(yù)定電平的電平的第二電壓而導(dǎo)通。2.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，所述電阻式存儲(chǔ)單元中的每個(gè)包括: 可變電阻元件，根據(jù)儲(chǔ)存在其中的數(shù)據(jù)的邏輯值而具有高電阻狀態(tài)或低電阻狀態(tài)；以及 選擇元件，串聯(lián)耦接到可變電阻元件。3.根據(jù)權(quán)利要求2所述的電子設(shè)備，其中，所述預(yù)定電平對(duì)應(yīng)于完全導(dǎo)通電平，所述完全導(dǎo)通電平等于寫(xiě)入電壓的電平、第二開(kāi)關(guān)單元的閾值電壓的電平和選擇元件的閾值電壓的電平的和。4.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，第一開(kāi)關(guān)單元包括一個(gè)或多個(gè)第一晶體管，所述一個(gè)或多個(gè)第一晶體管串聯(lián)耦接到存取電路和對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端且安置在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端之間；以及 其中，第二開(kāi)關(guān)單元包括一個(gè)或多個(gè)第二晶體管，所述一個(gè)或多個(gè)第二晶體管串聯(lián)耦接到存取電路和對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端且安置在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端之間。5.根據(jù)權(quán)利要求2所述的電子設(shè)備，其中，可變電阻元件當(dāng)寫(xiě)入電壓在第一方向上施加至其時(shí)切換到低電阻狀態(tài)，以及當(dāng)寫(xiě)入電壓在與第一方向相反的第二方向上施加至其時(shí)切換到高電阻狀態(tài)。6.根據(jù)權(quán)利要求2所述的電子設(shè)備，其中，所述第二電壓具有等于或高于重置電平、第二開(kāi)關(guān)單元的閾值電壓的電平和選擇元件的閾值電壓的電平之和的電平， 其中，重置電平對(duì)應(yīng)于將可變電阻元件切換到高電阻狀態(tài)所需的最小電平。7.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，存取電路在讀取操作期間將讀取電壓在第一方向上施加在選中電阻式存儲(chǔ)單元兩端。8.根據(jù)權(quán)利要求7所述的電子設(shè)備，其中，與選中電阻式存儲(chǔ)單元相對(duì)應(yīng)的第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元在讀取操作期間響應(yīng)于第一電壓而導(dǎo)通。9.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，當(dāng)寫(xiě)入電壓在第一方向上施加在選中電阻式存儲(chǔ)單元兩端時(shí)，存取電路將寫(xiě)入電壓施加到選中電阻式存儲(chǔ)單元的第一端，且將接地電壓施加到選中電阻式存儲(chǔ)單元的第二端，以及 其中，當(dāng)寫(xiě)入電壓在第二方向上施加在選中電阻式存儲(chǔ)單元兩端時(shí)，存取電路將寫(xiě)入電壓施加到選中電阻式存儲(chǔ)單元的第二端，且將接地電壓施加到選中電阻式存儲(chǔ)單元的第一端。10.根據(jù)權(quán)利要求1所述的電子設(shè)備，還包括微處理器，所述微處理器包括: 控制單元，被配置成從微處理器的外部接收包括命令的信號(hào)，并且執(zhí)行對(duì)命令的提取、譯碼或?qū)ξ⑻幚砥鞯男盘?hào)的輸入或輸出的控制； 運(yùn)算單元，被配置成基于控制單元對(duì)命令譯碼的結(jié)果來(lái)執(zhí)行運(yùn)算；以及存儲(chǔ)器單元，被配置成儲(chǔ)存用于執(zhí)行所述運(yùn)算的數(shù)據(jù)、與執(zhí)行所述運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或被執(zhí)行所述運(yùn)算的數(shù)據(jù)的地址， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是微處理器中的存儲(chǔ)器單元的一部分。11.根據(jù)權(quán)利要求1所述的電子設(shè)備，還包括處理器，所述處理器包括: 核心單元，被配置成基于從處理器的外部輸入的命令而通過(guò)使用數(shù)據(jù)來(lái)執(zhí)行與所述命令相對(duì)應(yīng)的運(yùn)算； 高速緩沖存儲(chǔ)器單元，被配置成儲(chǔ)存用于執(zhí)行所述運(yùn)算的數(shù)據(jù)、與執(zhí)行所述運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或被執(zhí)行所述運(yùn)算的數(shù)據(jù)的地址；以及 總線接口，連接在核心單元與高速緩沖存儲(chǔ)器單元之間，并且被配置成在核心單元與高速緩沖存儲(chǔ)器單元之間傳輸數(shù)據(jù)， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是處理器中的高速緩沖存儲(chǔ)器單元的一部分。12.根據(jù)權(quán)利要求1所述的電子設(shè)備，還包括處理系統(tǒng)，所述處理系統(tǒng)包括: 處理器，被配置成對(duì)由處理器接收到的命令譯碼并且控制針對(duì)基于對(duì)所述命令譯碼的結(jié)果的信息的操作； 輔助存儲(chǔ)器件，被配置成儲(chǔ)存用于對(duì)所述命令譯碼的程序以及儲(chǔ)存所述信息； 主存儲(chǔ)器件，被配置成在執(zhí)行所述程序時(shí)調(diào)用并儲(chǔ)存來(lái)自輔助存儲(chǔ)器件的所述程序和所述信息，使得處理器能夠使用所述程序和所述信息來(lái)執(zhí)行所述操作；以及 接口設(shè)備，被配置成執(zhí)行處理器、輔助存儲(chǔ)器件或主存儲(chǔ)器件與外部之間的通信， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是處理系統(tǒng)中的輔助存儲(chǔ)器件或主存儲(chǔ)器件的一部分。13.根據(jù)權(quán)利要求1所述的電子設(shè)備，還包括數(shù)據(jù)儲(chǔ)存系統(tǒng)，所述數(shù)據(jù)儲(chǔ)存系統(tǒng)包括: 儲(chǔ)存器件，被配置成儲(chǔ)存數(shù)據(jù)并且無(wú)論電源如何都保存儲(chǔ)存的數(shù)據(jù)； 控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)到儲(chǔ)存器件的輸入以及數(shù)據(jù)從儲(chǔ)存器件的輸出； 暫時(shí)儲(chǔ)存器件，被配置成暫時(shí)儲(chǔ)存在儲(chǔ)存器件與外部之間交換的數(shù)據(jù)；以及 接口，被配置成執(zhí)行儲(chǔ)存器件、控制器和暫時(shí)儲(chǔ)存器件中的至少一種與外部之間的通?目， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是數(shù)據(jù)儲(chǔ)存系統(tǒng)中的儲(chǔ)存器件或暫時(shí)儲(chǔ)存器件的一部分。14.根據(jù)權(quán)利要求1所述的電子設(shè)備，還包括存儲(chǔ)系統(tǒng)，所述存儲(chǔ)系統(tǒng)包括: 存儲(chǔ)器，被配置成儲(chǔ)存數(shù)據(jù)并且無(wú)論電源如何都保存儲(chǔ)存的數(shù)據(jù)； 存儲(chǔ)器控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)到存儲(chǔ)器的輸入以及數(shù)據(jù)從存儲(chǔ)器的輸出； 緩沖存儲(chǔ)器，被配置成緩沖在存儲(chǔ)器與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行存儲(chǔ)器、存儲(chǔ)器控制器和緩沖存儲(chǔ)器中的至少一種與外部之間的通信， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是存儲(chǔ)系統(tǒng)中的存儲(chǔ)器或緩沖存儲(chǔ)器的一部分。15.—種電子設(shè)備，包括半導(dǎo)體存儲(chǔ)器單元， 其中，所述半導(dǎo)體存儲(chǔ)器單元包括: 單元陣列，包括布置在多個(gè)列與多個(gè)行的交點(diǎn)處的多個(gè)電阻式存儲(chǔ)單元； 存取電路，適用于在寫(xiě)入操作期間將寫(xiě)入電壓施加給所述多個(gè)列之中的選中列，且在寫(xiě)入操作期間將接地電壓施加到所述多個(gè)行之中的選中行，或者，在寫(xiě)入操作期間將接地電壓施加給選中列且將寫(xiě)入電壓施加給選中行； 列選擇電路，包括多個(gè)第一開(kāi)關(guān)單元，所述多個(gè)第一開(kāi)關(guān)單元中的每個(gè)耦接到存取電路和所述多個(gè)列之中的對(duì)應(yīng)列，且安置在存取電路與所述多個(gè)列之中的對(duì)應(yīng)列之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)列被選中時(shí)響應(yīng)于第一電壓而導(dǎo)通;以及 行選擇電路，包括多個(gè)第二開(kāi)關(guān)單元，所述多個(gè)第二開(kāi)關(guān)單元中的每個(gè)耦接到存取電路和所述多個(gè)行中的對(duì)應(yīng)行，且安置在存取電路與所述多個(gè)行之中的對(duì)應(yīng)行之間，并且當(dāng)在寫(xiě)入操作期間對(duì)應(yīng)行被選中時(shí)響應(yīng)于第二電壓而導(dǎo)通。16.根據(jù)權(quán)利要求15所述的電子設(shè)備，其中，第一電壓具有比預(yù)定電平高的電平，而第二電壓具有等于或小于所述預(yù)定電平的電平。17.根據(jù)權(quán)利要求16所述的電子設(shè)備，其中，所述多個(gè)電阻式存儲(chǔ)單元中的每個(gè)包括: 可變電阻元件，根據(jù)儲(chǔ)存在其中的數(shù)據(jù)的邏輯值而具有高電阻狀態(tài)或低電阻狀態(tài)；以及 選擇元件，串聯(lián)耦接到可變電阻元件。18.根據(jù)權(quán)利要求17所述的電子設(shè)備，其中，所述預(yù)定電平對(duì)應(yīng)于完全導(dǎo)通電平，所述完全導(dǎo)通電平等于寫(xiě)入電壓的電平、第二開(kāi)關(guān)單元的閾值電壓的電平和選擇元件的閾值電壓的電平的和。19.根據(jù)權(quán)利要求15所述的電子設(shè)備，其中，第一開(kāi)關(guān)單元中的每個(gè)包括一個(gè)或多個(gè)第一晶體管，所述一個(gè)或多個(gè)第一晶體管串聯(lián)耦接到存取電路和對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端且安置在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的第一端之間，以及 其中，第二開(kāi)關(guān)單元中的每個(gè)包括一個(gè)或多個(gè)第二晶體管，所述一個(gè)或多個(gè)第二晶體管串聯(lián)耦接到存取電路和對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端且安置在存取電路與對(duì)應(yīng)的電阻式存儲(chǔ)單元的第二端之間。20.根據(jù)權(quán)利要求19所述的電子設(shè)備，其中，可變電阻元件在寫(xiě)入電壓被施加到所述多個(gè)列之中的對(duì)應(yīng)列且接地電壓被施加到所述多個(gè)行之中的對(duì)應(yīng)行時(shí)切換到低電阻狀態(tài)，以及在接地電壓被施加到所述對(duì)應(yīng)列且寫(xiě)入電壓被施加到所述對(duì)應(yīng)行時(shí)切換到高電阻狀態(tài)。21.根據(jù)權(quán)利要求17所述的電子設(shè)備，其中，所述第二電壓具有等于或高于重置電平、第二開(kāi)關(guān)單元的閾值電壓的電平和選擇元件的閾值電壓的電平之和的電平， 其中，重置電平對(duì)應(yīng)于將可變電阻元件切換到高電阻狀態(tài)所需的最小電平。22.根據(jù)權(quán)利要求15所述的電子設(shè)備，其中，存取電路在讀取操作期間將讀取電壓施加給選中列且將接地電壓施加給選中行。23.根據(jù)權(quán)利要求22所述的電子設(shè)備，其中，在讀取操作期間，與選中列相對(duì)應(yīng)的第一開(kāi)關(guān)單元和與選中行相對(duì)應(yīng)的第二開(kāi)關(guān)單元響應(yīng)于第一電壓而導(dǎo)通。24.根據(jù)權(quán)利要求15所述的電子設(shè)備，其中，所述多個(gè)第一開(kāi)關(guān)單元中的每個(gè)包括串聯(lián)耦接的一個(gè)或多個(gè)第一開(kāi)關(guān)晶體管， 所述多個(gè)第二開(kāi)關(guān)單元中的每個(gè)包括串聯(lián)耦接的一個(gè)或多個(gè)第二開(kāi)關(guān)單元， 第一電壓控制所述一個(gè)或多個(gè)第一開(kāi)關(guān)晶體管來(lái)工作在線性區(qū)，以及當(dāng)包括在對(duì)應(yīng)的電阻式存儲(chǔ)單元中的可變電阻元件處于低電阻狀態(tài)時(shí)，第二電壓控制所述一個(gè)或多個(gè)第二開(kāi)關(guān)單元來(lái)工作在線性區(qū)，以及當(dāng)包括在對(duì)應(yīng)的電阻式存儲(chǔ)單元中的可變電阻元件處于高電阻狀態(tài)時(shí)，第二電壓控制所述一個(gè)或多個(gè)第二開(kāi)關(guān)單元來(lái)工作在飽和區(qū)。25.根據(jù)權(quán)利要求15所述的電子設(shè)備，還包括微處理器，所述微處理器包括: 控制單元，被配置成從微處理器的外部接收包括命令的信號(hào)，并且執(zhí)行對(duì)命令的提取、譯碼或?qū)ξ⑻幚砥鞯男盘?hào)的輸入或輸出的控制； 運(yùn)算單元，被配置成基于控制單元對(duì)所述命令譯碼的結(jié)果來(lái)執(zhí)行運(yùn)算；以及存儲(chǔ)器單元，被配置成儲(chǔ)存用于執(zhí)行所述運(yùn)算的數(shù)據(jù)、與執(zhí)行所述運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或被執(zhí)行所述運(yùn)算的數(shù)據(jù)的地址， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是微處理器中的存儲(chǔ)器單元的一部分。26.根據(jù)權(quán)利要求15所述的電子設(shè)備，還包括處理器，所述處理器包括: 核心單元，被配置成基于從處理器的外部輸入的命令而通過(guò)使用數(shù)據(jù)來(lái)執(zhí)行與所述命令相對(duì)應(yīng)的運(yùn)算； 高速緩沖存儲(chǔ)器單元，被配置成儲(chǔ)存用于執(zhí)行所述運(yùn)算的數(shù)據(jù)、與執(zhí)行所述運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或被執(zhí)行所述運(yùn)算的數(shù)據(jù)的地址；以及 總線接口，連接在核心單元與高速緩沖存儲(chǔ)器單元之間，并且被配置成在核心單元與高速緩沖存儲(chǔ)器單元之間傳輸數(shù)據(jù)， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是處理器中的高速緩沖存儲(chǔ)器單元的一部分。27.根據(jù)權(quán)利要求15所述的電子設(shè)備，還包括處理系統(tǒng)，所述處理系統(tǒng)包括: 處理器，被配置成對(duì)由處理器接收到的命令譯碼并且控制針對(duì)基于對(duì)所述命令譯碼的結(jié)果的信息的操作； 輔助存儲(chǔ)器件，被配置成儲(chǔ)存用于對(duì)命令譯碼的程序以及儲(chǔ)存所述信息； 主存儲(chǔ)器件，被配置成在執(zhí)行所述程序時(shí)調(diào)用并儲(chǔ)存來(lái)自輔助存儲(chǔ)器件的所述程序和所述信息，使得處理器能夠使用所述程序和所述信息來(lái)執(zhí)行所述操作；以及 接口設(shè)備，被配置成執(zhí)行處理器、輔助存儲(chǔ)器件或主存儲(chǔ)器件與外部之間的通信， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是處理系統(tǒng)中的輔助存儲(chǔ)器件或主存儲(chǔ)器件的一部分。28.根據(jù)權(quán)利要求15所述的電子設(shè)備，還包括數(shù)據(jù)儲(chǔ)存系統(tǒng)，所述數(shù)據(jù)儲(chǔ)存系統(tǒng)包括: 儲(chǔ)存器件，被配置成儲(chǔ)存數(shù)據(jù)并且無(wú)論電源如何都保存儲(chǔ)存的數(shù)據(jù)； 控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)到儲(chǔ)存器件的輸入以及數(shù)據(jù)從儲(chǔ)存器件的輸出； 暫時(shí)儲(chǔ)存器件，被配置成暫時(shí)儲(chǔ)存在儲(chǔ)存器件與外部之間交換的數(shù)據(jù)；以及 接口，被配置成執(zhí)行儲(chǔ)存器件、控制器和暫時(shí)儲(chǔ)存器件中的至少一種與外部之間的通?目， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是數(shù)據(jù)儲(chǔ)存系統(tǒng)中的儲(chǔ)存器件或暫時(shí)儲(chǔ)存器件的一部分。29.根據(jù)權(quán)利要求15所述的電子設(shè)備，還包括存儲(chǔ)系統(tǒng)，所述存儲(chǔ)系統(tǒng)包括: 存儲(chǔ)器，被配置成儲(chǔ)存數(shù)據(jù)并且無(wú)論電源如何都保存儲(chǔ)存的數(shù)據(jù)； 存儲(chǔ)器控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)到存儲(chǔ)器的輸入以及數(shù)據(jù)從存儲(chǔ)器的輸出； 緩沖存儲(chǔ)器，被配置成緩沖在存儲(chǔ)器與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行存儲(chǔ)器、存儲(chǔ)器控制器和緩沖存儲(chǔ)器中的至少一種與外部之間的通信， 其中，包括可變電阻元件的半導(dǎo)體存儲(chǔ)器單元是存儲(chǔ)系統(tǒng)中的存儲(chǔ)器或緩沖存儲(chǔ)器的一部分。
【文檔編號(hào)】G11C13/00GK106057235SQ201610021942
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年1月13日 公開(kāi)號(hào)201610021942.7, CN 106057235 A, CN 106057235A, CN 201610021942, CN-A-106057235, CN106057235 A, CN106057235A, CN201610021942, CN201610021942.7
【發(fā)明人】李炯東, 金秀吉
【申請(qǐng)人】愛(ài)思開(kāi)海力士有限公司