一種包括參考單元的rram子陣列結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及非揮發(fā)隨機(jī)存儲器設(shè)計領(lǐng)域，具體為一種包括參考單元的RRAM子陣列結(jié)構(gòu)。
【背景技術(shù)】
[0002]近幾年在智能手機(jī)、智能電視和平板電腦等消費(fèi)類市場牽引下，flash存儲器得到迅速發(fā)展。但是，由于復(fù)雜的掩模圖形及昂貴的制造成本，越來越大的字線漏電和單元之間的串?dāng)_，以及浮柵中電子數(shù)目越來越少等原因，其尺寸縮小能力受到了很大限制，估計發(fā)展到Iznm將很難繼續(xù)往下發(fā)展。因此，新興的非揮發(fā)存儲器CBRAM、MRAM、PRAM、RRAM等越來越受到重視，其中RRAM憑借高速度、大容量、低功耗、低成本和高可靠性被認(rèn)為是flash最有力的候選者。
[0003]但是，由于工藝電壓溫度(PVT)的影響，圖1所示，RRAM阻變單元電阻大小存在嚴(yán)重的一致性問題，晶圓和晶圓之間，同一經(jīng)圓芯片與芯片之間，同一芯片上不同區(qū)域都存在著電阻大小的偏差。無論是高阻態(tài)還是低阻態(tài)，電阻大小都呈一定范圍的正態(tài)分布。因此，對于基于電流模式的讀取電路來說，就很難提供一個比較理想的參考電流。采用固定參考電流不太可能，因?yàn)樗鼰o法跟蹤阻變單元高阻態(tài)和低阻態(tài)因?yàn)閰^(qū)域和溫度帶來的偏差。目前常用的方法是采用共享的參考單元提供參考電流，如圖2所示，可以跟蹤電阻隨著區(qū)域和溫度的變化。但是，參考單元本身電阻大小也存在一致性問題，其產(chǎn)生的參考電流也呈正態(tài)分布，所以必須找到合適的參考陣列結(jié)構(gòu)，縮窄參考電流分布，提高讀取裕度，從而提供讀取速度和讀取成功率。
【實(shí)用新型內(nèi)容】
[0004]針對現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型提供一種通過提供自適應(yīng)讀取參考電流，進(jìn)而增大讀取裕度，提高讀取速度和成功率的包括參考單元的RRAM子陣列結(jié)構(gòu)。
[0005]本實(shí)用新型是通過以下技術(shù)方案來實(shí)現(xiàn):
[0006]本實(shí)用新型一種包括參考單元的RRAM子存儲陣列結(jié)構(gòu)，包括主陣列和參考陣列，主陣列包括η行m列存儲單元；參考陣列包括η行2列存儲單元，其中，η為正整數(shù)，m為正整數(shù)；主陣列和參考陣列中的存儲單元通過按行設(shè)置的字線依次連接；
[0007]主陣列中任意I列包括主陣列位線BL和主陣列源線SL，以及依次并聯(lián)在主陣列位線BL和主陣列源線SL之間的η個存儲單元；
[0008]參考陣列中任意I列均能夠作為參考單元；每列參考單元共包括η個存儲單元，由兩級η/2個存儲單元并聯(lián)結(jié)構(gòu)串聯(lián)組成；每列參考單元包括第一位線RBLH，第二位線RBLL和一條源線CSL，且兩列參考單元共享源線CSL ;第一位線RBLH和第二位線RBLL各連接η/2個存儲單元，兩級η/2個存儲單元并聯(lián)結(jié)構(gòu)通過CSL串聯(lián)；讀取時第一位線RBLH接讀取電壓Vread，第二位線RBLL接地線GND。
[0009]優(yōu)選的，還包括參考讀取開關(guān)RD_RER_SW〈n-l:0>，以及設(shè)置在主陣列和參考陣列之間字線上的參考寫入開關(guān)WR_RER_SW〈n-l:0> ;參考讀取開關(guān)RD_RER_SW〈n_l: O〉的三端分別連接參考陣列列字線，參考陣列讀取字線電壓RD_RER_WL以及參考讀取使能信號RD_RER_EN ;寫入開關(guān)WR_RER_SW〈n-l:0>的三端分布連接主陣列字線，參考陣列字線以及參考寫入使能信號WR_REF_EN。
[0010]進(jìn)一步，當(dāng)對參考單元寫入時，
[0011 ] WR_RER_EN 有效，WR_RER_SW〈n_l: 0> 打開，RD_RER_EN 無效，RD_RER_SW〈n_l: 0> 關(guān)閉且RD_RER_WL接GND，通過WL〈i>選擇對應(yīng)的參考陣列字線REF_WL〈i>進(jìn)行寫入，其中，O ^ i ^ n-l，n為正整數(shù)。
[0012]進(jìn)一步，當(dāng)參考單元作為讀取參考時，
[0013]WR_RER_EN 無效，WR_RER_SW〈n_l: 0> 關(guān)閉，RD_RER_EN 有效，RD_RER_SW〈n_l: 0> 打開且RD_RER_WL接芯片電源VDD，REF_WL〈n_l: 0>全部打開，η個參考單元形成兩級η/2個單元并聯(lián)再串聯(lián)的結(jié)構(gòu)。
[0014]優(yōu)選的，讀取數(shù)據(jù)前，參考陣列中的存儲單元均被寫為低阻態(tài)。
[0015]與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下有益的技術(shù)效果:
[0016]本實(shí)用新型提出一種包括參考單元的RRAM子陣列結(jié)構(gòu)，通過每列參考單元實(shí)現(xiàn)并串結(jié)構(gòu)，利用并聯(lián)單元數(shù)目和串聯(lián)級數(shù)的優(yōu)化限定，節(jié)省面積和簡化控制邏輯的同時，能夠提供自適應(yīng)讀取參考電流，從而提高讀取速度和成功率。通過在參考陣列中設(shè)置兩列共用源線的參考單元，實(shí)現(xiàn)冗余方案，保證了讀取參考電流的可修復(fù)性。
[0017]進(jìn)一步的，通過兩組開關(guān)以及對應(yīng)控制信號的控制，能夠準(zhǔn)確快速的對參考單元中的單元進(jìn)行讀寫操作，以及形成參考陣列，結(jié)構(gòu)巧妙，邏輯控制簡單方便。
[0018]進(jìn)一步的，參考單元全部選擇低阻態(tài)單元，大大縮窄參考電流分布，增大讀取裕度，更好的提高了讀取速度和讀取成功率。
【附圖說明】
[0019]圖1為現(xiàn)有技術(shù)中ITlR結(jié)構(gòu)的RRAM存儲單元結(jié)構(gòu)圖。
[0020]圖2為現(xiàn)有技術(shù)中基于ITlR存儲單元的包括參考單元的存儲陣列。
[0021]圖3為本實(shí)用新型實(shí)例中所述的一個子存儲陣列。
[0022]圖4為本實(shí)用新型實(shí)例中所述子存儲陣列的參考陣列結(jié)構(gòu)。
[0023]圖5為基于本實(shí)用新型參考陣列結(jié)構(gòu)的電流模式靈敏放大器的讀取原理圖。
【具體實(shí)施方式】
[0024]下面結(jié)合具體的實(shí)施例對本實(shí)用新型做進(jìn)一步的詳細(xì)說明，所述是對本實(shí)用新型的解釋而不是限定。
[0025]本實(shí)用新型提供一種包括參考單元的RRAM子存儲陣列結(jié)構(gòu)，如圖3所示，其包括主陣列和參考陣列，主陣列包括32x128 (32行，128列)存儲單元。參考陣列包括32x2 (η行，2列)存儲單元，任選其中I列作為參考單元。
[0026]每列參考單元采用存儲單元并串結(jié)構(gòu)，共包括32個存儲單元，由兩級16個存儲單元并聯(lián)結(jié)構(gòu)串聯(lián)組成。每列參考單元包括兩條位線，分別為第一位線RBLH，第二位線RBLL和一條源線CSL，且兩列參考單元共享源線CSL。RBLH和RBLL各連接16個存儲單元，讀取時RBLH接讀取電壓Vread，RBLL接地線GND，兩級16個存儲單元并聯(lián)結(jié)構(gòu)通過CSL串聯(lián)。
[0027]該參考陣列包括參考寫入開關(guān)WR_RER_SW〈31:0>和參考讀取開關(guān)RD_RER_SW〈31:0>，參考寫入使能信號WR_RER_EN，參考讀取使能信號RD_RER_EN，參考讀取字線電壓 RD_RER_WL。對參考單元寫入時，WR_RER_EN 有效，WR_RER_SW〈31: 0> 打開，RD_RER_EN無效，RD_RER_SW〈31: 0> 關(guān)閉且 RD_RER_WL 接 GND，通過 WL〈i> (O 彡 i 彡 n31)選擇 REF_WL<i>(0彡i彡31)進(jìn)行寫入；當(dāng)參考單元作為讀取參考時，WR_RER_EN無效，WR_RER_Sff<31:0> 關(guān)閉，RD_RER_EN 有效，RD_RER_SW〈31:0> 打開且 RD_RER_WL 接 VDD，REF_WL<3:0>全部打開，參考單元中32個存儲單元形成兩級16個存儲單元并聯(lián)再串聯(lián)的結(jié)構(gòu)，如圖4所不O
[0028]將本實(shí)用新型所述的子存儲陣列結(jié)構(gòu)應(yīng)用到電流模式的靈敏放大器時，如圖5所示，參考陣列讀取時RBLH接讀取電壓Vread，RBLL接地線GND，Iref為8Il，經(jīng)電流緩沖器CB變?yōu)?IH+IJ/2，送入電流模式靈敏放大器CSA參考支路，和目標(biāo)單元電流Icell進(jìn)行比較，若 Icell 大于(Ih+Il)/2，dout 為 “1”，否則 dout 為 “O”。
【主權(quán)項】
1.一種包括參考單元的RRAM子存儲陣列結(jié)構(gòu)，其特征在于，包括主陣列和參考陣列，主陣列包括η行m列存儲單元；參考陣列包括η行2列存儲單元，其中，η為正整數(shù)，m為正整數(shù)；主陣列和參考陣列中的存儲單元通過按行設(shè)置的字線依次連接； 主陣列中任意I列包括主陣列位線BL和主陣列源線SL，以及依次并聯(lián)在主陣列位線BL和主陣列源線SL之間的η個存儲單元； 參考陣列中任意I列均能夠作為參考單元；每列參考單元共包括η個存儲單元，由兩級η/2個存儲單元并聯(lián)結(jié)構(gòu)串聯(lián)組成；每列參考單元包括第一位線RBLH，第二位線RBLL和一條源線CSL，且兩列參考單元共享源線CSL ;第一位線RBLH和第二位線RBLL各連接η/2個存儲單元，兩級η/2個存儲單元并聯(lián)結(jié)構(gòu)通過CSL串聯(lián)；讀取時第一位線RBLH接讀取電壓Vread,第二位線RBLL接地線GND。2.根據(jù)權(quán)利要求1所述的一種包括參考單元的RRAM子存儲陣列結(jié)構(gòu)，其特征在于，還包括參考讀取開關(guān)RD_RER_SW〈n-l:0>，以及設(shè)置在主陣列和參考陣列之間字線上的參考寫入開關(guān)WR_RER_SW〈n-l:0> ;參考讀取開關(guān)RD_RER_SW〈n_l: O〉的三端分別連接參考陣列列字線，參考陣列讀取字線電壓RD_RER_WL以及參考讀取使能信號RD_RER_EN ;寫入開關(guān)WR_RER_SW<n-l:0>的三端分布連接主陣列字線，參考陣列字線以及參考寫入使能信號WR_REF_ENo3.根據(jù)權(quán)利要求2所述的一種包括參考單元的RRAM子存儲陣列結(jié)構(gòu)，其特征在于，當(dāng)對參考單元寫入時， WR_RER_EN 有效，WR_RER_SW〈n-l: O〉打開，RD_RER_EN 無效，RD_RER_SW〈n_l: O〉關(guān)閉且RD_RER_WL接GND，通過WL〈i>選擇對應(yīng)的參考陣列字線REF_WL〈i>進(jìn)行寫入，其中，O ^ i ^ n-l，n為正整數(shù)。4.根據(jù)權(quán)利要求2所述的一種包括參考單元的RRAM子存儲陣列結(jié)構(gòu)，其特征在于，當(dāng)參考單元作為讀取參考時， WR_RER_EN 無效，WR_RER_SW〈n-l: O〉關(guān)閉，RD_RER_EN 有效，RD_RER_SW〈n_l: 0> 打開且RD_RER_WL接芯片電源VDD，REF_WL〈n_l: O〉全部打開，η個參考單元形成兩級η/2個單元并聯(lián)再串聯(lián)的結(jié)構(gòu)。5.根據(jù)權(quán)利要求1所述的一種包括參考單元的RRAM子存儲陣列結(jié)構(gòu)，其特征在于，讀取數(shù)據(jù)前，參考陣列中的存儲單元均被寫為低阻態(tài)。
【專利摘要】本實(shí)用新型一種包括參考單元的RRAM子陣列結(jié)構(gòu)，包括主陣列和參考陣列，主陣列包括n行m列存儲單元；參考陣列包括n行2列存儲單元；主陣列和參考陣列中的存儲單元通過按行設(shè)置的字線依次連接；主陣列中任意1列包括主陣列位線BL和主陣列源線SL，以及依次并聯(lián)在主陣列位線BL和主陣列源線SL之間的n個存儲單元；參考陣列中任意1列均能夠作為參考單元；每列參考單元共包括n個存儲單元，由兩級n/2個存儲單元并聯(lián)結(jié)構(gòu)串聯(lián)組成；每列參考單元包括第一位線RBLH，第二位線RBLL和一條源線CSL，兩列參考單元共享源線CSL；第一位線和第二位線各連接n/2個存儲單元，兩級n/2個存儲單元并聯(lián)結(jié)構(gòu)由CSL串聯(lián)。
【IPC分類】G11C16/26
【公開號】CN204680387
【申請?zhí)枴緾N201520186445
【發(fā)明人】韓小煒
【申請人】山東華芯半導(dǎo)體有限公司
【公開日】2015年9月30日
【申請日】2015年3月30日