專(zhuān)利名稱(chēng)：雙存儲(chǔ)單元讀取和寫(xiě)入技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對(duì)浮動(dòng)?xùn)糯鎯?chǔ)單元進(jìn)行編程的技術(shù)，具體來(lái)說(shuō)涉及對(duì)雙浮動(dòng)?xùn)糯鎯?chǔ)單元進(jìn)行讀取和寫(xiě)入的改進(jìn)的技術(shù)。
背景技術(shù)：
當(dāng)今有許多商業(yè)上成功的非易失性存儲(chǔ)器產(chǎn)品正在使用，特別以小型卡的形式，這些卡使用快閃EEPROM存儲(chǔ)單元的陣列。單個(gè)EEPROM存儲(chǔ)單元的基本體系結(jié)構(gòu)包括源和漏極擴(kuò)散層，由一個(gè)通道耦合，在半導(dǎo)體襯底中形成。存儲(chǔ)元件本身位于通道上方，由介電層與它分開(kāi)。此存儲(chǔ)元件常常被稱(chēng)為浮動(dòng)?xùn)?。在存?chǔ)元件上面可以有一個(gè)選擇門(mén)，用于對(duì)單個(gè)存儲(chǔ)單元進(jìn)行尋址，以便進(jìn)行編程和讀取。
某些設(shè)計(jì)包括分開(kāi)的通道體系結(jié)構(gòu)，如在授予E.Harari的美國(guó)專(zhuān)利No.5,095,344中所描述的，此處全部引用了該專(zhuān)利。在分開(kāi)的通道存儲(chǔ)單元中，存儲(chǔ)元件和選擇門(mén)兩者都部分地疊加在通道上。此設(shè)計(jì)具有簡(jiǎn)潔的優(yōu)點(diǎn)，但選擇門(mén)執(zhí)行多個(gè)功能，例如，對(duì)將要被編程或讀取的單個(gè)存儲(chǔ)單元進(jìn)行尋址，以及加入對(duì)存儲(chǔ)單元進(jìn)行實(shí)際編程或讀取的功能。
另外一種設(shè)計(jì)引入了更多的導(dǎo)引門(mén)，位于存儲(chǔ)元件和選擇門(mén)之間。選擇門(mén)繼續(xù)執(zhí)行尋址功能，甚至還有助于編程，但主要的編程和讀取功能是由導(dǎo)引門(mén)執(zhí)行的，如授予D.Guterman等人的美國(guó)專(zhuān)利No.5,313,421中所描述的，此處全部引用了該專(zhuān)利。
可以通過(guò)雙存儲(chǔ)單元設(shè)計(jì)獲得較高的存儲(chǔ)密度，如授予D.Guterman等人的美國(guó)專(zhuān)利No.5,712,180中所描述的，此處全部引用了該專(zhuān)利。在雙存儲(chǔ)單元體系結(jié)構(gòu)中，每個(gè)存儲(chǔ)單元有兩個(gè)浮動(dòng)?xùn)牛挥谕煌ǖ赖囊徊糠稚厦?。?duì)應(yīng)的導(dǎo)引門(mén)位于浮動(dòng)?xùn)诺纳戏?。在?dǎo)引門(mén)的上方形成了選擇門(mén)，也疊加在通道本身的上面。
在存儲(chǔ)單元的陣列中，沿著行的存儲(chǔ)單元的選擇門(mén)耦合起來(lái)，以沿著該行形成字線。不同行中的擴(kuò)散層對(duì)齊并耦合，以在不同的行之間形成位線。此外，不同行中的導(dǎo)引門(mén)對(duì)齊并耦合，以形成導(dǎo)引線。在授予E.Harari的美國(guó)專(zhuān)利No.6,151,248中介紹了存儲(chǔ)單元陣列的最新設(shè)計(jì)，此處全部引用了該專(zhuān)利。
快閃EEPROM存儲(chǔ)器與其他類(lèi)型的存儲(chǔ)系統(tǒng)相比具有一些主要優(yōu)點(diǎn)。這些優(yōu)點(diǎn)中的其中一個(gè)優(yōu)點(diǎn)是數(shù)據(jù)存儲(chǔ)的非易失性，使得這些系統(tǒng)成為各種應(yīng)用的主要候選，包括數(shù)碼相機(jī)、錄制音樂(lè)和在移動(dòng)通信中的應(yīng)用。
然而，閃存系統(tǒng)的一個(gè)特征是，它對(duì)存儲(chǔ)單元進(jìn)行編程所花的時(shí)間相對(duì)較長(zhǎng)。編程可能要花10-1000微秒，比當(dāng)今的DRAM時(shí)間長(zhǎng)。
在存儲(chǔ)系統(tǒng)中是對(duì)許多存儲(chǔ)單元同時(shí)進(jìn)行編程的。以某一方案選擇陣列的存儲(chǔ)單元進(jìn)行編程。編程的速度受此方案的影響。在一些陣列中，在每四個(gè)或每七個(gè)存儲(chǔ)單元上同時(shí)進(jìn)行編程。因此，這些方案要求四個(gè)或七個(gè)編程周期，以分別對(duì)陣列的所有存儲(chǔ)單元進(jìn)行編程。
因此，需要以較少的周期對(duì)存儲(chǔ)器陣列進(jìn)行編程的編程方案。
編程速度還受涉及的單個(gè)電路元件的運(yùn)算速度的影響。例如，如果輸入/輸出電路比內(nèi)部陣列電路慢，那么存儲(chǔ)系統(tǒng)的總體運(yùn)算速度將受到輸入/輸出電路的速度的限制。輸入/輸出電路可能會(huì)因?yàn)楸仨毷┘酉鄬?duì)高的電壓才能對(duì)一些陣列進(jìn)行編程而變慢。為了處理較高的電壓，編程電路元件的氧化層的厚度必須增大。這又會(huì)減慢這些電路元件的運(yùn)算速度。
因此需要改善存儲(chǔ)器陣列中的編程電壓分配。
與快閃EEPROM相關(guān)的產(chǎn)品的質(zhì)量的另一個(gè)方面是它們的預(yù)期壽命。壽命受多個(gè)因素的影響。其中之一與對(duì)存儲(chǔ)單元進(jìn)行編程所需要的相對(duì)較高的電壓相關(guān)。每次施加這些相對(duì)較高的編程電壓時(shí)，在存儲(chǔ)單元中都會(huì)發(fā)生一定程度的磨損，從而限制存儲(chǔ)單元的有用的壽命。
因此，減少必須施加的高編程電壓的情況的數(shù)量的編程方案具有延長(zhǎng)基于閃存的產(chǎn)品的壽命的可能性。

發(fā)明內(nèi)容
一般來(lái)講，是以一個(gè)新的成對(duì)的編程方案來(lái)對(duì)存儲(chǔ)器陣列的存儲(chǔ)單元進(jìn)行編程的。是通過(guò)施加不依賴(lài)于數(shù)據(jù)的高電壓和依賴(lài)于數(shù)據(jù)的低電壓來(lái)對(duì)存儲(chǔ)單元進(jìn)行編程的。這種新穎的編程方案和電壓分配具有提高編程的速度和延長(zhǎng)存儲(chǔ)單元陣列的壽命的優(yōu)點(diǎn)。
根據(jù)本發(fā)明的一個(gè)方面，引入了一個(gè)新編程方案。是以一個(gè)新穎的成對(duì)方案來(lái)對(duì)存儲(chǔ)單元陣列的存儲(chǔ)單元進(jìn)行編程的。存儲(chǔ)單元的編程對(duì)至少由一個(gè)存儲(chǔ)單元分開(kāi)，降低了在編程期間在對(duì)之間發(fā)生干擾的可能性。此方案能夠以三個(gè)編程周期對(duì)陣列的所有存儲(chǔ)單元進(jìn)行編程。以前的方法在一個(gè)周期中對(duì)陣列的每四個(gè)或者每七個(gè)存儲(chǔ)單元進(jìn)行編程，只能夠分別在四個(gè)或七個(gè)周期中對(duì)陣列的所有存儲(chǔ)單元進(jìn)行編程。
根據(jù)本發(fā)明的另一個(gè)方面，引入了新的編程電壓分配。一個(gè)陣列的存儲(chǔ)單元通常與兩個(gè)位線關(guān)聯(lián)。在現(xiàn)有的存儲(chǔ)系統(tǒng)中，如果將要對(duì)存儲(chǔ)單元進(jìn)行編程，向存儲(chǔ)單元的其中一個(gè)位線施加相對(duì)較高的電壓，而向存儲(chǔ)單元的第二位線施加一個(gè)較低的電壓，不管是否將要對(duì)存儲(chǔ)單元進(jìn)行編程。編程電路元件，包括輸入/輸出電路、總線和驅(qū)動(dòng)器，必須能夠處理這些相對(duì)較高的電壓。這是通過(guò)增大涉及的半導(dǎo)體設(shè)備的氧化層的厚度來(lái)達(dá)到的。然而，氧化層較厚的設(shè)備的操作速度較慢，最終降低了整個(gè)陣列的讀取速度。
根據(jù)本發(fā)明的一個(gè)方面的新的編程電壓分配消除了在編程電路元件中使用較厚的半導(dǎo)體層的必要性，因?yàn)槭峭ㄟ^(guò)向其中一個(gè)位線施加相對(duì)較高的電壓來(lái)對(duì)存儲(chǔ)單元進(jìn)行編程的，不管是否將要對(duì)存儲(chǔ)單元進(jìn)行編程。相反，對(duì)存儲(chǔ)單元的編程受向存儲(chǔ)單元的第二位線施加的電壓的控制。向第二位線施加的編程電壓和非編程電壓兩者都低于向第一位線施加的相對(duì)較高的電壓。因此，編程電路元件，包括輸入/輸出電路、總線和驅(qū)動(dòng)器，都可以以較低的電壓操作。這樣就可以利用較薄的氧化層，因此可提高編程電路元件的運(yùn)算速度，最終可以提高電路的總體性能。
存儲(chǔ)單元的壽命也受上述編程方案和編程電壓分配的影響。如上文所提及的，每次向位線施加高電壓時(shí)，都會(huì)發(fā)生一定程度的磨損，從而會(huì)縮短存儲(chǔ)單元的壽命。然而，在成對(duì)的編程方案中，向一個(gè)位線施加高編程電壓會(huì)對(duì)兩個(gè)存儲(chǔ)單元進(jìn)行編程。因此，高編程電壓只需要以以前的方案的一半的頻率對(duì)陣列的所有存儲(chǔ)單元進(jìn)行編程，從而提高了存儲(chǔ)系統(tǒng)的壽命。


圖1。帶有閃存存儲(chǔ)單元陣列的存儲(chǔ)系統(tǒng)的方框圖。
圖2。存儲(chǔ)單元陣列的示意圖。
圖3a-d。選擇門(mén)位于存儲(chǔ)元件上面的存儲(chǔ)單元和用于編程和讀取的電壓電平。
圖4a-d。選擇門(mén)部分地位于存儲(chǔ)元件上面的存儲(chǔ)單元和用于編程和讀取的電壓電平。
圖5a-d。雙存儲(chǔ)單元和用于編程和讀取第二存儲(chǔ)元件的電壓電平。
圖6a-h。雙存儲(chǔ)單元的陣列和用于編程和讀取的電壓電平。
具體實(shí)施例方式
圖1顯示了控制和驅(qū)動(dòng)存儲(chǔ)元件陣列的方框圖。大量的分別可尋址的存儲(chǔ)單元11以普通的行和列的陣列排列。單個(gè)存儲(chǔ)單元可以由位線、選擇門(mén)和導(dǎo)引門(mén)進(jìn)行控制。位線此處被指定為沿著陣列11的列延伸，字線被指定為沿著陣列11的行延伸。位線單元13可以包括位線解碼器、存儲(chǔ)元件、驅(qū)動(dòng)電路和讀出放大器。位線單元13可以由線15耦合到存儲(chǔ)單元陣列11，由位控制線29和由讀取線41耦合到控制器27。字線單元19可以包括選擇門(mén)解碼器和驅(qū)動(dòng)電路。字線單元19可以由線17耦合到存儲(chǔ)單元陣列11，由字控制線31耦合到控制器27。導(dǎo)引線單元21可以包括導(dǎo)引門(mén)解碼器和驅(qū)動(dòng)電路。導(dǎo)引單元21可以由線23耦合到存儲(chǔ)單元陣列11，由導(dǎo)引控制線33耦合到控制器27，由線22耦合到位線單元13。位線單元13、字線單元19和導(dǎo)引單元21可以耦合到總線25，該總線又耦合到控制器27。控制器27可以由線35耦合到主機(jī)。
當(dāng)要對(duì)預(yù)先選擇的存儲(chǔ)單元進(jìn)行編程時(shí)，可以向?qū)?yīng)于預(yù)先選擇的存儲(chǔ)單元的位線、字線和導(dǎo)引門(mén)以足以用于對(duì)預(yù)先選擇的存儲(chǔ)單元進(jìn)行編程的預(yù)先確定的電平施加電壓?？刂破?7通過(guò)總線25將預(yù)先選擇的存儲(chǔ)單元的地址分別通過(guò)線26a、26b和26c發(fā)送到位線單元13、字線單元19和導(dǎo)引門(mén)單元21中的相應(yīng)的解碼器。位線單元13、字線單元19、導(dǎo)引門(mén)單元21和控制器27之間的狀態(tài)和控制命令通過(guò)位控制線29、字控制線31和導(dǎo)引線33進(jìn)行傳遞。
當(dāng)要對(duì)預(yù)先選擇的存儲(chǔ)單元進(jìn)行讀取時(shí)，可以向?qū)?yīng)于預(yù)先選擇的存儲(chǔ)單元的對(duì)應(yīng)的位線、字線和導(dǎo)引門(mén)以足以能對(duì)預(yù)先選擇的存儲(chǔ)單元進(jìn)行讀取的預(yù)先確定的電平施加電壓。控制器27能夠通過(guò)位控制線29施加位線的電壓，通過(guò)字控制線31施加字線的電壓，通過(guò)導(dǎo)引線33施加導(dǎo)引門(mén)的電壓。通過(guò)預(yù)先選擇的存儲(chǔ)單元由這些電壓可以生成電流。電流表示是否已經(jīng)對(duì)預(yù)先選擇的存儲(chǔ)單元進(jìn)行編程。電流的值可以由位線單元13中的讀出放大器放大，并臨時(shí)存儲(chǔ)在鎖存器或寄存器中。從預(yù)先選擇的存儲(chǔ)單元讀出的數(shù)據(jù)可以通過(guò)讀取線41發(fā)送到控制器27。
圖2顯示了存儲(chǔ)單元50-1到50-p的陣列的布局。存儲(chǔ)單元耦合到位線54-1到54-r和字線58-1到58-s。這里p、r和s是正整數(shù)。通過(guò)向預(yù)先選擇的存儲(chǔ)單元所在的對(duì)應(yīng)的位線施加電壓來(lái)選擇存儲(chǔ)單元，以便進(jìn)行編程或讀取。例如，通過(guò)在位線54-1和54-2之間施加電壓，并向字線58-s施加另一個(gè)電壓，可以選擇存儲(chǔ)單元50-1。
圖3說(shuō)明了涉及單個(gè)存儲(chǔ)單元50的本發(fā)明的實(shí)施例。圖3a顯示了存儲(chǔ)單元的體系結(jié)構(gòu)。在可以用硅制成的半導(dǎo)體襯底60中，可以通過(guò)進(jìn)行離子注入然后將摻雜物擴(kuò)散到襯底60中形成第一擴(kuò)散層64和第二擴(kuò)散層68。摻雜物可以n類(lèi)型或p類(lèi)型，從而在襯底60內(nèi)形成導(dǎo)電區(qū)域。在襯底60中在第一擴(kuò)散層64和第二擴(kuò)散層68之間形成通道70，以便進(jìn)行導(dǎo)電。至少部分地位于通道70上面的是存儲(chǔ)元件72，該存儲(chǔ)元件可以通過(guò)堆積隨后蝕刻多晶硅層來(lái)形成。存儲(chǔ)元件72可以是，例如，浮動(dòng)?xùn)?，該浮?dòng)?xùn)趴梢杂山殡妼?1a與襯底60分開(kāi)?？梢栽诖鎯?chǔ)元件72上面堆積和蝕刻另一個(gè)多晶硅層76，以形成選擇門(mén)76，由介電層71b與存儲(chǔ)元件72分開(kāi)。
下面將介紹編程和讀取電壓分配。為n類(lèi)型的摻雜情況指定電壓電平。本發(fā)明還可包括p類(lèi)型摻雜的情況，在這種情況下，必須相應(yīng)地修改電壓。此外，電壓的大小只是為了說(shuō)明，實(shí)際的電壓值可以各不相同。
圖3b顯示了根據(jù)本發(fā)明的此實(shí)施例的存儲(chǔ)單元50的編程電壓。電壓VD施加到第二擴(kuò)散層68，該擴(kuò)散層充當(dāng)漏極的角色。同時(shí)VsPGM電壓被施加到第一擴(kuò)散層64，該擴(kuò)散層充當(dāng)源的角色，如果存儲(chǔ)單元將要被編程，或者VsNPGM電壓被施加到第一擴(kuò)散層64，如果存儲(chǔ)單元將不被編程。例如，可以通過(guò)將第一擴(kuò)散層64的電壓設(shè)置為VsNPGM電平，或者通過(guò)將第一擴(kuò)散層64與電路斷開(kāi)來(lái)“浮動(dòng)”電壓，以施加VsNPGM電壓。
根據(jù)存儲(chǔ)單元50的電流-電壓特征，當(dāng)?shù)诙U(kuò)散層電壓VD和第一擴(kuò)散層電壓Vs之間的差VD-VS，以選擇門(mén)76的某些固定電壓VG從零提高。在VG比閾值電壓VT大的情況下，第一和第二個(gè)擴(kuò)散層64和68之間的電流IDS增大，直到VD-Vs超過(guò)VP，其中，VP是產(chǎn)生熱電子所需要的電壓。對(duì)于VD-VS大于VP的情形，盡管電流不會(huì)顯著地增大，電子仍能在傳輸過(guò)程中獲得較高的能量，成為“熱電子”。選擇門(mén)76的電壓VG的極性被選擇，以將這些熱電子吸引到存儲(chǔ)元件72。電流轉(zhuǎn)向到存儲(chǔ)元件72具有降低到達(dá)第二擴(kuò)散層68的電流IDS的效果。它還會(huì)導(dǎo)致在存儲(chǔ)元件72上產(chǎn)生電荷。這種使存儲(chǔ)元件72產(chǎn)生電荷的現(xiàn)象叫做“編程”。因此，對(duì)于對(duì)存儲(chǔ)元件72進(jìn)行編程，選擇第一擴(kuò)散層64的電壓Vs，以使第二和第一擴(kuò)散層之間的電壓差VD-VsPGM超過(guò)VP，而對(duì)于不對(duì)存儲(chǔ)元件72進(jìn)行編程，選擇Vs以使第二和第一擴(kuò)散層之間的電壓差VD-VsNPGM小于VP。在圖3b中，兩種情況由虛線分開(kāi)。編程電壓以實(shí)心符號(hào)顯示，而非編程電壓以虛線符號(hào)顯示。施加VsNPGM電壓的方式可以是，將Vs設(shè)置為值VsNPGM，或通過(guò)將Vs與電路的其余部分?jǐn)嚅_(kāi)來(lái)讓Vs浮動(dòng)。施加VsPGM電壓包括將Vs設(shè)置到接地電壓VGND。在其他實(shí)施例中，還可以利用其他方法進(jìn)行編程，如從通道70通過(guò)隧道發(fā)射到存儲(chǔ)元件72。
在沒(méi)有為擴(kuò)散層預(yù)先分配功能的虛擬接地體系結(jié)構(gòu)中，第一或第二擴(kuò)散層的電壓VD或Vs必須超過(guò)VP，以具有大于VP的差。在過(guò)去的存儲(chǔ)器編程方案中，選擇了依賴(lài)于數(shù)據(jù)的電壓，以超過(guò)VP。然而，存儲(chǔ)系統(tǒng)的輸入常常耦合到計(jì)算機(jī)邏輯，或者它由使用電池的電壓源驅(qū)動(dòng)，兩者都以比對(duì)存儲(chǔ)單元進(jìn)行編程所需要的VP電壓差低的電壓操作。因此，必須形成電壓泵，以逐步將依賴(lài)于數(shù)據(jù)的電壓提高到等于或高于VP的值。此外，必須形成傳輸數(shù)據(jù)的電路以便能夠在較高的電壓下工作。這就要求形成較厚的氧化物層，這些氧化物層可以減慢電路的響應(yīng)時(shí)間。
本發(fā)明的各個(gè)實(shí)施例在通過(guò)在電壓VD和Vs中的較低電壓下引入數(shù)據(jù)依賴(lài)性而在這些方面進(jìn)行了改善。這種編程方案消除了電壓泵，允許在數(shù)據(jù)傳輸電路中使用較薄的半導(dǎo)體層，從而加快了編程或讀取進(jìn)程。
圖3c顯示了導(dǎo)引門(mén)的工作電壓VG。對(duì)于VG的較低的值，通道70本質(zhì)上不允許導(dǎo)電，它處于“關(guān)閉”狀態(tài)。隨著VG的增大，通道70可以導(dǎo)電。
在編程期間，必須向開(kāi)路通道70施加足夠高的VGP。圖3c顯示了VG與在非編程期間采用相同的值這樣，柵壓VG不必依賴(lài)于數(shù)據(jù)，從而簡(jiǎn)化了電路。
對(duì)存儲(chǔ)元件27的狀態(tài)的讀取基于這樣的現(xiàn)象存儲(chǔ)元件72的充電生成一個(gè)電壓，該電壓有助于通道70的導(dǎo)電。因此，通過(guò)適當(dāng)?shù)剡x擇柵壓VG，通道70將被關(guān)閉或打開(kāi)，分別取決于存儲(chǔ)元件72是否將要編程。當(dāng)VD-Vs電壓差被沿著第一和第二個(gè)擴(kuò)散層64和68之間的通道70施加時(shí)，在通道70打開(kāi)的情況下生成的電流IDS比在通道70關(guān)閉的情況下更大。通過(guò)測(cè)量電流IDS，存儲(chǔ)單元50的編程狀態(tài)可以很快地讀出。圖3d概要地表示了第一和第二個(gè)擴(kuò)散層64和68的電壓值，以及用于讀取存儲(chǔ)單元50的導(dǎo)引門(mén)76，它們遵循這些原理。
如圖3d所示，對(duì)于讀取，第一和第二個(gè)擴(kuò)散層電壓的極性可以相對(duì)于編程保持相同(I)，或可以相反(II)。在整個(gè)申請(qǐng)中，將遵循這樣的約定兩個(gè)擴(kuò)散層電壓中的較高的被標(biāo)識(shí)為VD，較低的被標(biāo)識(shí)為Vs。因此，取決于較高的電壓將施加到哪一個(gè)擴(kuò)散層，“漏極”和“源”的分配可以變化，與本讀取操作中的相同。
圖4說(shuō)明了本發(fā)明的另一個(gè)實(shí)施例。圖4a顯示了存儲(chǔ)單元50的體系結(jié)構(gòu)，該體系結(jié)構(gòu)與圖3的不同之處在于存儲(chǔ)元件72只部分地疊加在通道70上面，并且選擇門(mén)76本身現(xiàn)在部分地疊加在通道70上面。
圖4b說(shuō)明了編程的方法，該方法類(lèi)似于前面的實(shí)施例的方法。差異在于選擇門(mén)76的電壓VG現(xiàn)在本身有助于通道70的電壓，因此，它提高了通道部分70a中的電子的能量，在通道部分70a中，選擇門(mén)76疊加在通道70上面。沿著通道部分70a，沿著通道70的電壓變化是適度的，因此，總的VD-VS電壓差的大部分沿著通道部分70b集中，如圖4b所示。隨著電子在選擇門(mén)電壓76和電壓差VD-VS的聯(lián)合影響下沿著通道70移動(dòng)，它們的能量提高，它們變成熱電子。然后，通道部分70b中的熱電子被柵壓VG轉(zhuǎn)向到存儲(chǔ)元件72。根據(jù)與前面的實(shí)施例相同的原理，設(shè)置VsPGM和VsNPGM電壓。
此實(shí)施例提供了有效地生成熱電子的優(yōu)點(diǎn)，還提供了另外一種控制存儲(chǔ)單元70的編程的方法。
圖4c顯示了向選擇門(mén)76施加VG電壓，以為編程和非編程打開(kāi)通道70。因此，施加到選擇門(mén)76的電壓不依賴(lài)于數(shù)據(jù)，從而簡(jiǎn)化了電路。
圖4d顯示了在讀取期間施加的擴(kuò)散層和選擇門(mén)電壓，與圖3d類(lèi)似。
圖5顯示了本發(fā)明的一些其他實(shí)施例。圖5a顯示了根據(jù)本實(shí)施例的存儲(chǔ)單元50的體系結(jié)構(gòu)，名為雙存儲(chǔ)單元。在半導(dǎo)體襯底60中，在第一擴(kuò)散層64和第二擴(kuò)散層68之間形成了通道70。部分地在通道70上面形成了第一存儲(chǔ)元件72a和第二存儲(chǔ)元件72b，被介電層與通道70隔開(kāi)。存儲(chǔ)元件72a和72b可以是浮動(dòng)?xùn)?。在存?chǔ)元件72a和72b上面分別有第一導(dǎo)引門(mén)74a和第二導(dǎo)引門(mén)74b。在第一和第二個(gè)導(dǎo)引門(mén)74a和74b上面，部分地在通道70上面形成了選擇門(mén)76?？梢酝ㄟ^(guò)n或p類(lèi)型的摻雜、離子注入和蝕刻，在硅上形成擴(kuò)散層64和68、存儲(chǔ)元件72a和72b、導(dǎo)引門(mén)74a和74b和選擇門(mén)76。
圖5b說(shuō)明了將數(shù)據(jù)編程到存儲(chǔ)單元50，特別是編程到第二存儲(chǔ)元件72b的情形。VGOD(“過(guò)壓”)電壓可以被施加到第一導(dǎo)引門(mén)74a以無(wú)條件地打開(kāi)通道部分70a，以便進(jìn)行傳輸。由于設(shè)備的非線性電流電壓特征，以VGOD電壓，大IDS電流可以沿著通道部分70a以適度的電壓差來(lái)加以保持，如圖5b所示。然后，電流IDS進(jìn)入通道部分70b。這里，選擇選擇門(mén)76的電壓，以便相同電流IDS沿著通道部分70b比沿著通道部分70a體驗(yàn)到更大的電壓差，因此，電子的能量提高，它們變成熱電子。如果將要對(duì)第二存儲(chǔ)元件72b進(jìn)行編程，在通道部分70c，熱電子可以被第二導(dǎo)引門(mén)74b的電壓轉(zhuǎn)向到存儲(chǔ)元件72b。轉(zhuǎn)向的電子可以給存儲(chǔ)元件72b充電，從而對(duì)它進(jìn)行編程。
熱電子的產(chǎn)生還要求第二和第一擴(kuò)散層68和64之間的電壓差VD-VS超過(guò)VP，VP是產(chǎn)生熱電子所需要電壓。如圖5b所示，在此實(shí)施例中，根據(jù)數(shù)據(jù)施加兩個(gè)電壓中的較低的電壓VS。因此，此實(shí)施例提供了如上文詳細(xì)描述的優(yōu)點(diǎn)。如果Vs電壓被以值VsPGM施加以使VD-VsPGM超過(guò)VP，則存儲(chǔ)元件72b將被編程，如果Vs電壓被以值VsNPGM施加以使VD-VsNPGM小于VP，則它將不被編程。施加VsNPGM電壓的方式可以是，將Vs設(shè)置為值VsNPGM，或通過(guò)將Vs與電路的其余部分?jǐn)嚅_(kāi)來(lái)讓Vs浮動(dòng)。施加VsPGM電壓包括將Vs設(shè)置到接地電壓VGND。此外，編程還可以通過(guò)熱電子之外的方法來(lái)實(shí)現(xiàn)，包括從通道部分70c將電子通過(guò)隧道發(fā)射到存儲(chǔ)元件72b。
圖5c顯示了根據(jù)本實(shí)施例施加到導(dǎo)引門(mén)74a和74b的編程電壓。如上文所述，過(guò)壓電壓VGOD可以被施加到第一導(dǎo)引門(mén)74a，該導(dǎo)引門(mén)能夠無(wú)條件地打開(kāi)通道部分70a。如果將要對(duì)存儲(chǔ)元件72b進(jìn)行編程，編程電壓VGP可以被施加到第二導(dǎo)引門(mén)74b，該導(dǎo)引門(mén)能夠?qū)㈦娏鱅DS的一部分轉(zhuǎn)向到存儲(chǔ)元件72b。向能夠生成熱電子的選擇門(mén)76施加一個(gè)電壓。
圖5d顯示了用于讀取存儲(chǔ)元件72b的電壓。VGOD電壓可以被施加到能夠打開(kāi)通道部分70a的第一導(dǎo)引門(mén)74a。對(duì)沿著通道部分70c的電壓差的影響來(lái)自存儲(chǔ)元件72b。因此，沿著通道部分70c的總電壓差將取決于是否將對(duì)存儲(chǔ)元件72b進(jìn)行編程。為了讀取存儲(chǔ)元件72b的編程狀態(tài)，如果將對(duì)存儲(chǔ)元件72b進(jìn)行編程，電壓VGP可以被施加到能夠打開(kāi)通道部分70c的第二導(dǎo)引門(mén)74b，如果將不對(duì)存儲(chǔ)元件72b進(jìn)行編程，不能打開(kāi)通道部分70c。
VDR和VSR電壓被分別施加到第一和第二個(gè)擴(kuò)散層72a和72b，以跨通道70生成電流IDS，該電流表示是否要對(duì)存儲(chǔ)元件72b進(jìn)行編程。
如圖5d所示，對(duì)于讀取，第一和第二個(gè)擴(kuò)散層電壓的極性可以相對(duì)于編程而相反。此外還遵循這樣的約定，兩個(gè)擴(kuò)散層電壓中的較高的被標(biāo)識(shí)為VD，較低的被標(biāo)識(shí)為VS。
電壓差VDR-VSR可以小于VD-VsPGM，從而生成較小的IDS。在某些實(shí)施例中，讀出放大器可以耦合到第一或第二擴(kuò)散層64或68，以便用于放大電流IDS。這樣就可以更容易地評(píng)估IDS，相應(yīng)地容易評(píng)估存儲(chǔ)元件72b的編程狀態(tài)。
圖6顯示了本發(fā)明的一些其他實(shí)施例。如圖6a所示，存儲(chǔ)單元50-1到50-p是以行和列的普通陣列排列的。圖6a顯示了圖5所示的類(lèi)型的雙存儲(chǔ)單元的陣列，但圖3和圖4中所示的存儲(chǔ)單元的陣列也包括在本發(fā)明的范圍內(nèi)。
下面將以存儲(chǔ)單元50-1為例介紹存儲(chǔ)單元的體系結(jié)構(gòu)。雙存儲(chǔ)單元50-1包括半導(dǎo)體襯底60、半導(dǎo)體通道70-1、第一擴(kuò)散層64-1和第二擴(kuò)散層68-1，所有這些都是在襯底60中形成的。第一存儲(chǔ)元件72a-1和第二存儲(chǔ)元件72b-1部分地位于通道70-1上面，由介電層與通道70-1絕緣。至少部分地位于第一存儲(chǔ)元件72a-1和第二存儲(chǔ)元件72b-1上面的分別有第一導(dǎo)引門(mén)74a-1和第二導(dǎo)引門(mén)74b-1，由介電層與存儲(chǔ)元件72a-1和72b-1絕緣。存儲(chǔ)單元的上述元件可以在硅上通過(guò)離子注入、擴(kuò)散和蝕刻方法來(lái)形成，以產(chǎn)生導(dǎo)電摻雜多晶硅。摻雜可以是n或p類(lèi)型。相鄰的行中的導(dǎo)引門(mén)可以通過(guò)導(dǎo)引線80-1到80-t來(lái)對(duì)齊和耦合。此外，相鄰的行中的擴(kuò)散層可以通過(guò)位線84-1到84-u來(lái)對(duì)齊和耦合，相鄰的列中的選擇門(mén)可以通過(guò)字線88-1到88-v來(lái)對(duì)齊和耦合，其中t、u和v是正整數(shù)。在某些相關(guān)的實(shí)施例中，導(dǎo)引門(mén)74b-1和74a-2在行之間形成單獨(dú)的導(dǎo)引線，因此，對(duì)于一行中的每個(gè)存儲(chǔ)單元都有兩個(gè)導(dǎo)引線。
圖6b用實(shí)心符號(hào)顯示了用于對(duì)存儲(chǔ)單元50-1到50-p進(jìn)行編程的電壓，用虛線符號(hào)顯示了非編程的電壓。根據(jù)本實(shí)施例，對(duì)存儲(chǔ)單元50-1到50-p進(jìn)行編程包括通過(guò)向?qū)?yīng)的字線施加電壓來(lái)選擇行，然后成對(duì)地對(duì)存儲(chǔ)單元50-1到50-p進(jìn)行編程，至少由一個(gè)存儲(chǔ)單元分開(kāi)。雖然圖6b顯示了由單個(gè)存儲(chǔ)單元分隔的對(duì)，對(duì)由多個(gè)存儲(chǔ)單元分隔的實(shí)施例也在本發(fā)明的范圍內(nèi)。
根據(jù)本實(shí)施例，可以同時(shí)對(duì)兩個(gè)存儲(chǔ)單元進(jìn)行編程。這種方法具有比前面的存儲(chǔ)系統(tǒng)編程步驟少的優(yōu)點(diǎn)，在前面的存儲(chǔ)系統(tǒng)中是分別對(duì)存儲(chǔ)單元進(jìn)行編程的。以較少的步驟進(jìn)行編程使得對(duì)陣列的編程更快。第二個(gè)優(yōu)點(diǎn)是，施加較高的編程電壓導(dǎo)致存儲(chǔ)單元和對(duì)應(yīng)的電路產(chǎn)生磨損。因此，只用一個(gè)被提高到較高的編程電壓的位線對(duì)兩個(gè)存儲(chǔ)單元進(jìn)行編程延長(zhǎng)了存儲(chǔ)器陣列的壽命。作為示例，現(xiàn)在將介紹對(duì)存儲(chǔ)單元50-1和50-2中的存儲(chǔ)元件72b-1和72a-2進(jìn)行成對(duì)編程的情況。此外，虛線符號(hào)表示非編程電壓，實(shí)心符號(hào)表示編程電壓。如圖6b所示，VD電壓可以被施加到位線84-2，不管是否將要對(duì)存儲(chǔ)單元50-1和50-2進(jìn)行編程。電壓Vs-1可以通過(guò)位線84-1被施加到第一擴(kuò)散層64-1，電壓Vs-2可以通過(guò)位線84-3被施加到第二擴(kuò)散層68-2。根據(jù)將要被編程的數(shù)據(jù)，分別選擇存儲(chǔ)單元50-1和50-2的Vs-1和Vs-2電壓。由于Vs-1和Vs-2電壓低于VD，如上文所述，此實(shí)施例再次提供了與以低電壓對(duì)數(shù)據(jù)進(jìn)行編程關(guān)聯(lián)的優(yōu)點(diǎn)。
如果Vs-1電壓被以值VsPGM施加到位線84-1以使VD-VsPGM超過(guò)VP，則存儲(chǔ)元件72b-1將被編程，如果Vs-1電壓被以值VsNPGM施加以使VD-VsNPGM小于VP，則它將不被編程。施加VsNPGM電壓的方式可以是，將Vs-1設(shè)置為值VsNPGM，或通過(guò)將對(duì)應(yīng)的位線84-1與電路的其余部分?jǐn)嚅_(kāi)來(lái)讓Vs-1浮動(dòng)。根據(jù)相同的方案，通過(guò)將Vs-2電壓施加到位線84-3，可以同時(shí)對(duì)存儲(chǔ)元件72a-2進(jìn)行編程。值得注意的是，根據(jù)本實(shí)施例，位線84-3和84-4的電壓在編程期間都比VD低。因此這些電壓的差不超過(guò)VP，因此它不足以在位線84-3和84-4之間生成可感測(cè)的電流。由于沒(méi)有可感測(cè)的電流，因此在編程的存儲(chǔ)單元對(duì)之間沒(méi)有干擾，這種情況叫做“無(wú)干擾”狀況。借助于此概念，向位線84-1和84-3施加VsNPGM電壓可以被描述為在位線84-1和84-3上實(shí)現(xiàn)無(wú)干擾狀況。此外，編程還可以通過(guò)熱電子之外的方法來(lái)實(shí)現(xiàn)，包括利用從通道70-1將電子通過(guò)隧道發(fā)射到存儲(chǔ)元件72b-1。
如圖6c所示，VGOD過(guò)壓電壓可以分別通過(guò)導(dǎo)引線80-1和80-3施加到導(dǎo)引門(mén)74a-1和74b-2，以無(wú)條件地打開(kāi)通道部分70a-1和70c-2，以便進(jìn)行傳輸。如圖6b所示，由于設(shè)備的非線性電流電壓特征，以VGOD電壓，大IDS-1和IDS-2電流可以沿著通道部分70a-1和70c-2以適度的電壓變化來(lái)加以保持。值得注意的是，電流IDS-1和IDS-2向共享位線84-2流動(dòng)。然后，電流IDS-1和IDS-2進(jìn)入通道部分70b-1和70b-2?？梢酝ㄟ^(guò)字線88-1向選擇門(mén)76-1和76-2施加共同的電壓，以便電流IDS-1和IDS-2在通道部分70b-1和70b-2比在通道部分70a-1和70c-2體驗(yàn)到更大的電壓差，因此在這些通道部分電子的能量提高，它們變成熱電子。在通道部分70c-1和70a-2，這些熱電子可以由分別導(dǎo)引門(mén)74b-1和74a-2被轉(zhuǎn)向到存儲(chǔ)元件72b-1和72a-2。在某些實(shí)施例中，導(dǎo)引門(mén)74b-1和74a-2可以通過(guò)導(dǎo)引線80-2以電的方式耦合，因此體驗(yàn)到相同的電壓。如果存儲(chǔ)元件72b-1或72a-2將要被編程，那么轉(zhuǎn)向的電子可以給存儲(chǔ)元件72b-1或72a-2充電，從而對(duì)它們進(jìn)行編程。電壓被通過(guò)字線88-1施加到共享選擇門(mén)76-1和76-2，以生成熱電子。
存儲(chǔ)單元50-1和50-2共享位線84-2、導(dǎo)引線80-2，以及字線88-1。根據(jù)本實(shí)施例，在編程期間，這些共享線的電壓都不依賴(lài)于將編程到存儲(chǔ)單元50-1和50-2的數(shù)據(jù)。這是一個(gè)特點(diǎn)，通過(guò)該特點(diǎn)，能對(duì)兩個(gè)存儲(chǔ)單元同時(shí)進(jìn)行編程。
圖6d和6e顯示了另一個(gè)實(shí)施例，其中，對(duì)存儲(chǔ)單元50-1到50-p成對(duì)地進(jìn)行編程。然而，在此實(shí)施例中，向?qū)бT(mén)施加依賴(lài)于數(shù)據(jù)的電壓，以對(duì)存儲(chǔ)單元進(jìn)行編程。如上文所述，成對(duì)編程的優(yōu)點(diǎn)是，對(duì)存儲(chǔ)單元的陣列進(jìn)行編程的步驟可以比在前面的存儲(chǔ)系統(tǒng)中的步驟少。這一方面可以對(duì)存儲(chǔ)系統(tǒng)更快地進(jìn)行編程，另一方面，位線必須提高到較高的編程電壓的情況較少，從而延長(zhǎng)了存儲(chǔ)系統(tǒng)的壽命。至于前面的實(shí)施例，下面介紹的示例在編程的存儲(chǔ)單元對(duì)之間有一個(gè)存儲(chǔ)單元，然而，本發(fā)明的范圍計(jì)劃包括其他實(shí)施例，其中，多個(gè)存儲(chǔ)單元位于編程的存儲(chǔ)單元之間。
在圖6d中，第一和第二個(gè)擴(kuò)散層的電壓不依賴(lài)于是否將對(duì)存儲(chǔ)單元進(jìn)行編程而變化。VD電壓通過(guò)共享位線84-2被施加到第二擴(kuò)散層74b-1和第一擴(kuò)散層74a-2。電壓VsPGM被分別通過(guò)位線84-1施加到第一擴(kuò)散層74a-1，并通過(guò)位線84-3施加到第二擴(kuò)散層74b-2，以便對(duì)存儲(chǔ)元件72b-1和72a-2進(jìn)行編程。這要求VD-VsPGM超過(guò)VP。施加VsPGM電壓包括將VsPGM電壓設(shè)置到接地電壓VGND。在對(duì)存儲(chǔ)元件72b-1和72a-2進(jìn)行編程的情況下，沿著通道70-1和70-2的電壓的變化與前面的實(shí)施例類(lèi)似。
在圖6e中，電壓VGP被通過(guò)導(dǎo)引線80-2施加到導(dǎo)引門(mén)74b-1和74a-2。在某些實(shí)施例中，導(dǎo)引門(mén)74b-1和74a-2可以耦合起來(lái)，因此電壓相同。選擇VGP電壓，以使它能夠?qū)㈦娏鱅DS-1和IDS-2分別轉(zhuǎn)向到存儲(chǔ)元件72b-1和72a-2。是否將對(duì)存儲(chǔ)元件72b-1和72a-2進(jìn)行編程可以由導(dǎo)引門(mén)74a-1和74b-2的電壓進(jìn)行控制。如果電壓VGPOM被分別通過(guò)導(dǎo)引線80-1或80-3施加到導(dǎo)引門(mén)74a-1或74b-2，能夠打開(kāi)通道部分70a-1或70c-2，那么電流IDS-1或IDS-2將能夠在通道70-1或70-2中流動(dòng)，導(dǎo)致分別對(duì)存儲(chǔ)元件72b-1或72a-2進(jìn)行充電或編程。然而，如果電壓VGNPGM被分別通過(guò)導(dǎo)引線80-1或80-3施加到導(dǎo)引門(mén)74a-1或74b-2，不能夠打開(kāi)通道部分70a-1或70c-2，那么電流IDS-1或IDS-2將不能夠在通道70-1或70-2內(nèi)流動(dòng)，導(dǎo)致存儲(chǔ)元件72b-1或72a-2分別不被充電或編程。施加VGNPGM電壓包括將VG電壓設(shè)置到接地電壓VGND。
圖6f顯示了存儲(chǔ)單元50-1到50-p的相同陣列，具有耦合到位線84-1到84-u的讀出放大器90-1到90-u的附加功能。
圖6g和6h說(shuō)明了從存儲(chǔ)單元50-1到50-p讀取編程數(shù)據(jù)的過(guò)程。與編程類(lèi)似，讀取可以成對(duì)地執(zhí)行，從而使讀取更快。讀取將以存儲(chǔ)元件72b-1和72a-2的電壓的示例來(lái)演示，讀取電壓將用漸變符號(hào)來(lái)表示。如圖6g所示，VGOD電壓可以分別通過(guò)導(dǎo)引線80-1和80-3施加到導(dǎo)引門(mén)74a-1和74b-2，以無(wú)條件地打開(kāi)通道部分70a-1和70c-2。如上文所討論的，充電存儲(chǔ)元件的電子調(diào)制通道70-1或70-2的電流。因此，VGR電壓可以通過(guò)導(dǎo)引線80-2施加到導(dǎo)引門(mén)74b-1和74a-2以使如果存儲(chǔ)元件72b-1或72a-2不被編程，VGR打開(kāi)通道部分70c-1或70a-2，如果存儲(chǔ)元件72b-1或72a-2被編程，VGR不打開(kāi)通道部分70c-1或70a-2。
圖6g-6h顯示了圖6b-6c和圖6d-6e的實(shí)施例的讀取電壓。VDR電壓被通過(guò)位線84-1和84-3施加到第一擴(kuò)散層74a-1和第二擴(kuò)散層74b-2，VSR電壓被通過(guò)共享位線84-2施加到第二擴(kuò)散層74b-1和第一擴(kuò)散層74a-2。選擇了VDR和VSR，由VDR-VSR電壓差生成的電流IDS-1和IDS-2的值，表示通道70-1或70-2是否打開(kāi)。通道70-1或70-2打開(kāi)與否又表示存儲(chǔ)元件72b-1或72a-2是否編程。由于VDR-VSR電壓差生成的電流IDS-1和IDS-2可以比較小，讀出放大器90-1到90-t可以耦合到位線80-1到804，以放大生成的電流。
在上面的實(shí)施例中，信息是以存儲(chǔ)在存儲(chǔ)元件上的充電量來(lái)編碼的。在一些實(shí)施例中，使用正的和負(fù)的充電狀態(tài)來(lái)以二進(jìn)制形式存儲(chǔ)信息。然而，在其他實(shí)施例中，可以將存儲(chǔ)元件充電到多個(gè)不同的充電電平，因此存儲(chǔ)多值信息。某些實(shí)施例最多可以利用十六個(gè)不同的充電電平。將存儲(chǔ)元件充電到不同的充電電平的一種方式是在不同的時(shí)間間隔內(nèi)執(zhí)行充電進(jìn)程。
雖然是以某些首選實(shí)施例對(duì)本發(fā)明的各個(gè)方面進(jìn)行描述的，但是，可以理解，在所附的權(quán)利要求的范圍內(nèi)對(duì)本發(fā)明進(jìn)行保護(hù)。
權(quán)利要求
1.對(duì)分別包括第一擴(kuò)散層和第二擴(kuò)散層的一個(gè)或多個(gè)存儲(chǔ)單元進(jìn)行編程的方法，包括向第一擴(kuò)散層施加第一個(gè)電壓，足以能對(duì)存儲(chǔ)單元進(jìn)行編程，而不管是否將要對(duì)存儲(chǔ)單元進(jìn)行編程；以及根據(jù)是否要對(duì)存儲(chǔ)單元進(jìn)行編程，同時(shí)向第二擴(kuò)散層施加第二或第三電壓，其中，第二電壓小于第一電壓。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，第二電壓能夠?qū)е麓鎯?chǔ)單元被編程，以及第三電壓不能夠?qū)е麓鎯?chǔ)單元被編程，其中，第二電壓小于第三電壓。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，存儲(chǔ)單元包括耦合第一和第二個(gè)擴(kuò)散層的半導(dǎo)體通道，能夠打開(kāi)，至少部分地位于半導(dǎo)體通道上面的一個(gè)或多個(gè)存儲(chǔ)元件，以及至少部分地位于一個(gè)或多個(gè)存儲(chǔ)元件上面的一個(gè)或多個(gè)門(mén)，其中，編程包括向一個(gè)或多個(gè)門(mén)施加?xùn)艍海阋阅軐?duì)存儲(chǔ)單元進(jìn)行編程。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，一個(gè)或多個(gè)門(mén)包括選擇門(mén)，至少部分地位于存儲(chǔ)元件的上面，其中，施加?xùn)艍旱牟僮靼ㄏ蜻x擇門(mén)施加第四電壓，足以能對(duì)存儲(chǔ)單元進(jìn)行編程。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，一個(gè)或多個(gè)存儲(chǔ)元件包括存儲(chǔ)元件，至少部分地位于半導(dǎo)體通道上面，以及一個(gè)或多個(gè)門(mén)包括選擇門(mén)，至少部分地位于存儲(chǔ)元件上面，并且至少部分地位于半導(dǎo)體通道上面，其中，施加?xùn)艍旱牟僮靼ㄊ┘拥谖咫妷海阋阅軐?duì)存儲(chǔ)單元進(jìn)行編程。
6.根據(jù)權(quán)利要求3所述的方法，其特征在于，一個(gè)或多個(gè)存儲(chǔ)元件包括第一和第二存儲(chǔ)元件，部分地位于半導(dǎo)體通道上面，一個(gè)或多個(gè)門(mén)包括第一和第二導(dǎo)引門(mén)，至少部分地位于對(duì)應(yīng)的第一和第二個(gè)存儲(chǔ)元件上面，以及選擇門(mén)，至少部分地位于半導(dǎo)體通道上面，其特征在于，施加?xùn)艍旱牟僮靼ㄏ虻谝粚?dǎo)引門(mén)施加第六電壓，足以打開(kāi)半導(dǎo)體通道；以及向第二導(dǎo)引門(mén)施加第七電壓，足以能對(duì)存儲(chǔ)單元的第二存儲(chǔ)元件進(jìn)行編程。
7.根據(jù)權(quán)利要求3所述的方法，其特征在于，第二、第三和柵壓具有多個(gè)級(jí)別，足以將多值數(shù)據(jù)至少編程到其中一個(gè)所說(shuō)的存儲(chǔ)單元。
8.在以行和列排列的存儲(chǔ)單元的陣列中，包括沿著列的方向延伸的位線，一種對(duì)存儲(chǔ)單元進(jìn)行編程的方法，包括為同時(shí)進(jìn)行編程，識(shí)別沿著行的許多第一和第二個(gè)相鄰的存儲(chǔ)單元的對(duì)，至少有一個(gè)存儲(chǔ)單元位于相鄰的對(duì)之間，所說(shuō)的對(duì)分別包括它們之間的共享位線，耦合到第一個(gè)存儲(chǔ)單元的第一個(gè)位線，耦合到第二個(gè)存儲(chǔ)單元的第二個(gè)位線；向單個(gè)對(duì)的共享位線施加第一電壓，足以能對(duì)第一和第二個(gè)存儲(chǔ)單元的對(duì)進(jìn)行編程；以及根據(jù)是否要對(duì)相應(yīng)的第一或第二存儲(chǔ)單元進(jìn)行編程，向單個(gè)對(duì)的第一和第二個(gè)位線中的每一個(gè)位線施加第二或第三電壓。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，第二電壓小于第一電壓。
10.根據(jù)權(quán)利要求8所述的方法，其特征在于，第二電壓小于第三電壓。
11.根據(jù)權(quán)利要求8所述的方法，其特征在于，第三電壓小于第一電壓。
12.根據(jù)權(quán)利要求8所述的方法，其特征在于，存儲(chǔ)單元分別包括半導(dǎo)體通道，能夠打開(kāi)，并且其中，存儲(chǔ)單元分別耦合到導(dǎo)引線路，導(dǎo)引線路沿著列方向延伸，其中，編程包括向單個(gè)對(duì)的導(dǎo)引線路施加第四電壓，能夠打開(kāi)存儲(chǔ)單元的各自的半導(dǎo)體通道。
13.根據(jù)權(quán)利要求8所述的方法，其特征在于，存儲(chǔ)單元分別包括兩個(gè)存儲(chǔ)元件，并且存儲(chǔ)單元的對(duì)分別包括相鄰的存儲(chǔ)元件，其中相鄰的存儲(chǔ)元件被編程。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于，存儲(chǔ)單元分別包括半導(dǎo)體通道，能夠打開(kāi)，并且其中，存儲(chǔ)單元分別耦合到兩個(gè)導(dǎo)引線路，對(duì)應(yīng)于存儲(chǔ)單元的兩個(gè)存儲(chǔ)元件，導(dǎo)引線路沿著列方向延伸，其中，編程包括向?qū)б€路施加第五電壓，對(duì)應(yīng)于單個(gè)對(duì)的相鄰的存儲(chǔ)元件，足以能對(duì)相鄰的存儲(chǔ)元件進(jìn)行編程；以及向?qū)б€路施加第六電壓，對(duì)應(yīng)于單個(gè)對(duì)的非相鄰的存儲(chǔ)元件，能夠打開(kāi)存儲(chǔ)單元的各自的半導(dǎo)體通道。
15.根據(jù)權(quán)利要求8所述的方法，其特征在于，第一、第二以及第三電壓具有多個(gè)級(jí)別，足以將多值數(shù)據(jù)至少編程到其中一個(gè)存儲(chǔ)單元。
16.根據(jù)權(quán)利要求8所述的方法，其特征在于，在不同時(shí)間間隔內(nèi)施加第一、第二以及第三電壓，足以將多值數(shù)據(jù)至少編程到其中一個(gè)存儲(chǔ)單元。
17.在以行和列排列的存儲(chǔ)單元的陣列中，包括沿著列的方向延伸的導(dǎo)引線，一種對(duì)存儲(chǔ)單元進(jìn)行編程的方法為同時(shí)進(jìn)行編程，識(shí)別沿著行的許多第一和第二個(gè)相鄰的存儲(chǔ)單元的對(duì)，至少有一個(gè)存儲(chǔ)單元位于相鄰的對(duì)之間；以及根據(jù)是否要對(duì)相應(yīng)的第一或第二存儲(chǔ)單元進(jìn)行編程，向單個(gè)對(duì)的導(dǎo)引線中的每一個(gè)導(dǎo)引線施加第一或第二電壓。
18.在以行和列排列的存儲(chǔ)單元的陣列中，包括沿著列的方向延伸的導(dǎo)引線，存儲(chǔ)單元分別耦合到兩個(gè)導(dǎo)引線，一種對(duì)存儲(chǔ)單元進(jìn)行編程的方法為同時(shí)進(jìn)行編程，識(shí)別沿著行的許多第一和第二個(gè)相鄰的存儲(chǔ)單元的對(duì)，至少有一個(gè)存儲(chǔ)單元位于相鄰的對(duì)之間，所說(shuō)的對(duì)分別包括兩個(gè)相鄰的導(dǎo)引線，以及耦合到第一個(gè)存儲(chǔ)單元的第一導(dǎo)引線，耦合到第二個(gè)存儲(chǔ)單元的第二導(dǎo)引線；向單個(gè)對(duì)的相鄰的導(dǎo)引線施加第一電壓，足以能對(duì)第一和第二個(gè)存儲(chǔ)單元的對(duì)進(jìn)行編程；以及根據(jù)是否要對(duì)相應(yīng)的第一或第二存儲(chǔ)單元進(jìn)行編程，向單個(gè)對(duì)的第一和第二個(gè)導(dǎo)引線中的每一個(gè)導(dǎo)引線施加第二或第三電壓。
19.根據(jù)權(quán)利要求18所述的方法，其特征在于，存儲(chǔ)單元分別包括半導(dǎo)體通道，能夠打開(kāi)，其中第二電壓能夠打開(kāi)半導(dǎo)體通道；以及第三電壓不能夠打開(kāi)半導(dǎo)體通道。
20.根據(jù)權(quán)利要求18所述的方法，其特征在于，第三電壓小于第二電壓。
21.根據(jù)權(quán)利要求18所述的方法，其特征在于，對(duì)分別包括它們之間的共享位線，耦合到第一個(gè)存儲(chǔ)單元的第一個(gè)位線，耦合到第二個(gè)存儲(chǔ)單元的第二個(gè)位線，沿著列的方向延伸的位線，其中，編程包括向單個(gè)對(duì)的共享位線施加第四電壓，足以能對(duì)第一和第二個(gè)存儲(chǔ)單元對(duì)進(jìn)行編程；以及向單個(gè)對(duì)的第一和第二個(gè)位線中的每一個(gè)位線施加第五電壓，其中，第五電壓小于第四電壓。
22.根據(jù)權(quán)利要求18所述的方法，其特征在于，第一、第二以及第三電壓具有多個(gè)級(jí)別，足以將多值數(shù)據(jù)至少編程到其中一個(gè)存儲(chǔ)單元。
23.根據(jù)權(quán)利要求18所述的方法，其特征在于，在不同時(shí)間間隔內(nèi)施加第一、第二以及第三電壓，足以將多值數(shù)據(jù)至少編程到其中一個(gè)存儲(chǔ)單元。
24.在以行和列排列的存儲(chǔ)單元的陣列中，包括沿著列的方向延伸的位線，一種讀取存儲(chǔ)單元的方法，包括為同時(shí)進(jìn)行讀取，識(shí)別沿著行的許多第一和第二個(gè)相鄰的存儲(chǔ)單元的對(duì)，至少有一個(gè)存儲(chǔ)單元位于相鄰的對(duì)之間，所說(shuō)的對(duì)分別包括它們之間的共享位線，耦合到第一個(gè)存儲(chǔ)單元的第一個(gè)位線，耦合到第二個(gè)存儲(chǔ)單元的第二個(gè)位線；向單個(gè)對(duì)的共享位線施加第一電壓，足以能對(duì)第一和第二個(gè)存儲(chǔ)單元對(duì)進(jìn)行讀??；以及向單個(gè)對(duì)的第一和第二個(gè)位線施加第二電壓，足以能對(duì)第一和第二個(gè)存儲(chǔ)單元對(duì)進(jìn)行讀取；以及感測(cè)通過(guò)單個(gè)對(duì)的第一和第二個(gè)位線生成的電流，以讀取存儲(chǔ)單元。
25.根據(jù)權(quán)利要求24所述的方法，其特征在于，位線分別耦合到讀出放大器，其中，電流的感測(cè)包括分別通過(guò)讀出放大器驅(qū)動(dòng)位線的電流；以及分別感測(cè)位線的放大的電流，以讀取存儲(chǔ)單元。
26.根據(jù)權(quán)利要求24所述的方法，其特征在于，第一電壓小于第二電壓。
27.根據(jù)權(quán)利要求24所述的方法，其特征在于，存儲(chǔ)單元分別包括半導(dǎo)體通道，能夠打開(kāi)，并且對(duì)分別包括相鄰的導(dǎo)引線，耦合到第一存儲(chǔ)單元的第一導(dǎo)引線，以及耦合到第二存儲(chǔ)單元的第二導(dǎo)引線，導(dǎo)引線路沿著列方向延伸，其中，讀取包括向單個(gè)對(duì)的第一和第二個(gè)導(dǎo)引線中的每一個(gè)導(dǎo)引線施加第四電壓，能夠打開(kāi)存儲(chǔ)單元的各自的半導(dǎo)體通道。
28.根據(jù)權(quán)利要求24所述的方法，其特征在于，電流具有多個(gè)值，能夠分別讀取存儲(chǔ)單元的多個(gè)狀態(tài)。
全文摘要
存儲(chǔ)單元陣列的存儲(chǔ)單元是成對(duì)地進(jìn)行編程的。這些對(duì)至少由一個(gè)存儲(chǔ)單元分開(kāi)，從而減少了編程期間對(duì)之間相互干擾的可能性。存儲(chǔ)單元是通過(guò)向每個(gè)存儲(chǔ)單元的其中一個(gè)位線施加相對(duì)較高的電壓來(lái)單獨(dú)地進(jìn)行編程的，不管存儲(chǔ)單元是否將要被編程，而向第二個(gè)位線施加較小的電壓，具體情況取決于是否要對(duì)存儲(chǔ)單元進(jìn)行編程。這種編程電壓分配提高了編程的速度。此外，成對(duì)的編程方案將所需要的高電壓以只有以前的方案的一半的頻率對(duì)陣列的所有存儲(chǔ)單元進(jìn)行編程，從而提高了存儲(chǔ)系統(tǒng)的壽命。
文檔編號(hào)H01L27/115GK1592936SQ02802252
公開(kāi)日2005年3月9日 申請(qǐng)日期2002年5月29日 優(yōu)先權(quán)日2001年5月31日
發(fā)明者勞爾-阿德利安·瑟尼 申請(qǐng)人:三因迪斯克公司