專利名稱：用于電子元件封裝的emi屏蔽的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及屏蔽的半導(dǎo)體電子元件封裝和印刷電路板，更具體地，本發(fā)明提供一體地形成在半導(dǎo)體電子元件封裝內(nèi)的EMI屏蔽。
背景技術(shù)：
根據(jù)微處理器的速度，半導(dǎo)體電子元件輻射大體在50MHz到3GHz的范圍內(nèi)的電磁輻射。正如能夠理解的，隨著高速微處理器設(shè)計(jì)的進(jìn)步和高速聯(lián)網(wǎng)及切換的快速增長(zhǎng)的能力，電磁輻射常常在該范圍以上。電子輻射的發(fā)射度的問(wèn)題對(duì)于電子設(shè)備的設(shè)計(jì)師們不是新問(wèn)題。實(shí)際上，為了減少電磁干擾(EMI)和射頻干擾(RFI)已經(jīng)做出了相當(dāng)大的努力，并且每個(gè)縣都有管理機(jī)構(gòu)(例如美國(guó)的FCC)，管理無(wú)論電子設(shè)備發(fā)射的輻射或被其接受輻射(也稱之為敏感度)沒(méi)有通過(guò)EMI和RFI嚴(yán)格的要求的電子產(chǎn)品的銷售和交易。
半導(dǎo)體器件封裝或集成電路芯片載體在各種電子用途中得到應(yīng)用。集成電路或半導(dǎo)體電子元件(這里統(tǒng)稱為“電子元件封裝”)通常通過(guò)在電子元件四周用諸如環(huán)氧樹脂材料、傳遞模塑、熱固或熱塑樹脂的敷形涂層進(jìn)行封裝與外部環(huán)境隔離而進(jìn)行保護(hù)。這種封裝對(duì)電子元件提供保護(hù)，使其不受塵土、濕汽和其他環(huán)境因素的影響，而這些因素能夠?qū)﹄娮釉碾娐吩斐蓺幕驘o(wú)可挽救的損壞。遺憾的是，與半導(dǎo)體電子元件的傳統(tǒng)封裝相關(guān)的一個(gè)問(wèn)題是這種熱塑封裝對(duì)諸如RFI和EMI這樣的電磁輻射不提供屏蔽。
說(shuō)到印刷電路板或“元件級(jí)”的EMI屏蔽，一些常規(guī)的方案是通過(guò)如下的手段使EMI屏蔽的導(dǎo)電表面與表面接地跡線接觸(1)直接使金屬罩與接地跡線(ground trace)接觸，(2)直接使屏蔽表面金屬化并將它放置成與接地跡線接觸，或者(3)使“外側(cè)”表面(從被屏蔽元件的視點(diǎn))金屬化并且然后用將該表面接地跡線連接于該金屬化外側(cè)表面的一些連接方法。這些方案用來(lái)保護(hù)半導(dǎo)體電子元件不受外部RFI和EMI信號(hào)的影響，并防止在該半導(dǎo)體電子封裝內(nèi)產(chǎn)生的RFI或EMI信號(hào)逃逸。
根據(jù)過(guò)去使用的焊接的金屬罩，表面接地跡線的目的是提供該金屬罩與印刷電路板之間的接觸點(diǎn)，其能夠經(jīng)受標(biāo)準(zhǔn)的表面安裝技術(shù)(SMT)焊接回流工藝，這種工藝在該金屬罩屏蔽和印刷電路板之間最終提供緊密的永久的連接。
結(jié)果得到的屏蔽和元件的組件為許多用途提供充分的屏蔽。但是，隨著芯片頻率的增加(例如，高于3GHz)和數(shù)據(jù)傳輸速率的增加，某些無(wú)定的EMI輻射的產(chǎn)生變得非常容易，并且對(duì)附近的電路和元件更加有害。實(shí)際上，由于芯片密度的增加，(一個(gè)芯片相對(duì)于另一個(gè)芯片的)抗干擾性的問(wèn)題變得愈加重要。因此，一般來(lái)說(shuō)，常規(guī)的方案對(duì)于抗干擾性的目的逐漸變得不相適應(yīng)，實(shí)際上，輻射的發(fā)射也可能成為愈加突出的問(wèn)題。而且，對(duì)于微波設(shè)備而言，特別是那些諧波頻率在10GHz以上的設(shè)備，輻射的發(fā)射將會(huì)成為非常關(guān)心的問(wèn)題。
在實(shí)際的所有情況下，現(xiàn)有的方案費(fèi)用高并且增加制造電子設(shè)備如移動(dòng)電話、個(gè)人數(shù)字助理、膝上型計(jì)算機(jī)、機(jī)頂盒、電纜調(diào)制解調(diào)器、包括開關(guān)、橋接器和跨接器的聯(lián)網(wǎng)設(shè)備的成本。而且，由于印刷電路板上的電子元件的密度增加，在印刷電路板上找到安裝EMI/RFI屏蔽的空間變得十分困難。
因此，仍然需要一種方法，對(duì)印刷電路板上的集成電路封裝提供不引人注目的EMI/RFI屏蔽。

發(fā)明內(nèi)容
本發(fā)明提供一種屏蔽的封裝、屏蔽的電子元件和印刷電路板，以及制造方法。
一方面，本發(fā)明提供屏蔽的電子元件封裝。該電子元件封裝包括芯片和包括多個(gè)跡線的基底。多個(gè)引線(例如布線、焊球等)將該芯片的有源表面電連接于該基底中的多個(gè)跡線。外部焊球觸點(diǎn)連接于該基底中的多個(gè)跡線。該焊球觸點(diǎn)從該基底的表面延伸并且構(gòu)造成連接在印刷電路板上的導(dǎo)電引線上。導(dǎo)電地涂敷的聚合物屏蔽形成圍繞該芯片和該多個(gè)引線的至少一部分的凹腔。該導(dǎo)電地涂敷的聚合物屏蔽可電連接于接地跡線。絕緣的敷形涂層設(shè)置在導(dǎo)電地涂敷的聚合物屏蔽上，以便封裝該芯片和多個(gè)引線。該絕緣的敷形涂層使外部焊球觸點(diǎn)暴露在外。
在一個(gè)實(shí)施例中，接地跡線設(shè)置在電子元的基底上。這種接地跡線可以與一些外部焊球觸點(diǎn)電連通。然后被接觸的焊球觸點(diǎn)可以電接觸在印刷電路板中/上的接地的元件。
在另一個(gè)實(shí)施例中，該接地跡線可以直接設(shè)置在印刷電路板上。在這樣的實(shí)施例中，該導(dǎo)電地涂敷的聚合物屏蔽的端部可以延伸超過(guò)敷形涂層和基底的外表面，并且可以構(gòu)造成接觸印刷電路板上的表面接地跡線。
本發(fā)明的導(dǎo)電地涂敷的聚合物屏蔽可以采取各種不同的形式。在一個(gè)實(shí)施例中，導(dǎo)電地涂敷的聚合物屏蔽包括頂表面和從該頂表面以一定角度延伸的多個(gè)側(cè)壁。凸緣在基本平行于該基底第一表面的平面中以一定角度從側(cè)壁延伸。
導(dǎo)電地涂敷的聚合物屏蔽通常包括至少一個(gè)熱塑樹脂層和在該每個(gè)樹脂層的至少一個(gè)表面上的至少一個(gè)金屬層。在一種結(jié)構(gòu)中，該樹脂層包括高溫?zé)岢尚伪∧げ⑶揖哂幸粋€(gè)設(shè)置在內(nèi)表面上面向芯片和基底的金屬層。金屬層可以具有任何厚度，但通常在約1微米和約50微米之間，優(yōu)選小于約3微米。
雖然金屬層可以用任何常規(guī)的方法施加于樹脂層，一種優(yōu)選的方法是通過(guò)真空金屬化。申請(qǐng)人業(yè)已發(fā)現(xiàn)真空金屬化在整個(gè)成形的樹脂層上提供相當(dāng)均勻厚度的金屬。
選擇地，該導(dǎo)電地涂敷的聚合物屏蔽包括多個(gè)小孔。這些小孔通常設(shè)置成使多個(gè)引線能夠電連接于在基底中的多個(gè)跡線。
該導(dǎo)電地涂敷的聚合物屏蔽可以用于在敷形涂層和芯片之間形成間隔。這種間隔可以減少在敷形涂層和芯片之間的機(jī)械應(yīng)力和熱失配應(yīng)力。選擇地，在鄰近芯片的間隔中可以設(shè)置填充材料。該填充材料可以具有類似于它所封裝的電子芯片的熱膨脹系數(shù)的熱膨脹系數(shù)?？蛇x地，填充材料可以具有高于或低于該芯片的熱膨脹系數(shù)(例如類似于敷形涂層的熱膨脹系數(shù))。
在一些實(shí)施例中，散熱裝置或散熱器可以設(shè)置在間隔中并接觸該芯片。該散熱裝置/散熱器用于耗散由芯片產(chǎn)生的熱。在一些結(jié)構(gòu)中，小孔或通道可以形成在散熱裝置/散熱器和導(dǎo)電地涂敷的聚合物屏蔽中。這種小孔可以用敷形涂層填充，以便固定該屏蔽和散熱器。正如可以理解的，該小孔具有足夠小的尺寸，以防止電磁干擾逃逸。
另一方面，本發(fā)明提供屏蔽的封裝，其包括具有有源表面的芯片和包括多個(gè)跡線的基底。多個(gè)引線將該芯片的有源表面電連接于該基底中的多個(gè)跡線。外部觸點(diǎn)連接于該基底中的跡線。該外部觸點(diǎn)構(gòu)造成連接在印刷電路板上的導(dǎo)電引線上。導(dǎo)電地涂敷的聚合物屏蔽形成圍繞該芯片的至少一部分的凹腔。該導(dǎo)電地涂敷的聚合物屏蔽可電連接于該基底中的接地跡線。填充材料設(shè)置在由該導(dǎo)電地涂敷的聚合物屏蔽形成的凹腔中。敷形涂層設(shè)置在導(dǎo)電地涂敷的聚合物屏蔽上，以便封裝該芯片和多個(gè)引線，其中該絕緣的敷形涂層使外部焊球觸點(diǎn)暴露在外。
該導(dǎo)電地涂敷的聚合物屏蔽通常包括熱塑樹脂層和在該樹脂層的至少一個(gè)表面上的至少一個(gè)金屬層。在一種結(jié)構(gòu)中，該聚合物屏蔽包括頂表面和從該頂表面以一定角度延伸的多個(gè)側(cè)壁。凸緣在基本平行于該基底第一表面的平面中以一定角度從該側(cè)壁延伸。
在又一方面，本發(fā)明提供制造該屏蔽封裝的方法。該方法包括提供包括多個(gè)引線的基底。芯片的有源表面電連接于該多個(gè)引線。導(dǎo)電地涂敷的樹脂層連接于該基底，以便該芯片設(shè)置在該基底和該導(dǎo)電地涂敷的樹脂層之間的凹腔中。該導(dǎo)電地涂敷的樹脂層是接地的并且敷形涂層施加在該導(dǎo)電地涂敷的樹脂層的至少一部分上，以便封裝該芯片和該基底的至少一部分。
該方法還可以包括通過(guò)使樹脂層成形并且在該成形的樹脂層的至少一個(gè)表面上淀積至少一個(gè)導(dǎo)電層來(lái)形成該導(dǎo)電地涂敷的樹脂層。在優(yōu)選的實(shí)施例中，該導(dǎo)電層是被真空金屬化在該成形的樹脂層上的金屬層。
選擇地，該凹腔可以用填充材料填充。散熱裝置或散熱器可以連接于該芯片，以幫助耗散由芯片產(chǎn)生的熱。
在一種結(jié)構(gòu)中，圍繞該導(dǎo)電地涂敷的樹脂層包括使該導(dǎo)電地涂敷的樹脂層的一部分延伸出敷形涂層，并且使該導(dǎo)電地涂敷的樹脂層接觸印刷電路板上的接地跡線。
本發(fā)明還提供印刷電路板。該印刷電路板包括這里所描述的任何屏蔽的電子元件封裝，電子元件封裝具有一體地形成在該封裝內(nèi)的EMI屏蔽。該印刷電路板包括電連接于封裝內(nèi)的屏蔽的接地元件。
本發(fā)明還提供包括本發(fā)明印刷電路板的電子器件。該電子器件包括計(jì)算機(jī)、移動(dòng)電話、個(gè)人數(shù)字助理、聯(lián)網(wǎng)裝置和路由器等。
通過(guò)參考本說(shuō)明書的其余部分和附圖，進(jìn)一步理解本發(fā)發(fā)明的性質(zhì)和優(yōu)點(diǎn)將變得很顯然。


圖1是本發(fā)明的電子元件封裝的剖面圖；圖2是本發(fā)明的另一種電子元件封裝的剖面圖；圖3是本發(fā)明的又一種電子元件封裝的剖面圖；圖4是本發(fā)明的再一種電子元件封裝的剖面圖；圖5和圖6示出包括一體的第一和第二EMI屏蔽的電子元件封裝；圖7和圖8示出兩種電子元件封裝，其設(shè)置在印刷電路板上并通過(guò)一系列關(guān)鍵地形成的通道接地于接地層；圖9示出本發(fā)明的另一種EMI屏蔽方案。
具體實(shí)施例方式
圖1示出本發(fā)明的電子元件封裝10。封裝10包括設(shè)置在基底14的芯片焊盤(pad)上的芯片12。芯片12通常用粘接層16連接于芯片焊盤。芯片用諸如布線陣列或焊球陣列的多個(gè)導(dǎo)電元件20電連接于基底14上的導(dǎo)電跡線(未示出)。如果該導(dǎo)電元件20是焊球。這樣的焊球通常設(shè)置在該芯片的下側(cè)21(其可能會(huì)是有源面)并且可以用于將芯片12連接于基底14的跡線。在這樣的實(shí)施例中，通常不需要粘結(jié)劑16，但是不導(dǎo)電的粘結(jié)劑或其他材料可以用于使導(dǎo)電元件相互絕緣并且為芯片提供機(jī)械支撐。
間隔元件插入件22可以設(shè)置在芯片12上方并連接于基底14的一部分。敷形涂層24施加在間隔元件22的上面以封裝并密封該芯片12和導(dǎo)電元件20，以避免環(huán)境污染物，例如水、塵土等。敷形涂層一般是環(huán)氧樹脂，其通常包括基于乙烯聚合物化學(xué)性質(zhì)的樹脂和增強(qiáng)線性聚合作用和環(huán)氧樹脂的交連作用的反應(yīng)硬化劑。樹脂組織的粘度較低并包含用于改進(jìn)物理性能的低損耗的填充劑，根據(jù)本領(lǐng)域已知的方法很容易制造不收縮、無(wú)孔隙和低熱膨脹的環(huán)氧樹脂鑄件。
間隔元件插入件22在模制樹脂或敷形涂層24與芯片12和導(dǎo)電元件20之間可以形成空氣腔或空間26。由于芯片12和導(dǎo)電元件20與敷形涂層間隔開，可以減小所關(guān)心的在該芯片和敷形涂層之間的機(jī)械應(yīng)力和熱失配應(yīng)力。選擇地，可以在該空氣腔26中設(shè)置填充材料、散熱裝置或底層填料(未示出)，該底層材料通常是以環(huán)氧樹脂為基的材料，這種以環(huán)氧樹脂為基的材料容易進(jìn)入亞密耳級(jí)間隙中并提供良好的溫度穩(wěn)定性和化學(xué)穩(wěn)定性。該填充材料可以是比敷形涂層24更具柔性(例如具有接近于該芯片的熱膨脹系數(shù))，或它可以具有基本類似于敷形圖涂層24的柔性。該填充材料可以選擇成使得熱膨脹系數(shù)接近于該芯片12的熱膨脹系數(shù)，以便減少與芯片12的熱膨脹系數(shù)的失配。根據(jù)在底層填料中使用的與各種添加劑相聯(lián)的基礎(chǔ)聚合物樹脂和能夠與該樹脂組合的插入物，具有各種熱膨脹系數(shù)的底層填料可以化學(xué)地制造以適合大多數(shù)的任何應(yīng)用。
外部引線28的陣列連接于基底14上的跡線/焊盤30并且從封裝10中露出并且構(gòu)造成與印刷電路板(未示出)上的引線的陣列電接觸。引線28的陣列可以采取任何形式——例如表面安裝引線或插入型引線。例如，在所示的實(shí)施例中，該多個(gè)引線28包括多個(gè)焊盤30，該焊盤包括焊球或焊接凸起32。在另一些實(shí)施例中，引線28可以采取具有端部的引線形式，該端部是鷗翼形(L形)或J形。
圖2示出本發(fā)明的間隔元件插入件的簡(jiǎn)化截面剖面圖。間隔元件可以被形成為一個(gè)或多個(gè)接納并屏蔽基底上的芯片的小室的形狀。在間隔元件插入件具有用于多個(gè)芯片的多個(gè)小室的實(shí)施例中，每個(gè)小室的尺寸和形狀通常做成使該多個(gè)芯片相互分開并與敷形涂層分開。由此，間隔元件插入件可以采取各種形狀、尺寸和形式，以便符合該封裝的特定形狀和構(gòu)造。選擇地，間隔元件插入件可以包括多個(gè)小孔。該小孔可以用于通風(fēng)、散熱或使引線能夠通過(guò)該插入件伸出。
間隔元件插入件通常包括至少一個(gè)聚合物層34，例如能夠通過(guò)各種塑料處理方法形成為所希望的形狀以部分或全部封閉芯片12的熱塑樹脂層或熱固樹脂層。在示例性的實(shí)施例中，聚合物層34是用熱成形技術(shù)(例如，真空、壓力或機(jī)械力)形成其形狀的可熱成形的塑料。但是，應(yīng)當(dāng)理解，該聚合物層34可以用任何常規(guī)的或?qū)＠姆椒ǔ尚?。聚合物?4可以用任何聚合物構(gòu)成，包括但不限于，PBT、聚碳酸酯、Ultem、teflon、Kapton、聚吡咯(polypyrroyle)、碳氟化合物、用玻璃或其他物質(zhì)填充的聚合物、未填充的聚合物等。
在一個(gè)優(yōu)選實(shí)施例中，該聚合物層包括熱塑樹脂。熱塑樹脂是加熱時(shí)能夠軟化或熔融并且在冷卻時(shí)再變硬的聚合物材料。熱塑性材料一般比較剛性或在成形階段熔化，這將提供各種處理和成形技術(shù)，例如真空成形或注塑模制。這使得熱塑性材料較好地適合于形成諸如EMI屏蔽的外殼。
在可選的實(shí)施例中，熱固性材料是當(dāng)加熱或固化時(shí)變成永久性剛性的聚合物材料。熱固性材料的優(yōu)點(diǎn)是在加熱或固化之前具有液態(tài)形式。結(jié)果，熱固化材料較好地適合用作罩封材料，用于填充孔隙或封裝其他實(shí)施例，這就是通常為什么熱固性材料被選作底層填料或用于封裝芯片的原因。熱固性材料經(jīng)常能夠經(jīng)受比熱塑性材料高的高溫。
如果希望有屏蔽EMI，那么間隔元件插入件22可以包括在該聚合物層34的內(nèi)表面36和外表面38中的至少一個(gè)上的諸如金屬層(例如鋁、銅等)的至少一個(gè)導(dǎo)電層40。作為對(duì)金屬層的一種替代，導(dǎo)電層40可以包括導(dǎo)電粘結(jié)劑，例如填充銀的環(huán)氧樹脂或硅樹脂、填充碳的環(huán)氧樹脂或硅樹脂，或?qū)щ娡苛?填充有導(dǎo)電顆粒的涂料)等。在示例性的實(shí)施例中，導(dǎo)電層40是金屬層，其厚度足以阻擋EMI的傳輸，厚度通常在約1微米到約50微米之間，優(yōu)選小于約3微米，但是如果希望，它可以更多或更少。例如，如果使用導(dǎo)電涂料，該層經(jīng)常具有約7微米到約10微米之間的厚度，或更厚。在所示的實(shí)施例中，第一導(dǎo)電層40設(shè)置在聚合物層34的內(nèi)表面36上。在這里，熱塑樹脂層34與一個(gè)或多個(gè)導(dǎo)電層40的結(jié)合被稱之為“EMI屏蔽”42。
雖然沒(méi)有示出，但是能夠理解，EMI屏蔽42可以具有設(shè)置在內(nèi)表面36和外表面38兩者上的導(dǎo)電層。該兩個(gè)導(dǎo)電層可以包括同樣或不同的材料并且可以具有相同的或不同的厚度。另外，如果希望，每個(gè)表面36、38可以具有設(shè)置在其上的多于一層的材料。這些不同的層可以具有相同的或不同的厚度，并且可以包括相同的或不同的材料。
EMI屏蔽42可以選擇地包括一個(gè)或多個(gè)通風(fēng)孔(未示出)，以能夠通風(fēng)和散熱。正如能夠理解的，這種孔通常足夠小以便基本防止目標(biāo)電磁輻射通過(guò)該孔傳輸。
本發(fā)明的導(dǎo)電層40通常在聚合物層34成形之后施加于該聚合物層34。如果該導(dǎo)電層40在熱塑樹脂層34成形之前施加，那么該成形工藝(例如熱成形)往往拉伸并消弱該導(dǎo)電層40的一些部分。業(yè)已發(fā)現(xiàn)這種拉伸和變薄使該導(dǎo)電層40的EMI屏蔽能夠變?nèi)醪⑶以谟行r(shí)候破壞其屏蔽能力。本發(fā)明的EMI屏蔽42一般具有足以阻擋EMI通過(guò)的相當(dāng)均勻的導(dǎo)電層厚度?？膳c本發(fā)明一起使用的EMI屏蔽42的一些實(shí)施例較詳細(xì)的說(shuō)明描述在下述美國(guó)專利中共有美國(guó)專利5,811,050和2001年2月16日提交的共有美國(guó)專利申請(qǐng)09/788,263，2001年9月4日提交的美國(guó)專利申請(qǐng)09/947,299，2000年10月10日提交的美國(guó)專利申請(qǐng)09/685,969，以及2000年10月6日提交的PCT專利申請(qǐng)00/27610，這些專利的全部?jī)?nèi)容結(jié)合于此供參考。
通常，利用真空金屬化將導(dǎo)電層40淀積在聚合物層的一個(gè)或多個(gè)表面上。真空金屬化是一種優(yōu)選的方法，因?yàn)橄喈?dāng)均勻的金屬層能夠施加在成形的樹脂層34上以形成EMI屏蔽42。但是應(yīng)當(dāng)理解，只要不脫離本發(fā)明的范圍，也可以使用將導(dǎo)電層形成在聚合物層上的其他方法。例如，代替真空金屬化，諸如沉淀隨機(jī)層(mat)或纖維織物、濺射鍍、涂抹、電鍍、沉淀涂覆、無(wú)電鍍、層壓導(dǎo)電層等方法均可以用于將金屬層淀積在已成形的樹脂薄膜層上。
在EMI屏蔽42的所示實(shí)施例中，EMI屏蔽包括頂表面44和多個(gè)側(cè)壁46，凸緣48從多個(gè)側(cè)壁46橫向延伸并且在基本上與基底14的頂表面50平行的平面內(nèi)延伸。在優(yōu)選實(shí)施例中，該頂表面、側(cè)壁和凸緣在至少一個(gè)表面上金屬化。雖然側(cè)壁46與頂面44以非正交的角度示出，但是，應(yīng)當(dāng)理解，該頂表面44、側(cè)壁46和凸緣48相互可以成任何所希望的角度。而且，在一些實(shí)施例中，甚至沒(méi)有頂表面，該EMI屏蔽42可以是形成半球形空間26的形狀。
再參考圖1，如果金屬罩EMI屏蔽(未示出)用來(lái)代替導(dǎo)電地涂覆的聚合物EMI屏蔽42，該金屬罩可以通過(guò)通道53用焊接回流工藝連接于該基底14上的接地引線51。但是由于聚合物層34的熔化溫度通常低于該焊料的回流溫度，該回流工藝一般不應(yīng)用于以樹脂為基的EMI屏蔽。因此，導(dǎo)電的粘結(jié)劑可以用于使EMI屏蔽42的導(dǎo)電層40接地于基底14上的接地引線51。該導(dǎo)電的粘結(jié)劑一般包括但不限于，填充銀、銅、碳或其他導(dǎo)電顆粒的環(huán)氧樹脂，或填充銀、銅、碳或其他導(dǎo)電顆粒的硅樹脂。
雖然沒(méi)有示出，但是，如果EMI屏蔽42包括凸緣48，則孔可以選擇地被選擇成設(shè)置在凸緣48上，在那里或?qū)щ姷幕虿粚?dǎo)電的粘結(jié)劑或類似的導(dǎo)電材料(甚至焊料)可以設(shè)置在該孔上方以便將凸緣48電連接于通道53、基底14上的接地引線51，或在印刷電路板中/上的接地層。當(dāng)金屬層設(shè)置在EMI屏蔽42的外表面38上時(shí)這種結(jié)構(gòu)是特別有利的，使得導(dǎo)電的粘結(jié)劑形成到該EMI屏蔽42的外表面38上的金屬層，再到接地跡線的電通路。
圖3示出本發(fā)明的另一個(gè)封裝10。所示的實(shí)施例是面向下的球柵陣列(BGA)封裝。在這個(gè)實(shí)施例中，EMI屏蔽42通常是金屬化的熱成形的形式并且至少部分地封裝在敷形涂層24中。散熱裝置或散熱板54可以選擇地設(shè)置在EMI屏蔽42和芯片12之間并且在由EMI屏蔽42形成的小室內(nèi)。散熱板54可以用于耗散在芯片12的正常工作期間所產(chǎn)生的熱。雖然芯片12產(chǎn)生的熱在許多應(yīng)用中可以達(dá)到超過(guò)70℃的溫度，但是應(yīng)當(dāng)理解，EMI屏蔽42可以用任何數(shù)目的聚合物制造，包括但不限于，PBT、聚碳酸酯、Ultem、用玻璃或其他物質(zhì)填充的聚合物、或適于經(jīng)受在焊接階段該封裝10經(jīng)常經(jīng)受的升高到超過(guò)70℃甚至往往高達(dá)160℃的溫度的未填充的聚合物等。散熱板54通常用銅、鎳、錫或其組合制造。散熱板54應(yīng)當(dāng)設(shè)置成直接與該電子芯片接觸，以便最有效地將熱從該芯片傳輸出。
在所示的實(shí)施例中，散熱板54和EMI屏蔽42在基底14上用敷形涂層24可以選擇地被保持在位，該涂層24進(jìn)入在散熱板54和EMI屏蔽42中的固定孔。在這個(gè)實(shí)施例中，EMI屏蔽42可以構(gòu)造成延伸出敷形涂層24和基底14的外表面或周邊。EMI屏蔽可以選擇地包括現(xiàn)有的轉(zhuǎn)折點(diǎn)58，其允許EMI屏蔽的延伸部分60朝著在封裝10下面的折疊結(jié)構(gòu)偏移，以便從EMI屏蔽的視點(diǎn)部分地或全部地封裝芯片10。折疊的下部延伸部分60可以通過(guò)焊球觸點(diǎn)引線32在焊盤30上保持在位。焊球引線32可以設(shè)置在類似于填充孔56的延伸部分60的孔62內(nèi)，以便露出焊盤30。正如可以理解的，焊球32將被露出并且通常不與EMI屏蔽42的金屬層電連接。焊球引線32可以由金屬(例如，錫及其合金、鉛及其合金、銀及其合金、鎳及其合金，或其組合)構(gòu)成。可選地，焊球引線32可以包括粘結(jié)劑(填充銀的環(huán)氧樹脂和硅樹脂、填充銅的環(huán)氧樹脂和硅樹脂等等)或能夠在封裝10和印刷電路板(PCB，未示出)的焊盤30和該印刷電路板通常包含的電跡線之間保持機(jī)械和電結(jié)合的其他材料。
在圖3所示的實(shí)施例中，EMI屏蔽42通過(guò)電連接到焊球接地跡線51可以接地于基底上的接地跡線。在另一個(gè)實(shí)施例中，與其他的焊球32不同，接地跡線焊球51通過(guò)制造孔可以與EMI屏蔽的金屬層接觸，該孔足夠小以允許在EMI屏蔽42上的導(dǎo)電層與焊盤30和接地跡線焊球51中的至少一個(gè)之間有接觸。在另一個(gè)實(shí)施例中，可以通過(guò)散熱板54使EMI屏蔽42與基底14上的接地跡線電接觸。在這個(gè)實(shí)施例中，EMI屏蔽42的金屬層直接與導(dǎo)電的散熱板54接觸，而該散熱板又可以以選擇性地接觸基底14上露出的接地跡線的方式構(gòu)造。
雖然沒(méi)有示出，但是可以使延伸部分60具有在所有側(cè)面基本上封裝芯片12的長(zhǎng)度。在這樣的實(shí)施例中，延伸部分60將圍繞封裝10的底表面一直延伸并在芯片的下面相互接觸。而且，雖然敷形涂層24示作完全封裝EMI屏蔽42的頂表面，為了減少該封裝10的垂直尺寸，該敷形涂層也可以只覆蓋EMI屏蔽的側(cè)面和部分凸緣。在這個(gè)實(shí)施例中，EMI屏蔽42的頂表面可以形成該封裝10的頂表面。
圖4示出本發(fā)明的封裝10的另一個(gè)實(shí)施例。在圖4所示的實(shí)施例中，EMI屏蔽42設(shè)置在芯片12之上并部分地被敷形涂層24所封裝。EMI屏蔽42形成圍繞該芯片12的凹腔以便將敷形涂層24與芯片12和多個(gè)布線20分開。芯片12用不導(dǎo)電的粘結(jié)劑16連接于基底14。焊球凸起32可以連接于基底14的焊盤30，以便為連接于印刷電路板64提供電接觸。
雖然沒(méi)有示出，但是不用布線20和粘結(jié)劑16，芯片12可以反轉(zhuǎn)，使得芯片12的有源面鄰接基底14并且該有源面可以通過(guò)焊球凸起連接于基底14上的跡線。
在圖4所示的實(shí)施例中，EMI屏蔽42的端部63可以橫向延伸超過(guò)基底14和敷形涂層24的外周邊。EMI屏蔽42的端部63的尺寸和形狀可以做成與印刷電路板62上的接地跡線52接觸。接地跡線52可以是基本圍繞該印刷電路板上的封裝10的環(huán)形接地跡線，或接地跡線52可以是向下延伸至印刷電路板64中的內(nèi)部接地平面的觸點(diǎn)或通孔。EMI屏蔽42的端部可以采取各種形狀。在一個(gè)實(shí)施例中，該端部是“J”形、鷗翼形(L形)。可選地，端部63可以包括導(dǎo)電的粘結(jié)劑或焊球凸起。
圖5和圖6示出本發(fā)明的另一種封裝10的實(shí)施例。不具有焊球端子32，所示的實(shí)施例具有引線支架66，該引線支架66具有從封裝10橫向離開并向印刷電路板的表面延伸的導(dǎo)電引線。類似于前面的實(shí)施例，封裝10包括連接于基底14的芯片12的有源面。在圖5中，芯片12的有源面通過(guò)焊球?qū)щ娫?0電地并且機(jī)械地連接于基底的導(dǎo)電跡線。雖然沒(méi)有示出，但是不導(dǎo)電的封裝填充材料可以設(shè)置在相鄰的焊球?qū)щ娫?0之間以防止焊球?qū)щ娫g的電連接并改善芯片12和基底14之間的機(jī)械連接。封裝填充材料可以是與敷形涂層24相同或不相同的材料。在圖6中，芯片12的有源面通過(guò)延長(zhǎng)的布線導(dǎo)電元件20電連接于基底14的導(dǎo)電跡線并且用粘結(jié)劑16機(jī)械地連接于基底14。
在該所示的實(shí)施例中，有兩個(gè)設(shè)置在封裝10中的EMI屏蔽42、42′。類似于圖1、圖3和圖4的實(shí)施例，第一EMI屏蔽42圍繞芯片12和導(dǎo)電元件20設(shè)置在其上，以便包圍該該凹腔26中的芯片和導(dǎo)電元件。第一EMI屏蔽42可以如上所述通過(guò)通道或其他接地元件接地于接地跡線。通常，EMI屏蔽42的導(dǎo)電涂層40接觸基底上的接地通道或接地引出頭。在另一個(gè)實(shí)施例中，指定的布線連接可以從芯片12延伸以在EMI屏蔽42、42′和芯片12之間提供必要的接地接接觸。
第二種屏蔽42′可以相對(duì)于芯片設(shè)置在基底14的相對(duì)側(cè)上，并且機(jī)械、電地連接于接地元件(例如接地跡線、通道或引出觸點(diǎn))。在這個(gè)實(shí)施例中，芯片12將既在頂表面又在底表面上被屏蔽。
在圖5和圖6中，敷形涂層24施加在基底14兩個(gè)側(cè)面上，以便封裝該基底14、芯片12、導(dǎo)電元件20和EMI屏蔽42、42′。選擇地，填充材料(例如，散熱裝置、散熱器等)可以設(shè)置在鄰近芯片的凹腔26中。
圖7和圖8示出與改進(jìn)的印刷電路板64結(jié)合的電子元件封裝10。印刷電路板64包括疊加或印刷在一個(gè)或兩個(gè)表面(未示出)上的導(dǎo)電跡線并且可以包括內(nèi)部信號(hào)層(未示出)、電源平面(未示出)和一個(gè)或多個(gè)接地平面68。印刷電路板64包括包含導(dǎo)電跡線圖形的一層或多層絕緣的有機(jī)或無(wú)機(jī)材料。當(dāng)封裝10(例如電子元件)連接于并且焊接于印刷電路板的表面之一并且來(lái)自電子元件的引線與該印刷電路板64的導(dǎo)電跡線接觸時(shí)，印刷電路板64變成電路。
雖然印刷電路板64可以用單層環(huán)氧樹脂板構(gòu)成，但是本發(fā)明的大多數(shù)印刷電路板包括兩個(gè)或更多個(gè)環(huán)氧樹脂層，并且通常在兩層到十六層之間，或更多。正如能夠理解的，如果希望的話，本發(fā)明的印刷電路板64可以包括幾百層或更多。
印刷電路板64的基片通常包括絕緣的并且基本上非柔性的基片。設(shè)置在印刷電路板64的至少一些基片層的表面上的薄導(dǎo)電跡線或布線可以用起初覆蓋該印刷電路板64表面的部分銅箔形成。該銅箔可以部分地蝕刻掉，并且保留的銅箔形成薄布線網(wǎng)，該布線網(wǎng)形成導(dǎo)電跡線并且在安裝在印刷電路板64的表面上的各個(gè)封裝10之間提供電連接。正如能夠理解的，該導(dǎo)電引線可以用任何可接受的方法形成在印刷電路板的基片表面上。
一些印刷電路板64具有僅僅安裝在印刷電路板64的第一表面上的電子元件封裝10和安裝在第二表面上的導(dǎo)電跡線。雙面印刷電路板64在印刷電路板64的第一和第二表面兩面具有導(dǎo)電跡線。如果在印刷電路板64的兩面具有導(dǎo)電跡線，那么在該兩個(gè)表面之間需要電橋接件。這種電橋接件可以包括通道。通道70是在該印刷電路板64中用金屬或其他導(dǎo)電材料填充或鍍上的并通過(guò)印刷電路板64的至少一層的孔。雖然在圖7和圖8中沒(méi)有示出，當(dāng)具有多層導(dǎo)電跡線時(shí)，印刷電路板64可以包括不是延伸通過(guò)印刷電路板所有層的埋入通道或盲通道。
為了增加印刷電路板64上的導(dǎo)電跡線的數(shù)量，兩個(gè)或更多個(gè)雙面層可以用在這些層之間的絕緣層連接在一起。為了更加清楚地示出本發(fā)明的新穎性，附圖中僅僅示出單面板，但是應(yīng)當(dāng)理解，本發(fā)明同樣可用于雙面印刷電路板。
在多層印刷電路板64中，一層或多層可以專用于接地平面68和電源平面(未示出)。在一些實(shí)施例中，可以具有多于一個(gè)電源平面和/或接地平面68。多個(gè)導(dǎo)電地涂覆或填充的通道70可以選擇地形成在印刷電路板64中，使得至少一些通道70從接地層(即接地平面68)延伸到印刷電路板64的第一外表面72。正如能夠理解的，不是印刷電路板64中所有的通道70需要延伸到第一外表面72。而且一些通道70可以用于將一個(gè)接地層(未示出)互連到諸如接地平面68的另一個(gè)接地層。還有，根據(jù)印刷電路板的構(gòu)造，多個(gè)通道70可以電連接于不同的接地層。通道70不是與任何導(dǎo)電引線接觸，而是在內(nèi)部接地層70和EMI屏蔽42之間提供電連接。
通常，通道70從印刷電路板64的第一表面72的平面基本垂直延伸到接地層68并且用常規(guī)方法形成。通道70可以形成在印刷電路板64的層中以使得該通道的一端延伸到第一表面72，以提供能夠電連接于EMI屏蔽42的頂側(cè)表面。至少該通道70的一部分可以與接地層68接觸。因此，當(dāng)EMI屏蔽42與第一外表面68上的通道70導(dǎo)電接觸時(shí)，該EMI屏蔽42將被接地。
通道70優(yōu)選以構(gòu)圖方式形成在印刷電路板64中，以減少通過(guò)通道網(wǎng)逃逸出的電磁輻射的量。該通道網(wǎng)通常設(shè)置在少至4個(gè)多至數(shù)百個(gè)通道之間，這些通道圍繞每個(gè)電子元件封裝10從第一表面72向下延伸到接地層68。通常，該通道以對(duì)應(yīng)于該屏蔽的周邊的形狀的形狀形成，以便提供沿著延伸到封裝10的外面的EMI屏蔽42的周邊的通道屏蔽接地接觸。因此，通道網(wǎng)和接地平面的形狀和位置將取決于相應(yīng)的EMI屏蔽42的形狀和印刷電路板上的封裝的布局(例如，如果屏蔽周邊是圓形，該通道將圍繞該電子元件設(shè)置成圓形；如果屏蔽周邊是矩形，那么該通道將圍繞該電子元件設(shè)置成矩形)。
通常，所用的通道的數(shù)目由電子元件封裝10的工作頻率或其諧波頻率確定。在工作頻率較高的情況下，太少的通道潛在地允許輻射通過(guò)通道70之間泄漏。頻率越高，輻射的波長(zhǎng)越短并且越能夠從較小的空間之間泄漏出。因此，如果存在太少的通道，那么通道70將相互間隔得越開，并且將允許更多的電磁輻射泄漏通過(guò)。
另一方面，通道是固有的電容性的并且能夠改變印刷電路板上的導(dǎo)電跡線的所希望的阻抗。太多的通道70會(huì)使通過(guò)導(dǎo)電跡線的數(shù)據(jù)或傳輸失真或者可能會(huì)影響上升時(shí)間(例如，脈沖從低壓電平的到高壓電平變化所需要的時(shí)間)。但是，一些試驗(yàn)已經(jīng)表明，附加的第一通道的影響很大，但是當(dāng)較多的通道附加于該印刷電路板時(shí)，隨后的通道的影響趨向于消失。
因此，通道70的數(shù)目和位置取決于設(shè)置在被屏蔽的印刷電路板上的電子元件封裝的工作頻率。優(yōu)選地，通道設(shè)置成相互間隔開的距離大約等于最高頻率的波長(zhǎng)或其諧波波長(zhǎng)的約1/2和約1/4之間，以便形成有效的EMI屏蔽并防止輻射從該通道70之間泄漏出。例如，在一些實(shí)施例中，相鄰的通道可以設(shè)置成相互分開在約1mm和約100mm之間。正如能夠理解的，對(duì)于不同的頻率，該間隔可更大或更小。
通常，通道用銅、鎳、金、銀、錫或焊料(例如錫/鉛組合)等來(lái)鍍。通道可以用無(wú)電或電解鍍工藝來(lái)鍍。該鍍層可以通過(guò)該通道70延伸并暴露在該印刷電路板的外部平表面上，其允許該通道70的導(dǎo)電表面的小的小環(huán)被露出并與EMI屏蔽42或接地跡線52接觸。
該通道的直徑在某些情況下可以在約0.015″和約0.040″之間。正如能夠理解的，該通道的直徑越小，制造該印刷電路板通常越貴。此外，如果該孔的直徑太小，電鍍?cè)撏ǖ赖恼麄€(gè)深度將變得非常困難。如果該孔的直徑太大，當(dāng)對(duì)PCB進(jìn)行焊接時(shí)，它可能流出并在該板上形成焊接凸起，這是不希望的。
沿著EMI屏蔽42每側(cè)設(shè)置的通道的數(shù)目取決于被屏蔽的電子元件封裝的工作頻率。頻率越高，越近的通道將被設(shè)置在一起，并且因此沿著該屏蔽的每側(cè)將設(shè)置越多的通道。
正如能夠理解的，通道70的高度取決于印刷電路板的層數(shù)和通道將需要通過(guò)多少層以到達(dá)該接地平面68。例如，4層印刷電路板通常總共是0.064″厚(每層約0.016)。通道70能夠通過(guò)一層之間或所有4層之間。這對(duì)于具有較多層數(shù)的印刷電路板同樣如此。
通道70可以電連接于一層或多層接地層68。接地層68可以是印刷電路板的接地平面或者它可以是電連接于接地平面的層、跡線或?qū)拥囊徊糠?。該接地層可以用任何常?guī)的或?qū)＠姆椒ń拥?例如，用埋入通道或盲通道連接于接地平面)。例如，在接地平面連接于底部基片層(或其他基片層)的實(shí)施例中，印刷電路板64可以包括中間接地層56，一些或全部通道70被連接于該中間接地層中。因此，一個(gè)或多個(gè)通道可以將中間接地層56電連接于接地平面。
如圖7所示，多個(gè)通道70形成間隔開的導(dǎo)電元件的互連接的網(wǎng)絡(luò)，導(dǎo)電元件遍及該印刷電路板64的內(nèi)部結(jié)構(gòu)延伸，從而為電子元件封裝10形成開口的網(wǎng)狀的底部EMI屏蔽。當(dāng)與外部的EMI屏蔽42連接時(shí)，該組合提供基本上整個(gè)地圍繞芯片12和導(dǎo)電引線20的EMI屏蔽，并減少對(duì)周圍的電子元件的電磁輻射。該EMI屏蔽的頂部(例如EMI屏蔽42)是連續(xù)的，而底部是開放的(例如，導(dǎo)電通道70和接地層68更像是網(wǎng)狀的或籠狀的)。通道之間的間隔足夠小以便基本上減少其可能逃逸的電磁輻射干擾的量。
選擇地，印刷電路板64可以包括設(shè)置在該印刷電路板64的第一表面72上的表面接地跡線52，以便基本上圍繞該電子元件封裝10。EMI屏蔽42可以連接于外部接地跡線52以便通過(guò)通道70將該EMI屏蔽42電連接于接地層68。對(duì)于許多小型電子器件來(lái)說(shuō)(移動(dòng)電話、PDA等)，表面接地跡線一般在1mm和2mm寬之間(約0.040”到0.080”)。但是在一些大型電子器件的情況下，接地跡線可以是4mm(0.160”)寬或更寬。雖然通道一般是沿著該接地跡線的寬度的中心的，但是通道70可以沿著接地跡線52的寬度設(shè)置在任何位置。
如圖8所示，本發(fā)明還包括印刷電路板64，在該印刷電路板中，表面接地跡線被去掉，而EMI屏蔽42直接接地于該通道70的上端。這種實(shí)施例減少了在該印刷電路板的表面68上的元件數(shù)目。例如，去掉了寬度為0.040”-0.080”之間的表面接地跡線，而直接接觸該通道(其直徑為約0.028”)的EMI屏蔽14節(jié)省了約0.012”到0.52”印刷電路板的面積，其可以用于其他元件的設(shè)置或減少印刷電路板和電子器件的整個(gè)尺寸。
在示出圖1實(shí)施例的這個(gè)具體的例子中，電連接于EMI屏蔽42的接地的焊球52應(yīng)當(dāng)直接接觸該通道70的金屬化表面，該金屬化表面一般具有延伸到該印刷電路板的平表面68上的被鍍上的金屬涂層的部分。
正如能夠被本領(lǐng)域的普通技術(shù)人員所理解的，雖然圖1的封裝10示為與沒(méi)有表面接地跡線的印刷電路板64一起使用(圖8)，而圖4的封裝10示為與具有表面接地跡線52的印刷電路板64一起使用(圖7)，但是本發(fā)明所有的實(shí)施例均可以用于這兩種情況。
例如，如果圖4的封裝10與沒(méi)有表面接地跡線52的印刷電路板64一起使用，為了加強(qiáng)該金屬化端部63和該通道之間的電連接，小的凹坑或凹陷(未示出)可以形成在該EMI屏蔽的凸緣48上并且向印刷電路板突出以便與通道位置對(duì)齊并配合。該凹坑將延伸進(jìn)該通道的內(nèi)徑中。使EMI屏蔽42連接并接地于通道的另一種方法是利用導(dǎo)電材料或粘結(jié)劑以適當(dāng)?shù)娜∠蚝臀恢眠B接該EMI屏蔽42的端部63，以對(duì)通道70形成適當(dāng)?shù)碾娺B接。這樣能夠在通道的位置上使用粘結(jié)劑小滴并將該屏蔽放置在該小滴中，從而在EMI屏蔽42和該通道之間形成電連接?？蛇x地，粘結(jié)劑的小滴可以以對(duì)應(yīng)于通道70的構(gòu)圖的方式設(shè)置在EMI屏蔽42上，并且然后將該封裝10和涂覆粘結(jié)劑的EMI屏蔽42放置在印刷電路板64上。
通過(guò)使用在印刷電路板上戰(zhàn)略地形成的通道將EMI屏蔽接地于接地平面的更完全的說(shuō)明描述在與此一道提交的名稱為“用于印刷電路板的電磁干擾屏蔽”、同時(shí)待審并且共有的美國(guó)專利申請(qǐng)＿＿＿(代理律師案卷號(hào)020843-002810US)，其整個(gè)內(nèi)容結(jié)合于此供參考。
圖9示出本發(fā)明的另一種屏蔽方案。示于圖9的屏蔽方案可附加于通道的網(wǎng)絡(luò)使用，還可作為對(duì)通道的網(wǎng)絡(luò)的一種替換。如圖9所示，在該電子元件封裝10的下面并圍繞該電子元件封裝10的印刷電路板的表面的一部分用諸如銅、鎳、金、銀、錫、鉛或其組合等的導(dǎo)電材料74鍍上。
在這種結(jié)構(gòu)中，電子元件封裝10用敷形涂層24封裝，該敷形涂層24通常是絕緣的，因此防止電子元件封裝與導(dǎo)電材料74短路。從電子元件封裝10向外延伸的布線連接將延伸到特定的單個(gè)引線焊盤76以便為封裝10形成所希望的電通路。如果不使用敷形涂層來(lái)隔離電子元件封裝10的底部，用于防止該封裝10短路的另一種方法是施加絕緣材料，例如PBT、聚碳酸酯、Ultem、teflon、Kapton、聚芘咯(polypyrroyle)、碳氟化合物等，以保護(hù)封裝10不與暴露的導(dǎo)電材料74短路。
優(yōu)選地，導(dǎo)電材料74可以是與接地跡線52相同的材料。正如可以看到的，單個(gè)的引線焊盤76可以設(shè)置在印刷電路板64的表面上并且被非導(dǎo)電表面78(例如印刷電路板或另外的絕緣材料)圍繞。因此，電子元件封裝10的引線支架66可以仍然接觸印刷電路板64上的引線焊盤76，而導(dǎo)電材料74將不影響信號(hào)通路或信號(hào)質(zhì)量。雖然沒(méi)有示出，導(dǎo)電材料74可以與通道或其他導(dǎo)電元件電接觸，這使得導(dǎo)電材料能夠接地于諸如接地平面的接地層。
如果希望，該EMI屏蔽可以直接連接于導(dǎo)電材料74以使該EMI屏蔽接地。在這樣的實(shí)施例中，將不需要接地跡線52。但是在其他實(shí)施例中，該EMI屏蔽可以接地于接地跡線52并且將不與導(dǎo)電材料74接觸。在這樣的實(shí)施例中，用絕緣空間80將導(dǎo)電材料74與接地跡線52分開。
雖然本發(fā)明的附圖示出了多個(gè)不同的電子元件封裝結(jié)構(gòu)，但是應(yīng)當(dāng)理解，本發(fā)明的構(gòu)思可以應(yīng)用于其他類型的芯片和封裝結(jié)構(gòu)。例如，本發(fā)明可以很容易地適于與下述封裝一起使用小外廓封裝(SOP)、薄形小外廓封裝(TSOP)、小外廓J形引線封裝(SOJ)、四邊扁平封裝(QFP)、四邊扁平J形引線封裝(QFJ)、四邊扁平無(wú)引線封裝(QFN)、插片載體封裝(TFP)、或諸如倒裝芯片球柵格陣列(FC-BGA)、插片自動(dòng)連接球柵格陣列(TAB-BGA)、增強(qiáng)的球柵格陣列(EBGA)、精細(xì)間距球柵格陣列(FBGA)、面向下的并且熱增強(qiáng)的球柵格陣列(FDB-BGA)這樣的球柵格陣列。
雖然已經(jīng)描述了本發(fā)明的優(yōu)選實(shí)施例，但是本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，在不脫離本發(fā)明的精神實(shí)質(zhì)和范圍的情況下可以使用各種修改、替代和等同物。例如，可以用成形的金屬罩代替導(dǎo)電地涂覆的聚合物屏蔽。而且，上述任何芯片封裝可以選擇地包括連接于芯片非有源表面的散熱裝置或散熱器(未示出)。
權(quán)利要求
1.一種有屏蔽的電子元件封裝，包括芯片；包括多個(gè)跡線的基底；多個(gè)引線，其將芯片的有源表面電連接于基底中的所述多個(gè)跡線；連接于基底中的所述跡線的外部焊球觸點(diǎn)，其中所述焊球觸點(diǎn)從基底的表面延伸并且被構(gòu)造成連接于印刷電路板上的導(dǎo)電引線；導(dǎo)電地涂敷的聚合物屏蔽，其形成圍繞所述芯片和所述多個(gè)引線的至少一部分的凹腔，其中所述導(dǎo)電地涂敷的聚合物屏蔽可電連接于接地跡線；以及設(shè)置在導(dǎo)電地涂敷的聚合物屏蔽上的絕緣的敷形涂層，以便封裝所述芯片和多個(gè)引線，其中所述絕緣的敷形涂層使所述外部焊球觸點(diǎn)露出。
2.如權(quán)利要求1的有屏蔽的電子元件封裝，其中所述接地跡線設(shè)置在所述基底中，并且與一些外部焊球觸點(diǎn)電連通。
3.如權(quán)利要求2的有屏蔽的電子元件封裝，其中所述導(dǎo)電地涂敷的聚合物屏蔽的一部分可以用導(dǎo)電粘結(jié)劑連接于所述接地跡線。
4.如權(quán)利要求1的有屏蔽的電子元件封裝，其中所述接地跡線設(shè)置在印刷電路板表面上，其中所述導(dǎo)電地涂敷的聚合物屏蔽的端部可以延伸超過(guò)所述敷形涂層和所述基底的外表面，并且被構(gòu)造成接觸所述印刷電路板上的表面接地跡線。
5.如權(quán)利要求1的有屏蔽的電子元件封裝，其中所述導(dǎo)電地涂敷的聚合物屏蔽包括頂表面和多個(gè)側(cè)壁，其中凸緣在基本平行于所述基底第一表面的平面中以一定角度從所述側(cè)壁延伸。
6.如權(quán)利要求5的有屏蔽的電子元件封裝，其中所述導(dǎo)電地涂敷聚的合物屏蔽包括熱塑樹脂層和在所述樹脂層的至少一個(gè)表面上的至少一個(gè)金屬層。
7.如權(quán)利要求6的有屏蔽的電子元件封裝，其中所述金屬層的厚度在約1微米和約50微米之間。
8.如權(quán)利要求6的有屏蔽的電子元件封裝，其中所述金屬層包括真空淀積的金屬涂層。
9.如權(quán)利要求6的有屏蔽的電子元件封裝，其中所述金屬層設(shè)置在面向所述芯片和所述基底的熱塑樹脂層的表面上，其中所述金屬層電接觸所述接地跡線。
10.如權(quán)利要求5的有屏蔽的電子元件封裝，其中所述熱塑樹脂層包括高溫?zé)岢尚伪∧ぁ?br> 11.如權(quán)利要求1的有屏蔽的電子元件封裝，其中所述導(dǎo)電地涂敷的聚合物屏蔽包括多個(gè)小孔。
12.如權(quán)利要求11的有屏蔽的電子元件封裝，其中所述小孔被定位并且其尺寸被做成使所述多個(gè)引線被電連接于基底中的所述多個(gè)跡線。
13.如權(quán)利要求1的有屏蔽的電子元件封裝，其中所述導(dǎo)電地涂敷的聚合物屏蔽產(chǎn)生在敷形涂層和所述芯片之間的間隔。
14.如權(quán)利要求1的有屏蔽的電子元件封裝，還包括設(shè)置在所述芯片和所述導(dǎo)電地涂敷聚的合物屏蔽之間的填充材料。
15.如權(quán)利要求14的有屏蔽的電子元件封裝，其中所述填充材料具有類似于它所封裝的電子芯片的熱膨脹系數(shù)的熱膨脹系數(shù)。
16.如權(quán)利要求14的有屏蔽的電子元件封裝，其中所述填充材料具有類似于所述敷形涂層的熱膨脹系數(shù)的熱膨脹系數(shù)。
17.如權(quán)利要求13的有屏蔽的電子元件封裝，其中所述凹腔的尺寸做成接納與所述芯片連接的散熱裝置。
18.如權(quán)利要求17的有屏蔽的電子元件封裝，還包括延伸通過(guò)所述導(dǎo)電地涂敷的聚合物屏蔽和所述散熱裝置的多個(gè)通道，其中，所述敷形涂層填充所述多個(gè)通道。
19.如權(quán)利要求1的有屏蔽的電子元件封裝，其中所述導(dǎo)電地涂敷的聚合物屏蔽包括多個(gè)分層的導(dǎo)電地涂敷的聚合物層。
20.如權(quán)利要求1的有屏蔽的電子元件封裝，其中將所述芯片的有源表面電連接于所述基底中的所述多個(gè)跡線的所述多個(gè)引線包括焊接凸起陣列。
21.如權(quán)利要求1的有屏蔽的電子元件封裝，其中將所述芯片的有源表面電連接于所述基底中的所述多個(gè)跡線的所述多個(gè)引線包括多個(gè)延長(zhǎng)的的布線。
22.一種有屏蔽的封裝，包括包含有源表面的芯片；包含多個(gè)跡線的基底；將所述芯片的有源表面電連接于所述基底中的多個(gè)跡線的多個(gè)引線；連接于所述基底中的跡線的外部觸點(diǎn)，其中所述外部觸點(diǎn)被構(gòu)造成連接于印刷電路板上的導(dǎo)電引線；形成圍繞所述芯片的至少一部分的凹腔的導(dǎo)電地涂敷的聚合物屏蔽，其中所述導(dǎo)電的涂敷聚合物屏蔽電連接于所述基底中的接地跡線；設(shè)置在由所述導(dǎo)電地涂敷的聚合物屏蔽形成的凹腔中的填充材料；以及設(shè)置在導(dǎo)電地涂敷的聚合物屏蔽上的敷形涂層，用于封裝所述芯片和多個(gè)引線，其中所述絕緣的敷形涂層使外部焊球觸點(diǎn)露出。
23.如權(quán)利要求22的有屏蔽的封裝，其中，所述填充材料包括散熱器。
24.如權(quán)利要求23的有屏蔽的封裝，其中所述散熱器和所述導(dǎo)電地涂敷的聚合物屏蔽包括多個(gè)通道，其中，所述敷形涂層填充所述多個(gè)通道。
25.如權(quán)利要求22的有屏蔽的封裝，其中所述外部觸點(diǎn)包括焊盤和焊球凸起。
26.如權(quán)利要求22的有屏蔽的封裝，其中所述導(dǎo)電地涂敷的聚合物屏蔽包括頂表面和多個(gè)側(cè)壁，其中凸緣在基本平行于所述基底第一表面的平面中以一定角度從所述側(cè)壁延伸。
27.如權(quán)利要求26的有屏蔽的封裝，其中所述導(dǎo)電地涂敷的聚合物屏蔽包括熱塑樹脂層和在所述樹脂層的至少一個(gè)表面上的至少一個(gè)金屬層。
28.一種制造有屏蔽的封裝的方法，包括提供包括多個(gè)引線的基底；將芯片的有源表面電連接于所述多個(gè)引線；將導(dǎo)電地涂敷的樹脂層連接于所述基底，以便所述芯片被定位在所述基底和所述導(dǎo)電地涂敷的樹脂層之間的凹腔中；使所述導(dǎo)電地涂敷的樹脂層接地；以及在所述導(dǎo)電地涂敷的樹脂層的至少一部分上施加敷形涂層，以便封裝所述芯片和所述基底的至少一部分。
29.如權(quán)利要求28的方法，還包括通過(guò)使樹脂層成形并且在所述成形的樹脂層的至少一個(gè)表面上淀積至少一個(gè)導(dǎo)電層來(lái)形成所述導(dǎo)電地涂敷的樹脂層。
30.如權(quán)利要求28的方法，還包括用填充材料填充所述凹腔。
31.如權(quán)利要求28的方法，還包括將焊球凸起陣列連接于所述基底的露出的焊盤上。
32.如權(quán)利要求28的方法，其中接地所述導(dǎo)電地涂敷的樹脂層包括延伸在所述敷形涂層外面的所述導(dǎo)電地涂敷的樹脂層，并且使所述導(dǎo)電地涂敷的樹脂層接觸印刷電路板上的接地跡線。
33.如權(quán)利要求28的方法，還包括將散熱裝置連接于所述芯片。
全文摘要
本發(fā)明提供用于屏蔽電子元件封裝的方法和裝置。在一個(gè)實(shí)施例中，EMI屏蔽(42)一體地形成在鄰近芯片(12)的封裝內(nèi)并接地。EMI屏蔽(42)可以是金屬化的成形的聚合物層(34)并且可以完全設(shè)置在封裝內(nèi)或者它可以延伸到封裝的外面。
文檔編號(hào)H01L23/04GK1774804SQ200480010204
公開日2006年5月17日 申請(qǐng)日期2004年4月15日 優(yōu)先權(quán)日2003年4月15日
發(fā)明者羅基·R·阿諾德, 約翰·C·扎爾加尼斯, 法布里齊奧·蒙陶蒂 申請(qǐng)人:波零公司