專利名稱：具有一隔離結構的高電壓ldmos晶體管的制作方法
技術領域：
本發(fā)明涉及半導體裝置，且尤其涉及一種橫向功率MOSFET(金屬氧化物半導體場效應晶體管)。
背景技術：
用于集成具有控制電路系統(tǒng)的電源開關的單片工藝已成為電源IC領域發(fā)展的主要趨勢。目前，LDMOS(橫向雙擴散金屬氧化物半導體，lateraldouble diffusion MOS)工藝尤其被應用于制造單片IC。LDMOS工藝涉及在半導體襯底的表面上執(zhí)行平面擴散以形成定向于橫向方向上的主要電流路徑。由于使用典型IC工藝制造橫向MOSFET，因此可將控制電路和橫向功率MOSFET集成到單片電源IC上。
圖1展示一電源變換器的方塊圖。變壓器200為單片電源IC500的負載。使用具有一漏極10、一源極20以及一多晶硅柵極40的LDMOS晶體管100來開關變壓器200。利用電阻器400來感測LDMOS晶體管100的切換電流Is以便進行功率控制?？刂破?00生成一控制信號以驅動LDMOS晶體管100進行功率變換。為了降低成本和優(yōu)化切換性能，在同一襯底上建構控制器300和LDMOS晶體管100。采用了使用低厚度EPI或N型阱的減小表面電場(RESURF)技術的LDMOS工藝能夠獲得具有高擊穿電壓與低接通電阻。
近來，在下列文獻中已經(jīng)提出了高電壓LDMOS晶體管的發(fā)展Klas H.Eklund的美國專利第4,811,075號，題為″High Voltage MOS Transistors″；Vladimir Rumennik和Robert W.Busse的美國專利第5,258,636號，題為″Narrow Radius Tips for High Voltage Semiconductor Devices withInterdigitated Source and Drain Electrodes″；但是，這些現(xiàn)有技術的缺點是前述LDMOS晶體管具有較高的接通電阻。舉例而言，在以下文獻中提出了高電壓和低接通電阻LDMOS晶體管Klas H.Eklind的美國專利第5,313,082號，題為″High Voltage MOS Transistor with a LowOn-Resistance″；Gen Tada、Akio Kitamura、Masaru Saito以及NaotoFujishima的美國專利第6,525,390 B2號，題為″MIS Semiconductor Devicewith Low On Resistance and High Breakdown Voltage″；VladimirRumennik、Donald R.Disney以及Janardhanan S.Ajit的美國專利第6,570,219 B1號，題為″High-voltage Transistor with Multi-layerConductor Region″；Masaaki Noda的美國專利第6,617,652 B2號，題為″High Breakdown Voltage Semiconductor Device″。盡管能夠制造高電壓和低接通電阻LDMOS晶體管，但是制造工藝的復雜性增加了制造成本和/或降低了產(chǎn)品良率(production yield)。這些所提出的晶體管的另一個缺點是非隔離(none-isolated)源極結構。非隔離晶體管電流可在襯底上流動。這可能會在控制電路300中生成噪聲干擾。還有，LDMOS晶體管100的切換電流Is可能生成地彈跳(ground bounce)從而干擾控制電路300。還有，只有經(jīng)過隔離的LDMOS晶體管才能限制電流(current flow)。因此，能夠通過電阻器400精確測量切換電流Is。為了解決這些問題，本發(fā)明提出一種LDMOS結構以在單片集成電路上獲得高擊穿電壓、低接通電阻及隔離結構的晶體管。

發(fā)明內容
根據(jù)本發(fā)明的一種隔離高電壓LDMOS晶體管包括一P型襯底。LDMOS晶體管還包括一第一擴散區(qū)以及一第二擴散區(qū)，其具有N型導電離子以在P型襯底中形成一N型阱。第一擴散區(qū)還包括一擴展漏極區(qū)。具有N+型導電離子的漏極擴散區(qū)形成一漏極區(qū)。該漏極區(qū)形成于該擴展漏極區(qū)中。含有P型導電離子的第三擴散區(qū)形成位于該擴展漏極區(qū)中的一P型場區(qū)和多個分離的P型場區(qū)。分離的P型場區(qū)比P型場區(qū)更接近漏極區(qū)。具有N+型導電離子的一源極擴散區(qū)形成一源極區(qū)。含有P+型導電離子的一接觸擴散區(qū)形成一接觸區(qū)。含有P型導電型離子的第四擴散區(qū)形成隔離的P型阱以防止擊穿。位于第二擴散區(qū)的隔離P型阱包圍起源極區(qū)和接觸區(qū)。位于N型阱的擴展漏極區(qū)中的P型場區(qū)和分離的P型場區(qū)在N型阱中形成接面場以空乏一漂移區(qū)。因而，一通道延伸穿過N型阱形成于源極區(qū)與漏極區(qū)之間。分離的P型場區(qū)減低了通道的接通電阻。將一多晶硅柵極安置在通道之上以控制流入通道的電流。此外，由第二擴散區(qū)生成的該N型阱的部分為源極區(qū)提供一低阻抗路徑以限制流入漏極區(qū)與源極區(qū)之間的電流。
上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，并可依照說明書的內容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細說明如后。
包括附圖以提供對本發(fā)明進一步的理解，且作為說明書的一部分。本發(fā)明的具體實施方式
由以下實施例及其附圖詳細給出。


圖1展示一電源變換器的示意性方塊圖。
圖2展示根據(jù)本發(fā)明優(yōu)選實施例的LDMOS晶體管的橫截面圖。
圖3展示圖2所示的LDMOS晶體管的頂視圖。
圖4展示在650V電壓施加到根據(jù)本發(fā)明優(yōu)選實施例的LDMOS晶體管的漏極區(qū)時的電場分布。
具體實施例方式
圖2展示一LDMOS晶體管100的橫截面圖。LDMOS晶體管100包括一P型襯底90。LDMOS晶體管100還包括一第一擴散區(qū)33以及一第二擴散區(qū)37，其含有N型導電離子以在P型襯底90中形成一N型阱30。第一擴散區(qū)33還包括一擴展漏極區(qū)50。由第一擴散區(qū)33在N型阱30中形成的具有N+型導電離子的漏極擴散區(qū)53在擴展漏極區(qū)50中產(chǎn)生一漏極區(qū)52。含有P型導電離子的第三擴散區(qū)在擴展漏極區(qū)50中形成一P型場區(qū)60、多個分離的P型場區(qū)61和62。分離的P型場區(qū)61和62比P型場區(qū)60更接近漏極區(qū)52。由第二擴散區(qū)37在N型阱30中形成的具有N+型導電離子的源極擴散區(qū)55產(chǎn)生一源極區(qū)56。由第二擴散區(qū)37在N型阱30中形成的含有P+型導電離子的接觸擴散區(qū)57產(chǎn)生一接觸區(qū)58。由第二擴散區(qū)37在N型阱30中形成的含有P型導電離子的第四擴散區(qū)67產(chǎn)生一隔離P型阱65以防止擊穿。隔離P型阱65包圍起源極區(qū)56和接觸區(qū)58。P型場區(qū)60、分離的P型場區(qū)61和62在N型阱30中形成接面場以空乏一漂移區(qū)。
一通道延伸穿過N型阱30形成于源極區(qū)56與漏極區(qū)52之間。分離的P型場區(qū)61和62還能夠減低該通道的接通電阻。在P型襯底90上形成一薄柵氧化層81和一厚場氧化層87。在薄柵氧化層81和厚場氧化層87的部分上設置一多晶硅柵極40以控制流入該通道的電流。在漏極擴散區(qū)53與厚場氧化層87之間形成一漏極間隙71以在漏極擴散區(qū)53與場氧化層87之間保持一間隔。在厚場氧化層87與隔離P型阱65之間形成一源極間隙72以在厚場氧化層87與隔離P型阱65之間保持一間隔。適當放置漏極間隙71與源極間隙72能有效增加LDMOS晶體管100的擊穿電壓。漏極間隙71還可減低通道的接通電阻。
絕緣層85和86覆蓋多晶硅柵極40、厚場氧化層87以及厚場氧化層88。舉例而言，絕緣層85和86是由二氧化硅制成。漏極金屬觸點15為一用以與漏極擴散區(qū)53接觸的金屬電極。源極金屬觸點25為一用以與源極擴散區(qū)55和接觸擴散區(qū)57接觸的金屬電極。
圖3為圖2所示的LDMOS晶體管100的頂視圖。LDMOS晶體管100包括一漏極10、一源極20、多晶硅柵極40、用于漏極10的焊盤12、用于源極20的焊盤22、用于多晶硅柵極40的焊盤42。
參照圖2和圖3，擴展漏極區(qū)50和漏極擴散區(qū)53形成漏極10。隔離P型阱65、源極擴散區(qū)55和接觸擴散區(qū)57形成源極20。焊盤12連接到漏極10的漏極金屬觸點15。焊盤22連接到源極20的源極金屬觸點25。焊盤42連接到多晶硅柵極40。位于P型場區(qū)60以及分離的P型場區(qū)61和62之下的N型阱30從漏極10連接到源極20。位于分離的P型場區(qū)61與62之間的N型阱30的部分減低了通道的接通電阻。
位于擴展漏極區(qū)50中的P型場區(qū)60以及分離的P型場區(qū)61和62在N型阱30中形成一接面場。N型阱30、P型場區(qū)60以及分離的P型場區(qū)61和62空乏該漂移區(qū)，其在N型阱30中建立電場并且有助于提高擊穿電壓。為了獲得高擊穿電壓，在擊穿發(fā)生之前必須完全空乏擴展漏極區(qū)50。即使漂移區(qū)的摻雜密度較高，N型阱30、P型場區(qū)60以及分離的P型場區(qū)61和62也會使擴展漏極區(qū)50在發(fā)生擊穿之前被空乏。這允許漂移區(qū)具有較高摻雜密度并且可實現(xiàn)低電阻。
圖4展示了在將650 V電壓施加到LDMOS晶體管100的漏極區(qū)52時的電場分布。粗體虛線分別表示0V、100V、200V、300V、400V、500V、550V、600V以及650V的電勢電壓。
此外，由第二擴散區(qū)37生成的N型阱30的部分為源極區(qū)56提供一低阻抗路徑，其限制晶體管漏極區(qū)52與源極區(qū)56之間流動的電流。
本發(fā)明的LDMOS晶體管100使用簡單結構來實現(xiàn)高擊穿電壓、低接通電阻以及隔離性能。此外，降低了成本并且能夠提高產(chǎn)品合格率。
以上所述，是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內，當可利用上述揭示的技術內容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術方案的內容，依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內。
權利要求
1.一種晶體管，其特征在于其包括一P型襯底；形成于所述P型襯底中的一第一擴散區(qū)以及一第二擴散區(qū)；其中含有N型導電離子的所述第一擴散區(qū)和所述第二擴散區(qū)在所述P型襯底中形成一N型阱；其中所述第一擴散區(qū)包括一擴展漏極區(qū)；一含有N+型導電離子的漏極擴散區(qū)，在所述擴展漏極區(qū)中形成一漏極區(qū)；一含有P型導電離子的第三擴散區(qū)，包括形成于所述擴展漏極區(qū)中的一P型場區(qū)和多個分離的P型場區(qū)；其中所述分離的P型場區(qū)與所述P型場區(qū)相比更接近所述漏極區(qū)，且其中所述P型場區(qū)和所述分離的P型場區(qū)生成一接面場；一具有N+型導電離子的源極擴散區(qū)，在由所述第二擴散區(qū)形成的所述N型阱中形成一源極；一通道，形成于所述源極區(qū)與所述漏極區(qū)之間；一多晶硅柵極，形成于所述通道之上以控制所述通道流動的電流；一含有P+型導電離子的接觸擴散區(qū)，在由所述第二擴散區(qū)形成的所述N型阱中形成一接觸區(qū)；和一含有P型導電離子的第四擴散區(qū)，在由所述第二擴散區(qū)形成的所述N型阱中形成一隔離P型阱以防止擊穿，其中所述隔離P型阱封閉所述源極區(qū)和所述接觸區(qū)。
2.根據(jù)權利要求1所述的晶體管，其特征在于其中由所述第二擴散區(qū)形成的所述N型阱為所述源極區(qū)提供一低阻抗路徑并且限制所述漏極區(qū)與所述源極區(qū)之間的一晶體管電流。
3.根據(jù)權利要求1所述的晶體管，其特征在于其還包括一薄柵氧化層，形成于所述通道之上；一厚場氧化層，橫向鄰近于所述薄柵氧化層而形成；一漏極間隙，形成于所述漏極擴散區(qū)與所述厚場氧化層之間以在所述漏極擴散區(qū)與所述厚場氧化層之間保持一間隔；一源極間隙，形成于所述厚場氧化層與所述隔離P型阱之間以在所述厚場氧化層與所述隔離P型阱之間保持一間隔；一絕緣層，覆蓋所述多晶硅柵極和所述厚場氧化層；一漏極金屬觸點，具有用以與所述漏極擴散區(qū)接觸的一第一金屬電極；和一源極金屬觸點，具有用以與所述源極擴散區(qū)和所述接觸擴散區(qū)接觸的一第二金屬電極。
4.根據(jù)權利要求1所述的晶體管，其特征在于其還包括一漏極焊盤，用于連接到一漏極的所述漏極金屬觸點；一源極焊盤，用于連接到一源極的所述源極金屬觸點；和一柵極焊盤，用于連接到所述多晶硅柵極。
5.根據(jù)權利要求1所述的晶體管，其特征在于其中所述P型場區(qū)和所述分離的P型場區(qū)在所述N型阱中形成接面場以空乏一漂移區(qū)。
全文摘要
本發(fā)明是有關于一種高電壓LDMOS晶體管，包括位于一N型阱的一擴展漏極區(qū)中的一P型場區(qū)和多個分離的P型場區(qū)。P型場區(qū)和分離的P型場區(qū)在N型阱中形成接面場，其中一漂移區(qū)在擊穿發(fā)生前被完全空乏。因此，獲得較高擊穿電壓并且允許N型阱可具有較高摻雜密度。較高的摻雜密度能夠有效減小LDMOS晶體管的接通電阻。此外，在源極擴散區(qū)之下生成的N型阱部分為源極區(qū)提供一低阻抗路徑，其限制了漏極區(qū)與源極區(qū)之間的晶體管電流。
文檔編號H01L29/739GK1849710SQ200480025933
公開日2006年10月18日 申請日期2004年7月2日 優(yōu)先權日2004年2月24日
發(fā)明者黃志豐, 楊大勇, 林振宇, 簡鐸欣 申請人:崇貿科技股份有限公司