專利名稱：集成電路芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種集成電路芯片，特別是涉及一種具有靜電防護(hù)線路繞線架構(gòu)的集成電路芯片。
背景技術(shù)：
為了防止電子系統(tǒng)的信號(hào)輸入端受到靜電沖擊，現(xiàn)有技術(shù)是在系統(tǒng)的輸入端耦合一靜電防護(hù)電路。
如圖1所示，一種現(xiàn)有的靜電防護(hù)電路1被電連接在一輸入墊21與一內(nèi)部電路22之間，輸入墊21接收一外部信號(hào)并將外部信號(hào)傳遞至內(nèi)部電路22，靜電防護(hù)電路1包括二個(gè)二極管11、12，二極管11、12分別電連接電源VDD、VSS。
如圖2所示，以二極管11而言，其上方的繞線架構(gòu)為指叉式布局，A-A’線段及B-B’線段的剖面結(jié)構(gòu)如圖3所示，其中二極管11被設(shè)置在一襯底16上，二極管11、12上方的繞線架構(gòu)依序?yàn)閷?dǎo)電層15、14、13，導(dǎo)電層13分別與輸入墊21及電源VDD電連接，另外，在二極管12的上方，導(dǎo)電層13分別與輸入墊21及電源VSS電連接。另外，現(xiàn)有技術(shù)亦可將靜電防護(hù)電路1的二極管11、12替換為晶體管，例如以P型金屬氧化物半導(dǎo)體(PMOS)替換二極管11，N型金屬氧化物半導(dǎo)體(NMOS)替換二極管12。
當(dāng)靜電流由信號(hào)線輸入至輸入墊21時(shí)，二極管11、12被靜電流導(dǎo)通，因此靜電流不會(huì)流入內(nèi)部電路22，所以內(nèi)部電路22得以不受靜電流沖擊。
然而，內(nèi)部電路22雖然可藉由靜電防護(hù)電路1避免受到靜電流沖擊，但是在正常操作下，靜電防護(hù)電路1的繞線布局容易因線路彼此耦合而產(chǎn)生雜散電容，例如金屬層13、14、15間的雜散電容、金屬層13、14、15和襯底16間的雜散電容，若輸入墊21設(shè)置于金屬層13上方時(shí)，金屬層13、14、15和輸入墊21間的雜散電容又較其他雜散電容大。
當(dāng)這些雜散電容耦合至內(nèi)部電路22時(shí)將影響內(nèi)部電路22的性能，特別是內(nèi)部電路22為一射頻電路(例如低噪音放大器等)，雜散電容會(huì)使內(nèi)部電路22產(chǎn)生額外的負(fù)載，造成內(nèi)部電路22性能減低。
因此，如何提供一種具有靜電防護(hù)線路繞線架構(gòu)的集成電路芯片，以期能夠減少線路間雜散電容的影響，進(jìn)而減低靜電防護(hù)電路對(duì)于所配電子系統(tǒng)的影響，提升所配電子系統(tǒng)的性能，正是當(dāng)前重要的課題之一。
實(shí)用新型內(nèi)容有鑒于上述課題，本實(shí)用新型的目的為提供一種能夠減少線路間雜散電容的具有靜電防護(hù)線路繞線架構(gòu)的集成電路芯片。
為達(dá)上述目的，依據(jù)本實(shí)用新型的一種靜電防護(hù)線路繞線架構(gòu)與一靜電防護(hù)元件配合，靜電防護(hù)線路繞線架構(gòu)包括一第一導(dǎo)電層以及一第二導(dǎo)電層。第一導(dǎo)電層被設(shè)置在靜電防護(hù)元件上并與靜電防護(hù)元件電連接；第二導(dǎo)電層被設(shè)置在第一導(dǎo)電層上并與第一導(dǎo)電層電連接，且第二導(dǎo)電層的長度或投影面積分別不大于第一導(dǎo)電層的長度或投影面積。
為達(dá)上述目的，依據(jù)本實(shí)用新型的一種靜電防護(hù)電路應(yīng)用于一輸入墊與一電源，靜電防護(hù)電路包括一靜電防護(hù)元件、一第一導(dǎo)電層以及一第二導(dǎo)電層。第一導(dǎo)電層被設(shè)置在該靜電防護(hù)元件上并具有一第一電路與一第二電路，第一電路與第二電路分別與靜電防護(hù)元件電連接；第二導(dǎo)電層被設(shè)置在第一導(dǎo)電層上并具有一第三電路與一第四電路，第三電路與第四電路分別與第一導(dǎo)電層的第一電路與第二電路電連接，第三電路與輸入墊電連接，第四電路與電源電連接，且第二導(dǎo)電層的長度或投影面積分別不大于第一導(dǎo)電層的長度或投影面積。
為達(dá)上述目的，依據(jù)本實(shí)用新型的一種集成電路芯片包括至少一輸入墊，至少一內(nèi)部電路以及一靜電防護(hù)電路。靜電防護(hù)電路被耦合在輸入墊與內(nèi)部電路之間，靜電防護(hù)電路包括一靜電防護(hù)元件、一第一導(dǎo)電層及一第二導(dǎo)電層；第一導(dǎo)電層被設(shè)置在靜電防護(hù)元件上并與靜電防護(hù)元件電連接；第二導(dǎo)電層被設(shè)置在第一導(dǎo)電層上并與第一導(dǎo)電層及輸入墊電連接，且第二導(dǎo)電層的長度或投影面積分別不大于第一導(dǎo)電層的長度或投影面積。
承上所述，因依據(jù)本實(shí)用新型的具有靜電防護(hù)線路繞線架構(gòu)的集成電路芯片中，第二導(dǎo)電層的長度或投影面積分別不大于第一導(dǎo)電層的長度或投影面積，故能夠減少導(dǎo)電層間的雜散電容，進(jìn)而減低靜電防護(hù)電路對(duì)于所配電子系統(tǒng)的影響，提升所配電子系統(tǒng)的性能。


圖1為一種現(xiàn)有靜電防護(hù)電路的電路方塊圖；圖2為一種現(xiàn)有靜電防護(hù)電路的示意圖；圖3為一種現(xiàn)有靜電防護(hù)電路的另一示意圖；圖4為依據(jù)本實(shí)用新型較佳實(shí)施例的一種靜電防護(hù)線路繞線架構(gòu)的示意圖；圖5為依據(jù)本實(shí)用新型較佳實(shí)施例的一種靜電防護(hù)線路繞線架構(gòu)中電路為指叉式設(shè)置的示意圖；圖6為依據(jù)本實(shí)用新型較佳實(shí)施例的一種靜電防護(hù)線路繞線架構(gòu)包括一輸入墊的示意圖；圖7為依據(jù)本實(shí)用新型較佳實(shí)施例的一種靜電防護(hù)線路繞線架構(gòu)中電路為方框交錯(cuò)式設(shè)置的示意圖；以及圖8為依據(jù)本實(shí)用新型較佳實(shí)施例的一種靜電防護(hù)電路的一電路方塊圖。
元件符號(hào)說明1靜電防護(hù)電路11、12二極管13-15導(dǎo)電層16襯底21輸入墊22內(nèi)部電路3靜電防護(hù)線路繞線架構(gòu)30輸入墊
31-33、38導(dǎo)電層311、312、321、322、331、332、381、382電路34-36、37、39導(dǎo)電部4集成電路芯片41靜電防護(hù)元件42襯底43、44靜電防護(hù)電路45內(nèi)部電路VDD、VSS電源具體實(shí)施方式
以下將參照相關(guān)附圖，說明依據(jù)本實(shí)用新型較佳實(shí)施例的一種靜電防護(hù)線路繞線架構(gòu)。
如圖4所示，一種靜電防護(hù)線路繞線架構(gòu)3與一靜電防護(hù)元件41配合，靜電防護(hù)線路繞線架構(gòu)3包括多個(gè)導(dǎo)電層31-33。導(dǎo)電層31被設(shè)置在靜電防護(hù)元件41上并與靜電防護(hù)元件41電連接，導(dǎo)電層32、33依序設(shè)置于導(dǎo)電層31上，導(dǎo)電層31-33之間彼此電連接，且導(dǎo)電層32、33的長度或投影面積分別不大于導(dǎo)電層31、32的長度或投影面積。
在本實(shí)施例中，靜電防護(hù)元件41被設(shè)置在一襯底42，靜電防護(hù)元件41可包括一二極管或一晶體管(如PMOS或NMOS)。靜電防護(hù)元件41與其上方導(dǎo)電層31間通過至少一導(dǎo)電部34電連接，導(dǎo)電層31-33之間分別通過導(dǎo)電部35-36電連接，導(dǎo)電部34-36可為導(dǎo)線、導(dǎo)電孔(via)或接觸(contact)。
導(dǎo)電層31-33的材質(zhì)可為金屬或合金，靜電防護(hù)線路繞線架構(gòu)3可應(yīng)用于互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)、雙互補(bǔ)型金屬氧化物半導(dǎo)體(BiCMOS)、砷化鎵(GaAs)或硅化鍺(SiGe)半導(dǎo)體制造方法。
如圖5、6與7所示，導(dǎo)電層31-33分別包括多個(gè)電路311-312、電路321-322與電路331-332，電路311、電路321與電路331彼此電連接，電路311被電連接在靜電防護(hù)元件41的一端，電路321與電路331的長度或投影面積分別不大于電路311與電路321的長度或投影面積；電路312、電路322與電路332彼此電連接，電路312被電連接在靜電防護(hù)元件41的另一端，電路322與電路332的長度或投影面積分別不大于電路312與電路322的長度或投影面積，因此導(dǎo)電層31-33間的雜散電容得以減小。
另一方面，電路321與電路322交錯(cuò)面積亦小于電路311與電路312交錯(cuò)面積，因此導(dǎo)電層32的雜散電容會(huì)小于導(dǎo)電層31的雜散電容。同樣地，導(dǎo)電層33的雜散電容會(huì)小于導(dǎo)電層32的雜散電容。同一導(dǎo)電層中的不同電路(例如電路331與電路332)間的雜散電容減小，靜電防護(hù)線路繞線架構(gòu)的等效電容更因此而減小。
如圖5所示，電路311、電路321、電路331分別與電路312、電路322、電路332為指叉式設(shè)置，電路311與電路312被電連接在靜電防護(hù)元件41的主動(dòng)元件層(active device layer)的二端。如剖面圖所示，導(dǎo)電部36下方依序有導(dǎo)電部35、34如圖6所示，與圖5相比，靜電防護(hù)線路繞線架構(gòu)3進(jìn)一步包括一導(dǎo)電層38與一輸入墊(input pad)30，導(dǎo)電層38被設(shè)置在導(dǎo)電層33上，其中，導(dǎo)電層38包括一電路381與一電路382，電路381通過導(dǎo)電部37與電路331電連接，電路382通過導(dǎo)電部37與電路332電連接。輸入墊30被設(shè)置在導(dǎo)電層38上并與導(dǎo)電層38的電路381與電路382通過導(dǎo)電部39電連接。與現(xiàn)有技術(shù)相比，由于各電路311-332、381-382的長度或投影面積均較輸入墊30少，因此各電路311-332、381-382和輸入墊30間的雜散電容亦可減小。
由于靜電防護(hù)線路的放電電流由輸入墊30流至襯底42，因此輸入墊30與靜電防護(hù)元件41上方繞線層的電流密度最高，因而容易被破壞，與現(xiàn)有技術(shù)相比，靜電防護(hù)線路繞線架構(gòu)3可有效地分散靜電電流到各金屬層，避免上層金屬層因電流密度過高而被破壞。
如圖7所示，在本實(shí)施例中，電路311、電路321、電路331分別與電路312、電路322、電路332為方框交錯(cuò)式設(shè)置，因此導(dǎo)電層31-33間的雜散電容得以減小。本領(lǐng)域技術(shù)人員均可在未脫離本實(shí)用新型精神與范疇內(nèi)對(duì)靜電防護(hù)線路繞線架構(gòu)作其他的變化。例如電路311、電路321、電路331分別與電路312、電路322、電路332亦可為螺旋交錯(cuò)式設(shè)置。
如圖8所示，前述實(shí)施例的靜電防護(hù)線路繞線架構(gòu)3、輸入墊30、靜電防護(hù)元件41與襯底42可應(yīng)用于集成電路芯片4，靜電防護(hù)線路繞線架構(gòu)3、靜電防護(hù)元件41構(gòu)成二靜電防護(hù)電路43、44，另外，集成電路芯片4進(jìn)一步包括至少一內(nèi)部電路45，靜電防護(hù)電路43、44被耦合在輸入墊30與內(nèi)部電路45之間。
在靜電防護(hù)電路43中，電路311與靜電防護(hù)元件41的一端電連接、電路312與靜電防護(hù)元件41的另一端電連接，電路331通過電路321與電路311電連接，電路332通過電路322與電路312電連接，電路331與電源VDD電連接，電路332與輸入墊30電連接。在靜電防護(hù)電路44中，與靜電防護(hù)電路43不同的是電路331與電源VSS電連接。
由于電路311、電路321與電路331的長度或投影面積依序分別不大于前者，且電路312、電路322與電路332的長度或投影面積依序分別不大于前者，因此不同導(dǎo)電層31-33間的電路的雜散電容得以減小，若將輸入墊30設(shè)置于電路331與電路332上方時(shí)，與現(xiàn)有技術(shù)相比，輸入墊30與導(dǎo)電層33之間的雜散電容亦得以減小，因而減低靜電防護(hù)電路43、44內(nèi)產(chǎn)生的雜散電容耦合至內(nèi)部電路45的影響，進(jìn)而提升內(nèi)部電路45的性能。
綜上所述，因依據(jù)本實(shí)用新型的具有靜電防護(hù)線路繞線架構(gòu)的集成電路芯片中，第二導(dǎo)電層的長度或投影面積分別不大于第一導(dǎo)電層的長度或投影面積，故能夠減少導(dǎo)電層間的雜散電容，進(jìn)而減低靜電防護(hù)電路對(duì)于所配電子系統(tǒng)的影響，提升所配電子系統(tǒng)的性能。
權(quán)利要求1.一種集成電路芯片，其特征是包括至少一輸入墊；至少一內(nèi)部電路；以及一靜電防護(hù)電路，被耦合在該輸入墊與該內(nèi)部電路之間，包括一靜電防護(hù)元件、一第一導(dǎo)電層及一第二導(dǎo)電層，該第一導(dǎo)電層被設(shè)置在該靜電防護(hù)元件上并與該靜電防護(hù)元件電連接，該第二導(dǎo)電層，被設(shè)置在該第一導(dǎo)電層上并與該第一導(dǎo)電層及該輸入墊電連接，且該第二導(dǎo)電層的長度或投影面積分別不大于該第一導(dǎo)電層的長度或投影面積。
2.根據(jù)權(quán)利要求1所述的集成電路芯片，其特征是其中該第二導(dǎo)電層的長度或投影面積分別不大于該輸入墊的長度或投影面積。
3.根據(jù)權(quán)利要求1所述的集成電路芯片，其特征是其中該第一導(dǎo)電層包括一第一電路，其被電連接于該靜電防護(hù)元件的一端；以及一第二電路，其被電連接于該靜電防護(hù)元件的另一端。
4.根據(jù)權(quán)利要求3所述的集成電路芯片，其特征是其中該第一電路與該第二電路為指叉式設(shè)置。
5.根據(jù)權(quán)利要求3所述的集成電路芯片，其特征是其中該第一電路與該第二電路為方框交錯(cuò)式設(shè)置。
6.根據(jù)權(quán)利要求3所述的集成電路芯片，其特征是其中該第二導(dǎo)電層包括一第三電路，其被電連接于該第一電路，且該第三電路的長度或投影面積分別不大于該第一電路的長度或投影面積；以及一第四電路，其被電連接于該第二電路，且該第四電路的長度或答復(fù)補(bǔ)正通知書修改的權(quán)利要求書(替換頁)投影面積分別不大于該第二電路的長度或投影面積。
7.根據(jù)權(quán)利要求1所述的集成電路芯片，其特征是進(jìn)一步包括一第三導(dǎo)電層，被設(shè)置在該第二導(dǎo)電層與該輸入墊之間，并與該第二導(dǎo)電層及該輸入墊電連接。
8.根據(jù)權(quán)利要求1所述的集成電路芯片，其特征是其中該靜電防護(hù)元件包括一二極管。
9.根據(jù)權(quán)利要求1所述的集成電路芯片，其特征是其中該靜電防護(hù)元件包括一晶體管。
10.根據(jù)權(quán)利要求1所述的集成電路芯片，其特征是其中電連接是通過至少一導(dǎo)線、導(dǎo)電孔或接觸來實(shí)現(xiàn)的。
專利摘要一種集成電路芯片包括至少一輸入墊，至少一內(nèi)部電路以及一靜電防護(hù)電路。靜電防護(hù)電路被耦合在輸入墊與內(nèi)部電路之間，靜電防護(hù)電路包括一靜電防護(hù)元件、一第一導(dǎo)電層及一第二導(dǎo)電層；第一導(dǎo)電層被設(shè)置在靜電防護(hù)元件上并與靜電防護(hù)元件電連接；第二導(dǎo)電層被設(shè)置在第一導(dǎo)電層上并與第一導(dǎo)電層及輸入墊電連接，且第二導(dǎo)電層的長度或投影面積分別不大于第一導(dǎo)電層的長度或投影面積。
文檔編號(hào)H01L23/60GK2906928SQ200520037729
公開日2007年5月30日 申請(qǐng)日期2005年12月28日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者蔡明霖, 何志龍 申請(qǐng)人:威盛電子股份有限公司