專利名稱：半導(dǎo)體器件中的mim電容和用于該mim電容的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，更為具體的，涉及半導(dǎo)體器件中的 金屬-絕緣體-金屬(MIM)電容。
背景技術(shù)：
用于集成電路中的電容的一種為平坦金屬—絕緣體-金屬 (MIM)電容。平坦MIM電容包括頂層板狀電極和底層板狀電極之 間的MIM電介質(zhì)體。MIM電容通常用于去耦合和旁路用途。通常，平坦MIM電容在利用典型的后端嵌刻工藝集成而被集成 在銅的上方時(shí)會(huì)不可靠并可能早期擊穿，原因是介于銅和平坦MIM 電容之間的層間電介質(zhì)(ILD)中的缺陷。由諸如表面形貌、粗糙度、 顆粒不穩(wěn)定性和銅氧化而引起的缺陷都被認(rèn)為是可靠性失效的可能原 因。為避免此類問題，排除了直接在銅結(jié)構(gòu)上方進(jìn)行MIM布圖。不 幸的是，這對(duì)于可利用的片上MIM區(qū)域是一種嚴(yán)重?fù)p失；這樣限制 了可制造用于去耦和旁路應(yīng)用的電容。由此，存在控制形成于銅之上 的MIM電容缺陷的需求。


本發(fā)明通過示例的方式說明，但不限于此；其中相同的附圖標(biāo)記 表示相似的元件，其中圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施方式的可用于形成MIM電容的半 導(dǎo)體器件的一部分的截面圖。圖2為形成了阻擋層和第一絕緣層之后的圖1的器件。圖3為在平坦化第一絕緣層和淀積第二絕緣層之后的圖2的器件。圖4為MIM疊層形成之后的圖3的器件。 圖5為將MIM疊層構(gòu)圖而形成MIM電容之后的圖4的器件。 圖6為在MIM電容上方形成絕緣層后的圖5的器件。 圖7為在絕緣層中形成過孔之后的圖6的器件。 圖8為在過孔以及頂層互連層中形成接觸后的圖7的器件。 本領(lǐng)域技術(shù)人員會(huì)理解，圖中的元件的說明僅是為了簡(jiǎn)單化和清 晰化的目的，沒有必要按照比例畫出。例如，圖中某些元件的尺寸可 相對(duì)其他元件夸大以幫助提高對(duì)本發(fā)明實(shí)施方式的理解。
具體實(shí)施方式
一般而言，本發(fā)明提供了一種形成具有平坦MIM電容的半導(dǎo)體 器件的方法。平坦MIM電容形成于一個(gè)或者多個(gè)金屬互連層上方。 每個(gè)金屬互連層由層間電介質(zhì)層隔離。電容具有底部板狀電極和頂部 板狀電極。絕緣體形成于板狀電極之間。在形成第一板狀電極之前， 在金屬互連層上方淀積第一絕緣層。利用化學(xué)機(jī)械拋光(CMP)工藝 對(duì)第一絕緣層進(jìn)行平坦化，以去除諸如從下層金屬傳遞過來的缺陷。 然后在平坦化的第一絕緣層上方淀積第二絕緣層以去除諸如因CMP 工藝引起的較小缺陷的另外部分的缺陷。底層板狀電極形成于第二絕 緣層上方。作為電容的電介質(zhì)的絕緣體形成于底層板狀電極之上。最 終在絕緣體上方形成頂層板狀電極。通過平坦化第一絕緣層和在第一絕緣層上方淀積第二絕緣層，在 金屬上方形成比起現(xiàn)有技術(shù)具有實(shí)質(zhì)上更少的缺陷的表面。這樣，平 坦化MIM電容的因缺陷造成的早期絕緣層擊穿得到降低，并因此更 加可靠。圖1~8給出了經(jīng)過根據(jù)本發(fā)明的一系列加工工序以形成平坦 MIM電容的半導(dǎo)體器件10的一部分的說明。圖1給出了可用于形成平坦MIM電容的半導(dǎo)體器件10的一部分 的截面圖。提供了半導(dǎo)體襯底12。在優(yōu)選實(shí)施方式中，半導(dǎo)體襯底12
為硅。但是，也可使用其他半導(dǎo)體材料諸如砷化鎵和絕緣體上硅(SOI)。通常，襯底12包括大量不同的有源和無源半導(dǎo)體器件，例 如金屬-氧化物半導(dǎo)體(MOS)晶體管、雙極型晶體管、電阻和電容。 但是，出于理解本發(fā)明的目的，對(duì)于這些器件的理解并不必要，因此 沒有對(duì)這些器件進(jìn)行說明。在半導(dǎo)體襯底12上方可形成許多互連層并 連接至有源電路。通常，根據(jù)集成電路的復(fù)雜性，可以有少至一個(gè)互 連層或者多于九個(gè)互連層。每個(gè)互連層包括由ILD層隔離的多個(gè)金屬 導(dǎo)體。圖l表示了兩個(gè)互連層。ILD層14淀積于半導(dǎo)體襯底12上。ILD層14可以為通過任何 工藝形成的電介質(zhì)材料層的組合。例如，可以為二氧化硅(Si02)、 摻碳的二氧化硅(如SiCOH)、四乙基正硅酸鹽(TEOS)、摻硼/ 磷的TEOS (BPTEOS)、富硅氧氮化物(SRON )、等離子體增強(qiáng)的 氮化物(PEN )、磷硅酸鹽玻璃(PSG )、碳氮化硅(SiCN )、或者 富硅氧化物(SRO)。優(yōu)選地，利用等離子體增強(qiáng)化學(xué)氣相淀積(PECVD )將ILD層14淀積為厚約4000至10000埃。第一導(dǎo)電層 16利用物理氣相淀積(PVD)、化學(xué)氣相淀積(CVD)、原子層淀積(ALD)、電鍍等及其組合形成于ILD 14上方。在優(yōu)選實(shí)施方式中， 第一導(dǎo)電層16主要為銅。但是，在其他實(shí)施方式中，第一導(dǎo)電層16 可以為鋁或者鋁-銅合金。另外，第一半導(dǎo)體層16可由多個(gè)材料層形 成。例如，在銅嵌刻金屬化方案中，經(jīng)常在形成銅層之前形成包括鉭 或者氮化鉭的擴(kuò)散阻擋層。利用與上述第一ILD層14和第一導(dǎo)電層6相同的材料，在導(dǎo)電 層16上形成第二ILD層18后，形成第二導(dǎo)電層20。在所示的實(shí)施方 式中，給出了兩個(gè)互連層。在其他實(shí)施方式中，可以有少至一個(gè)或者 多于九個(gè)的互連層?；ミB層的導(dǎo)體按照需要利用穿過通孔形成的接觸、 例如接觸22和24,相互連接以及連接至襯底12上的電路。圖2給出了在阻擋層26和絕緣層28形成后的圖1的器件。阻擋 層26作為對(duì)后續(xù)形成的層中的銅的擴(kuò)散阻擋層。在給出的實(shí)施方式 中，阻擋層26為淀積至300到500埃厚度的PEN或者SICN。然后， 利用如TEOS、氟化TEOS ( FTEOS )或者SIOH的電介質(zhì)覆蓋膜在 阻擋層26上淀積絕緣層28至厚度約3000到6000埃。層26和28的 淀積可以傳遞來自第二導(dǎo)電層中的銅的缺陷，并產(chǎn)生另外的缺陷。禮 物，絕緣層28的表面可能像圖2所示那樣較為粗糙。給出的實(shí)施方式 減少了表面缺陷，并且通過在晶片加工過程中利用CMP工藝的平坦 化使得絕緣層28的粗糙度變得光滑。優(yōu)選的CMP工藝為傳統(tǒng)工藝， 利用較硬的研磨墊以及煙氣處理的硅石散布研磨漿的常用流速。另夕卜， 使用去離子化水沖洗晶片，然后進(jìn)行典型的拋光后氫氧化氨機(jī)械擦洗。 在其他實(shí)施方式中，可以使用不同的CMP工藝。圖3給出了經(jīng)過平坦化絕緣層28后的圖2的器件。平坦化絕緣 層28的厚度可達(dá)約3000埃。請(qǐng)注意，在某些實(shí)施方式中，幾乎所有 絕緣層28可以在CMP工藝中除去。在CMP工序后淀積第二絕緣層 32。緣絕層32為諸如淀積至厚度約500到約3000埃的TEOS、FTEOS 或者SICOH的電介質(zhì)覆蓋膜。絕緣層32進(jìn)一步減少了在CMP后殘 留的缺陷。圖4給出了在絕緣層32上形成MIM疊層34之后的圖3的器件。 MIM疊層34包括底部板狀電極層36、絕緣體38和頂部板狀電極層 40。底部板狀電極層36由氮化鉭(TaN)、氮化鈦(TiN )、鋁(Al)、 銅(Cu)、釕(Ru)、銥(Ir)等之一形成。在一個(gè)實(shí)施方式中，底 層板狀電極層36厚約100至1000埃。利用CVD、 PVD、 ALD等或 者其組合在底層板狀電極層36上形成絕緣體38。在一個(gè)實(shí)施方式中， 絕緣體38包括具有高線性度(例如，標(biāo)準(zhǔn)化電容變化通常小于100ppm 電壓?jiǎn)挝?的金屬氧化物，例如氧化鉭和氧化鉿。但是，對(duì)于線性度 不太關(guān)鍵的一般應(yīng)用，諸如氧化鋯、鈦酸鋇鍶(BST )以及鈦酸鍶(STO ) 之類的其他氧化物也是適合的。或者，也可使用非高介電常數(shù)材料的 絕緣體38，例如二氧化硅。此處所用高介電常數(shù)材料為介電常數(shù)比二 氧化硅的大的材料。絕緣體38還可以為等離子體增強(qiáng)氮化物(PEN )， SixNy。頂層板狀電極層40形成于絕緣體38上，可以具有與底層板狀 電極層36相同的成分和厚度。
圖5給出了將MIM疊層進(jìn)行構(gòu)圖以形成平坦MIM電容之后的 圖4的器件。為了隨后將頂層板狀電極層40刻蝕成期望的尺寸和形狀， 淀積并構(gòu)圖光刻膠層(未示出)。然后如業(yè)界周知的，利用另一個(gè)光 刻膠層(未示出)對(duì)底層板狀電極層36和絕緣體38進(jìn)行構(gòu)圖，產(chǎn)生 如圖5所示的平坦MIM電容41。圖6給出了在MIM電容上方形成絕緣層42之后的圖5的器件。 絕緣層42為淀積于半導(dǎo)體器件10上方的ILD。絕緣層42可以為諸如 TEOS、 FTEOS、 SICOH等的任何電介質(zhì)材料。絕緣層可以為約 100-1000埃厚。如果需要可以在絕緣層42上方形成后續(xù)的金屬互連 層。圖7給出了在絕緣層42中形成通孔44、 46和48之后的圖6的 器件。淀積并構(gòu)圖光刻膠層(未示出)以刻蝕絕緣層42，來形成通孔 開口 44、 46和48。通孔刻蝕的化學(xué)機(jī)制為傳統(tǒng)方法，并且是選擇性 的以使刻蝕停在板狀電極之上和互連層20中的導(dǎo)體之上。圖8給出了在通孔內(nèi)形成接觸50、 52和54以及形成最終互連層 56之后的圖7的器件。在通孔開口形成之后，填入導(dǎo)電材料以形成接 觸50、 52和54。請(qǐng)注意，接觸50、 52、 54表示形成于半導(dǎo)體器件10 中的多個(gè)接觸。接觸50表示最終的互連層56的導(dǎo)體和互連層20中的 導(dǎo)體之間的電連接。接觸52表示互連層56中的導(dǎo)體和底層板狀電極 36之間的電連接。類似地，接觸54表示互連層56中的導(dǎo)體和頂層板 狀電極40之間的電連接。請(qǐng)注意，在一個(gè)應(yīng)用中，平坦MIM電容41 用作去耦電容。此種情況下，互連層56可用于提供電源或者地的連線。 另外，用于頂層和底層板狀電極的接觸通常連接至同一互連層。一般，在平坦MIM電容中，頂層板狀電極小于底層板狀電極。 因此，頂層板狀電極限定了電容的有效區(qū)域，該區(qū)域應(yīng)盡可能的無缺 陷以獲得高可靠性。但是，對(duì)于較大的平坦MIM電容，頂層和底層 板狀電極具有相似的尺寸。根據(jù)給出的實(shí)施方式，可在集成電路上(IC)形成約l平方厘米 或者更大的大面積平坦MIM電容。在一個(gè)實(shí)施方式中，平坦MIM電
容可以覆蓋集成電路的50%或更多，在另一實(shí)施方式中，它幾乎覆蓋 整個(gè)集成電路表面。另外，通過使用利用諸如ALD、 CVD、 PVD等 傳統(tǒng)的方法淀積的低K、中K、或高K絕緣體，平坦MIM電容可具 有高于10fF/nii^的較高的電容密度。圖中所示的實(shí)施方式為形成于最終的互連層下方的MIM電容。 但是本領(lǐng)域技術(shù)人員會(huì)意識(shí)到，可在襯底12上的任何地方形成平坦 MIM電容。例如，平坦MIM電容可以在第一互連層下方、最終互連 層上方或者它們之間的任何地方形成。還有未在圖中清晰示出的相關(guān) 結(jié)構(gòu)，這些通常出現(xiàn)在片上作為IC互連電路的必要部分。以上結(jié)合具體實(shí)施方式
，說明了本發(fā)明的好處，其他優(yōu)點(diǎn)以及對(duì) 問題的解決方案。但是，好處、優(yōu)點(diǎn)、問題的解決以及可以引起任何 好處、優(yōu)點(diǎn)或者解決方案的出現(xiàn)或者更加顯著的任何元素，并不被解 釋為任何或者全部權(quán)利要求的關(guān)鍵、必要或者基本特征或者元素。此 處所用術(shù)語"包含"或者其任何其他變體意指非排他性包括，從而包含 一系列元件的工藝、方法、物品或者裝置并不僅僅包含這些元素，還 可包括其他未清楚列出或者該工藝固有的元素、方法、物品或者裝置。在上述說明中，結(jié)合具體實(shí)施方式
對(duì)本發(fā)明進(jìn)行了描述。但是， 本領(lǐng)域一般技術(shù)人員會(huì)理解，在不偏離本發(fā)明所附的權(quán)利要求提出的 范圍的前提下，可以進(jìn)行不同修正和改變。例如，MIM電容可以利用 嵌刻集成形成。因此，說明和附圖被認(rèn)為是說明性的而非限制性的， 所有此類改動(dòng)均視為包含在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種形成具有平坦金屬-絕緣體-金屬(MIM)電容的半導(dǎo)體器件的方法，包括以下步驟提供半導(dǎo)體襯底；在半導(dǎo)體襯底上方形成第一絕緣層；平坦化第一絕緣層；在第一絕緣層上方形成第二絕緣層；在第二絕緣層上方形成平坦MIM電容的第一板狀電極；在第一板狀電極上方形成第三絕緣層；在第三絕緣層上方形成平坦MIM電容的第二板狀電極。
2. 如權(quán)利要求1所述的方法，其中，平坦化第一絕緣層的步驟包括利用化學(xué)機(jī)械拋光工藝對(duì)第一絕 緣層進(jìn)行平坦化。
3. 如權(quán)利要求1所述方法，其中， 第二板狀電極電耦合至互連層。
4. 如權(quán)利要求1所述的方法，其中， 第一絕緣層包括四乙基正硅酸鹽(TEOS)。
5. 如權(quán)利要求1所述的方法，其中，笫三絕緣層包括以20至1000埃的厚度形成的高K電介質(zhì)。
6. 如權(quán)利要求1所述的方法，其中，MIM電容直接形成于互連層的導(dǎo)體的上方。
7. 如權(quán)利要求1所述的方法，其中，MIM電容覆蓋半導(dǎo)體器件的表面面積的至少50%。
8. 如權(quán)利要求1所述的方法，還包括在第三絕緣層上方形成具有多個(gè)導(dǎo)體的互連層的步驟。
9. 如權(quán)利要求8所述的方法，其中， 互連層選自包括鋁和銅的組。
10. —種形成具有金屬-絕緣體-金屬(MIM)電容的半導(dǎo)體器 件的方法，包括提供半導(dǎo)體襯底； 在半導(dǎo)體襯底上方形成互連層；在互連層上方形成第一絕緣層； 平坦化第一絕緣層； 在第一絕緣層上方形成第二絕緣層； 在第二絕緣層上方形成MIM電容的第一板狀電極； 在第一板狀電極上方形成第三絕緣層； 在第三絕緣層上方形成MIM電容的第二板狀電極
11. 如權(quán)利要求10所述的方法，其中，平坦化第一絕緣層的步驟包括利用化學(xué)機(jī)械拋光工藝對(duì)第一絕 緣層進(jìn)行平坦化。
12. 如權(quán)利要求10所述的方法，其中， 還包括在第三絕緣層上方形成第二互連層。
13. 如權(quán)利要求10所述的方法，其中， 第二板狀電極電耦合至第二互連層。
14. 如權(quán)利要求IO所述的方法，其中， 第一絕緣層包括四乙基正硅酸鹽(TEOS)。
15. 如權(quán)利要求10所述的方法，其中，第三絕緣層包括以20至IOOO埃的厚度形成的高K電介質(zhì)。
16. 如權(quán)利要求10所述的方法，其中， MIM電容直接形成于互連層的導(dǎo)體的上方。
17. 如權(quán)利要求10所述的方法，其中，MIM電容覆蓋半導(dǎo)體器件的表面面積的至少50%。
18. 如權(quán)利要求10所述的方法，其中， 互連層選自包括鋁和銅的組。
19. 一種半導(dǎo)體器件，包括 半導(dǎo)體襯底；形成于半導(dǎo)體襯底上方的互連層；形成于互連層上方的第一平坦化絕緣層；形成于第一絕緣層上方的第二絕緣層；形成于第二絕緣層上方的第一板狀電極；形成于第一電極上方的第三絕緣層；和形成于第三絕緣層上方的第二板狀電極。
20.如權(quán)利要求19所述的半導(dǎo)體器件，其中，第 一平坦化絕緣層是利用化學(xué)機(jī)械拋光工藝而被平坦化的。
全文摘要
本發(fā)明提供一種形成于半導(dǎo)體器件(10)中的一個(gè)或者多個(gè)金屬互連層之上的平坦MIM電容。電容具有底部板狀電極(36)和頂部板狀電極(40)。絕緣體(38)形成于板狀電極之間。在形成第一板狀電極之前，在金屬互連層上方淀積第一絕緣層(28)。利用化學(xué)機(jī)械拋光(CMP)工藝對(duì)第一絕緣層(28)進(jìn)行平坦化。然后在平坦化的第一絕緣層上淀積第二絕緣層(32)。第一板狀電極(36)形成于第二絕緣層(32)上方。絕緣體(38)形成于第一板狀電極之上，作為電容的電介質(zhì)。在絕緣體(39)上方形成第二板狀電極(40)。平坦化第一絕緣層并在其上淀積第二絕緣層，減少了缺陷并產(chǎn)生更可靠的電容。
文檔編號(hào)H01L21/20GK101213641SQ200680023703
公開日2008年7月2日 申請(qǐng)日期2006年6月8日 優(yōu)先權(quán)日2005年6月28日
發(fā)明者加里·L·胡夫曼, 道格拉斯·R·羅伯茨 申請(qǐng)人:飛思卡爾半導(dǎo)體公司