專利名稱：一種提高超深亞微米mosfet抗輻照特性的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于場效應(yīng)晶體管(MOSFET—Metal Oxide Silicon Field Effect Transistor,簡稱M0SFET)技術(shù)領(lǐng)域，尤其涉及一種提高超深亞微米M0SFET抗 輻照特性的方法。
背景技術(shù)：
在輻射環(huán)境中的M0SFET，輻照會引起氧化層中固定陷阱電荷的堆積和二氧 化硅/硅界面態(tài)的增加，進而導(dǎo)致器件閾值電壓的漂移和泄漏電流的增加。對于 超深亞微米的器件，隔離區(qū)成為輻照的敏感區(qū)。為了提高超深亞微米MOSFET(也 可稱為器件)的抗輻照特性，人們提出了幾種不同的方法
方法一保護環(huán)結(jié)構(gòu)。1. Yoshii等人在文獻"TOTAL-DOSE CHARACTERIZATION OF A HIGH-PERFORMANCE RADIATION-HARDENED 1. 0咖CMOS SEA-OF-GATES TECHNOLOGY" (IEEE TRANSACTIONS ON NUCLEAR SCIENCE, VOL. 37, NO. 6， DECEMBER 1990)中提到可以用保護環(huán)結(jié)構(gòu)提高器件的抗輻照特性。這種方法在 場氧隔離和器件之間摻入與襯底摻雜類型相同的雜質(zhì)，該區(qū)域與源漏之間形成了 pn結(jié)，實現(xiàn)了場氧與源漏的隔離，減小了器件源漏極之間的泄漏電流；在場氧的 下面進行與襯底摻雜類型相同的高摻雜，提高寄生晶體管的閾值電壓，從而減小 了器件之間的泄漏電流。但是這種方法在場氧合晶體管之間增加了一個摻雜區(qū) 域，這必然會增大芯片的面積，不利于芯片集成度的提高。
方法二環(huán)柵器件。D. R. Alexander等人在文獻"Design issues for radiation tolerant microcircuits in space, ，， (IEEE NSREC Short Course, 1996， V-1.)中提到采用環(huán)柵結(jié)構(gòu)來提高器件的抗輻照特性。其結(jié)構(gòu)如圖l所示， IOI為該器件的柵，102、 103分別為器件的源漏，實驗結(jié)果表明環(huán)柵器件具有較 強的加固能力。因為柵的兩側(cè)只是源和漏，與場氧化層沒有接觸，因此不會形成 器件源漏極之間泄漏通路。但是對于器件之間的泄漏，這種結(jié)構(gòu)沒有辦法抑制。 而且由于環(huán)柵器件本身特有的結(jié)構(gòu)，即環(huán)的周長為器件的寬度，所以它的寬長比 沒有辦法做的很小。這樣應(yīng)用于電路的時候就有很多限制。環(huán)柵器件的另一個缺 點是，由于其器件結(jié)構(gòu)與常規(guī)器件不同，因此，應(yīng)用于電路模擬的時候還需要對 它重新建立模型。
上述兩種方法都不是比較理想的抗輻照器件。比較理想的抗輻照器件，首先 要具有較好的抗輻照特性，其次器件的尺寸不會受到限制，而且又不會影響器件 的集成度，同時從模型的角度來講應(yīng)盡量能沿用CMOS的模型。
如何提高超深亞微米場效應(yīng)晶體管的抗輻照能力成為當(dāng)今研究的熱點和難點。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種提高M0SFET抗輻照特性的方法。該方法有效地 改善了超深亞微米場效應(yīng)晶體管M0SFET器件的抗輻照性能。本發(fā)明的上述目的 是通過如下的技術(shù)方案予以實現(xiàn)的
一種提高超深亞微米M0SFET抗輻照特性的方法，其步驟包括
1) 定義場效應(yīng)晶體管器件的隔離區(qū)，并在該隔離區(qū)域刻蝕一個溝槽；
2) 在所述溝槽內(nèi)壁上淀積一絕緣介質(zhì)層；
3) 淀積半導(dǎo)體材料填充上述溝槽。
在所述半導(dǎo)體材料內(nèi)摻雜與襯底摻雜類相同的雜質(zhì)，即對于NMOSFET，摻入 P型雜質(zhì)；對于PM0SFET，摻入N型雜質(zhì)，摻雜的量的范圍可為5el6 cm—3-lel9 cm—3。 所述絕緣介質(zhì)層為二氧化硅、SiOxNy、 Al203或Hf02等高K材料。 絕緣介質(zhì)層的厚度為10ran-40nm。 所述半導(dǎo)體材料為多晶硅、硅、鍺等半導(dǎo)體材料。
步驟3之后，化學(xué)機械拋光去掉高于絕緣介質(zhì)層的半導(dǎo)體材料，使得隔離區(qū) 的表面變得平坦。
步驟3之后，在氯氣氣氛中通過RIE刻蝕來調(diào)整多晶硅的高度，去掉高于絕 緣介質(zhì)層的多晶硅材料。
在所述隔離區(qū)下方摻入與襯底摻雜類型相同的高濃度雜質(zhì)。 本發(fā)明有以下優(yōu)點-
目前研究結(jié)果表明，輻照效應(yīng)是和器件中的氧化層厚度密切相關(guān)。隨著厚度 的減小，輻照的影響越來越小。Jim Schwank在文獻"Total-Dose Effects inMOS Devices" (IEEE NSREC Short Course, 2002， III-4.)中提到隨著器件特征 尺寸的不斷減小，當(dāng)柵氧厚度小于6nm時，總劑量效應(yīng)對柵氧的影響可以忽略不 計，因此，超深亞微米器件的柵氧具有本征加固能力。采用本發(fā)明可使場效應(yīng)晶
體管隔離結(jié)構(gòu)的氧化層厚度大約是傳統(tǒng)STI結(jié)構(gòu)的1/15，由于輻照產(chǎn)生的電荷 數(shù)與氧化層的厚度成正比，所以，輻照產(chǎn)生的電荷數(shù)是傳統(tǒng)STI的1/15。如對 本發(fā)明中的半導(dǎo)體材料進行摻雜，即對于NM0S摻入P型雜質(zhì)，對于PMOS摻入N 型雜質(zhì)，進行這種類型的摻雜，可以提高該寄生管的閾值電壓。這能大大地減小 器件之間和器件源漏極之間泄漏電流。摻雜的濃度越高，閾值電壓越大。對于本 征摻雜的多晶硅，這種摻雜的多晶硅最大能提高閾值電壓0.56伏，而對于相反 類型的摻雜，最大能提高1.12伏。


下面結(jié)合附圖對本發(fā)明進一步詳細(xì)地說明
圖1為已知的環(huán)柵nMOSFET器件的俯視圖，圖中，陰影方框的周長為該器
件的寬度；其中l(wèi)Ol-柵；102-源(漏)；103-漏(源)。
圖2為本發(fā)明晶體管的俯視示意圖；其中，202 —源(漏)；203 —漏(源)；
204—柵。
圖3為圖6沿22-22+線所取的剖面圖；其中，205—柵氧化層；206_隔離 結(jié)構(gòu)中的多晶硅；207—隔離結(jié)構(gòu)中的二氧化硅。
圖4為圖2沿11-ir線所取的剖面圖5至圖12是本發(fā)明實施例中所制備的器件在各個步驟形成的結(jié)構(gòu)示意 圖，分別與實施例的步驟l)——8)對應(yīng)；其中，201—硅襯底；202—源(漏) 203—漏(源)；204—柵；205—柵氧化層；206—隔離結(jié)構(gòu)中的多晶硅 ； 207 —隔離結(jié)構(gòu)中的二氧化硅；208—作為硬掩模的氮化硅；209 —作為硬掩模的 二氧化硅；210—隔離結(jié)構(gòu)中的多晶硅氧化后的二氧化硅；211 —隔離結(jié)構(gòu)上淀積 的二氧化硅。
圖13為本發(fā)明具體實施例中多晶硅本征摻雜和摻雜濃度為lel8 cnf3時，場 效應(yīng)晶體管隔離結(jié)構(gòu)的導(dǎo)帶能級；
圖14為本發(fā)明具體實施例中多晶硅本征摻雜和摻雜濃度為lel8cnf3時，場 效應(yīng)晶體管隔離結(jié)構(gòu)所產(chǎn)生的電荷數(shù)；
圖15為常規(guī)STI在不同輻照劑量下的轉(zhuǎn)移曲線；
圖16為本發(fā)明具體實施例中多晶硅摻雜濃度為lel8cm—3時，場效應(yīng)晶體管 隔離結(jié)構(gòu)在不同輻照劑量下的轉(zhuǎn)移曲線；
具體實施例方式
下面參照本發(fā)明的附圖，更詳細(xì)的描述出本發(fā)明的最佳實施例。 圖2、圖3和圖4為本發(fā)明晶體管的一個具體實施例的結(jié)構(gòu)示意圖，該器件 結(jié)構(gòu)依次包括201—硅襯底、202—源(漏)、203—漏(源)、204—柵、205 — 柵氧化層、206 —隔離結(jié)構(gòu)中的多晶硅、207 —隔離結(jié)構(gòu)中的二氧化硅。該器件的 溝道長度為180納米、柵氧層厚度是3.2納米、隔離結(jié)構(gòu)的深度為300nm，隔離 結(jié)構(gòu)中的多晶硅的摻雜濃度為lel8cnf3。
以下結(jié)合圖5至圖12詳細(xì)描述制備上述晶體管的一種實現(xiàn)方法，以NMOSFET 為例來介紹本發(fā)明的實現(xiàn)方法。該方法以多晶硅作為填充材料，但不構(gòu)成對本發(fā) 明的限制。參照圖5至圖12，該方法具體包括如下步驟
1) p型硅襯底201，淀積生長二氧化硅209/氮化硅208層，電子束光刻定 義STI區(qū)，RIE刻蝕300nm的STI，形成圖9中的結(jié)構(gòu)，也可以在STI下方摻 雜高濃度的P型雜質(zhì)，以提高寄生管的閾值電壓；
2) 熱氧化生長薄的二氧化硅207，厚度20納米，形成圖6中的結(jié)構(gòu)，該氧 化過程如果在氮氣的氣氛中進行，會更有利于提高器件的抗輻照特性；
3) LPCVD淀積(低壓化學(xué)氣象淀積)多晶硅，形成圖7中的結(jié)構(gòu)；
4) CMP (化學(xué)機械拋光)去掉LPCVD的多晶硅，以氮化硅為停止層，形成圖 8中的結(jié)構(gòu)；
5) 通過離子注入實現(xiàn)對多晶硅的P型摻雜，如圖9中所示；
6) 用CR (加02， SF6和NF3)的等離子體刻蝕作為硬掩膜的氮化硅208， 剩下作為刻蝕停止層的二氧化硅層209，如圖IO所示；
7) 然后再以二氧化硅為停止層做CMP (化學(xué)機械拋光)，磨掉高于二氧化硅 的多晶硅使得表面變得平坦，如圖ll所示；
8) LPCVD淀積(低壓化學(xué)氣象淀積) 一層二氧化硅，如圖12所示； 到此為止，己經(jīng)得到如圖12所示的具有P型摻雜多晶硅的隔離結(jié)構(gòu)。 步驟7可以用以下步驟代替CL2 (氯氣)的氣氛中通過RIE刻蝕來調(diào)整多
晶硅的高度，然后對多晶硅進行再氧化，這樣可以減少一步CMP工藝。
其余步驟為制作常規(guī)MOSFET的步驟，譬如熱氧化形成柵氧、定義柵線條、 源漏區(qū)摻雜、LPCVD淀積低氧、開孔、濺射金屬、金屬線、合金、鈍化，最后就
能得到可以用于測試的成品器件。
本發(fā)明隔離結(jié)構(gòu)中的多晶硅可以采用硅、鍺等半導(dǎo)體材料替換，隔離結(jié)構(gòu)中 的二氧化硅可以采用SiON， A1A， Hf02等高K材料替換。
圖13為多晶硅本征摻雜和摻雜濃度為lel8 cm—3時，隔離結(jié)構(gòu)的導(dǎo)帶能級， 從圖中可以看出，本征摻雜時，多晶硅與襯底之間的導(dǎo)帶差為0.56電子伏，摻 雜濃度為lel8 cm—3時，導(dǎo)帶差接近于0電子伏。所以提高多晶硅的摻雜濃度有 利于提高寄生管的閾值電壓。采用這種摻雜的另一個好處是降低了二氧化硅中的 電場強度。二氧化硅中的電場強度決定著復(fù)合以后的電荷數(shù)。電場越弱，最終產(chǎn) 生的電荷數(shù)就越少。圖14所示為多晶硅本征摻雜和摻雜濃度為lel8cm—3時，隔 離結(jié)構(gòu)中產(chǎn)生的電荷數(shù)，從圖中可以看出，兩者大約相差一個量級。本文提出的 這種加固方法不改變器件的結(jié)構(gòu)，因此器件的模型還可以采用傳統(tǒng)CMOS的模型， 而且尺寸也不會受到限制。本實施例中采用的器件的直流特性，與傳統(tǒng)場效應(yīng)晶 體管器件比較，分別如圖15和圖16所示。兩種器件的柵長180納米、柵氧厚度 3.2納米、溝道寬度為220納米、隔離結(jié)構(gòu)深度為300納米等參數(shù)相同。圖15 為常規(guī)STI在不同輻照劑量下的轉(zhuǎn)移曲線。圖中橫坐標(biāo)為柵電壓(V》，縱坐標(biāo) 為漏極電流(Id)，漏壓為0.05V。從圖中可以看出，當(dāng)輻照劑量達到1 Mrad時， 器件的泄漏電流達到了 10—6安培。相比之下，圖16為多晶硅摻雜濃度為lel8cnT3 時隔離結(jié)構(gòu)在不同輻照劑量下的轉(zhuǎn)移曲線，從圖中可以看出，即使輻照劑量達到 1Mrad時，對器件的特性也基本沒有影響。
上述實施例只是本發(fā)明的舉例，盡管為說明目的公開了本發(fā)明的最佳實施例 和附圖，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附的權(quán)利要求的 精神和范圍內(nèi)，各種替換、變化和修改都是可能的。因此，本發(fā)明不應(yīng)局限于最 佳實施例和附圖所公開的內(nèi)容。
權(quán)利要求
1、一種提高超深亞微米MOSFET抗輻照特性的方法，其步驟包括1)定義場效應(yīng)晶體管器件的隔離區(qū)，在該隔離區(qū)域刻蝕一個溝槽；2)在所述溝槽內(nèi)壁上淀積絕緣介質(zhì)層；3)淀積半導(dǎo)體材料填充上述溝槽。
2、 如權(quán)利要求1所述的提高超深亞微米M0SFET抗輻照特性的方法，其特征在于在 所述半導(dǎo)體材料內(nèi)摻雜雜質(zhì)，即對于麗OSFET，摻入P型雜質(zhì)；對于PMOSFET，摻入N型 雜質(zhì)。
3、 如權(quán)利要求2所述的提高超深亞微米M0SFET抗輻照特性的方法，其特征在于上 述雜質(zhì)的量的范圍為5el6 cnf3-lel9 cm—3。
4、 如權(quán)利要求1或2所述的提高超深亞微米MOSFET抗輻照特性的方法，其特征在于 所述絕緣介質(zhì)層為二氧化硅、SiOxNy、 A1203、 Hf02、或其它高K材料。
5、 如權(quán)利要求4所述的提高超深亞微米MOSFET抗輻照特性的方法，其特征在于所 述絕緣介質(zhì)層的厚度范圍為10nm-40nm。
6、 如權(quán)利要求1或2所述的提高超深亞微米MOSFET抗輻照特性的方法，其特征在于 所述半導(dǎo)體材料為多晶硅、硅或鍺。
7、 如權(quán)利要求1或2所述的提高超深亞微米MOSFET抗輻照特性的方法，其特征在于: 在所述隔離區(qū)下方摻入與襯底摻雜類型相同的高濃度雜質(zhì)。
8、 如權(quán)利要求1或2所述的提高超深亞微米MOSFET抗輻照特性的方法，其特征在于 步驟3之后，化學(xué)機械拋光去掉高于絕緣介質(zhì)層的半導(dǎo)體材料，使得隔離區(qū)的表面變得平 坦。
9、 如權(quán)利要求1或2所述的提高超深亞微米MOSFET抗輻照特性的方法，其特征在于: 步驟3之后，在氯氣氣氛中通過RIE刻蝕來調(diào)整多晶硅的高度，去掉高于絕緣介質(zhì)層的多 晶硅材料。
全文摘要
本發(fā)明提供了一種提高超深亞微米MOSFET抗輻照特性的方法，屬于場效應(yīng)晶體管MOSFET技術(shù)領(lǐng)域。該方法首先定義場效應(yīng)晶體管器件的隔離區(qū)，并在該隔離區(qū)域刻蝕一個溝槽；然后，在所述溝槽內(nèi)壁上淀積一絕緣介質(zhì)層；最后淀積半導(dǎo)體材料填充上述溝槽。采用本發(fā)明可使場效應(yīng)晶體管隔離結(jié)構(gòu)的氧化層厚度大約是傳統(tǒng)STI結(jié)構(gòu)的1/15，由于輻照產(chǎn)生的電荷數(shù)與氧化層的厚度成正比，輻照產(chǎn)生的電荷數(shù)約是傳統(tǒng)STI的1/15，因此，本發(fā)明可有效改善超深亞微米場效應(yīng)晶體管MOSFET器件的抗輻照性能。
文檔編號H01L21/762GK101170074SQ200710177250
公開日2008年4月30日 申請日期2007年11月13日 優(yōu)先權(quán)日2007年11月13日
發(fā)明者裴云鵬, 如 黃 申請人:北京大學(xué)