專利名稱：在多層電荷俘獲區(qū)域含有氘化層的非易失性電荷俘獲存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件領(lǐng)域。
背景技術(shù)：
在過去的幾十年來，集成電路特征尺寸的縮小已成為日益增長的半導(dǎo) 體產(chǎn)業(yè)的推動力。越來越小的特征尺寸增加了半導(dǎo)體芯片上有限的有效面 積的功能單元。例如，縮小晶體管的尺寸可以在一個芯片上集成更多的存 儲器件，從而增加所制造的產(chǎn)品容量。然而，使容量越來越大的驅(qū)動力并 非沒有任何問題。必須優(yōu)化每一個器件的性能變得越來越重要。
非易失性半導(dǎo)體存儲器通常使用堆垛浮柵型場效應(yīng)晶體管。在這種晶 體管中，通過對存儲單元的控制柵施加偏壓，使存儲單元形成在其上的襯 底的體區(qū)接地，電子被注入到要被編程的存儲單元的浮柵中。 一個氧化物 -氮化物-氧化物(0N0)堆被用作在半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo) 體(S0N0S)晶體管的電荷存儲層，或用作在分裂柵閃存晶體管上浮柵和 控制柵之間的隔離層。圖1闡明了傳統(tǒng)非易失性俘獲電荷存儲器件的截面 圖。參考圖1，半導(dǎo)體器件100包括一個包含在硅襯底102上的傳統(tǒng)0N0 部分106的S0N0S柵堆垛104。半導(dǎo)體器件100在S0N0S刪堆垛104兩邊 還包含源漏區(qū)域110以形成溝道區(qū)域112。 S0N0S柵堆垛104包括一個形 成在0N0部分106上并與之相連的多晶硅柵層108。多晶硅襯底層108被 0N0部分106與硅襯底102隔離。0N0部分106特別的包括一個隧道氧化 層106A，氮化物或氮氧化物的電荷俘獲層106B，以及覆蓋在氮化物或氮 氧化物層106B上的頂端氧化層106C 。
傳統(tǒng)SONOS晶體管的一個問題是氮化物或氮氧化物層106B的數(shù)據(jù)保 持性差，這限制了半導(dǎo)體器件100的生命周期，并且氮化物或氮氧化物層 的漏電流限制了它在幾個方面的應(yīng)用。嘗試解決這個問題的 一個辦法是致 力于富硅SONOS層的應(yīng)用，它能在器件的生命之初使分離編程電壓和擦除 電壓之間有大的初始間隔，但是電荷存儲能力急速下降。另一種嘗試是致 力于富氧層，可以減小電荷存儲能力下降率，但也會降低編程電壓和擦除 電壓的初始間隔。這兩種方法的數(shù)據(jù)保存時間效果已在圖中顯示。圖2 和3為傳統(tǒng)非易失性電荷俘獲存儲器件中閾值電壓(V)作為保持時間(Sec)
的函數(shù)示意圖。
根據(jù)圖2，硅富層電荷存儲能力的急速下降在圖中體現(xiàn)為編程閾值電 壓(VTP) 202和擦除閾值電壓(VTE) 204值的趨同在206處達(dá)到指定的最 小值。根據(jù)圖3， VTP 302和VTE 304間隔的減小通過富氧層獲得。 如線306所示，器件總有效的壽命并沒有通過這種方法得到一點延長。


下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步詳細(xì)的說明圖l為傳統(tǒng)非易失性俘獲電荷存儲器件的截面圖； 圖2是傳統(tǒng)非易失性俘獲電荷存儲器件中閾值電壓(V)作為保持時間 的函數(shù)圖3是傳統(tǒng)非易失性俘獲電荷存儲器件中閾值電壓(V)作為保持時間 的函數(shù)圖4為本發(fā)明實施例中非易失性俘獲電荷存儲器件的截面圖； 圖5為本發(fā)明實施例中非易失性俘獲電荷存儲器件的截面圖； 圖6 A為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的 一個步驟 的截面圖6B為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖6C為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖6D為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖6E為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖6F為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖6G為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖6H為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟的截面圖61為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖7A為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖7B為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖7C為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的一個步驟 的截面圖。
具體實施例方式
在此詳述非易失性電荷俘獲存儲器件及其制造方法。在接下來的描述 中，將詳細(xì)的闡述大量的具體細(xì)節(jié)，以使充分全面的理解本發(fā)明。在沒有 這些具體細(xì)節(jié)的情況下，本領(lǐng)域技術(shù)人員也能實施本發(fā)明。在其他情況下， 熟知的工藝步驟，如曝光步驟或濕法化學(xué)清洗步驟，沒有詳細(xì)描述以免對 本文產(chǎn)生不必要的晦解。此外，可以理解的是，圖示的不同實例只是說明 和闡述而不是縮小本發(fā)明的保護(hù)范圍。
在此介紹一個非易失性電荷俘獲存儲器件。該器件襯底上包括一個溝 道區(qū)域和一對源漏區(qū)域。柵堆垛形成在襯底上的溝道區(qū)域上方，并處于源 區(qū)和漏區(qū)的中間。在一個實例中，柵堆垛包括含有第一氘化層的多層電荷 俘獲區(qū)。多層電荷俘獲區(qū)可以進(jìn)一步包括無氘電荷俘獲層?；蛘?，多層電 荷俘獲區(qū)可以包括一個氘密度低于第一氘化層的部分氘化電荷俘獲層。
非易失性電荷俘獲存儲器件的多層電荷俘獲區(qū)包含一個氘化層能夠提升編程和擦除速度及保持時間。根據(jù)本發(fā)明的一個實施例，氘化層形成 在多層電荷俘獲區(qū)的電荷俘獲層和隧穿介質(zhì)層之間。在一個實施例中，氘 化層本質(zhì)上是沒有電荷俘獲的，從而減輕擦除和編程周期中的熱電子應(yīng)力 退化。通過將無電荷俘獲層并入隧穿介質(zhì)層和多層電荷俘獲區(qū)的電荷俘
獲層之間，擦除和編程循環(huán)中的vt偏移可能減少而保持時間可能增加。
根據(jù)本發(fā)明的另一個實例，第二氘化層形成在多層電荷俘獲區(qū)的電荷俘 獲層和柵堆垛的頂端介電層之間。
非易失性電荷俘獲存儲器件可以包含帶有一個氘化層的多層電荷俘
獲區(qū)。圖4為本發(fā)明實施例中非易失性俘獲電荷存儲器件的截面圖。
根據(jù)圖4，半導(dǎo)體器件400包括形成在襯底402上的柵堆垛404。半 導(dǎo)體器件400進(jìn)一步在襯底402的柵堆垛404任意一邊包含源區(qū)或漏區(qū) 410，在襯底402的柵堆垛404下方定義溝道區(qū)域412。柵堆垛404包括 隧穿介質(zhì)層404A,多層電荷俘獲區(qū)404B，頂端介電層404C和柵層404D。 這樣，柵層404D與襯底402電隔離。多層電荷俘獲區(qū)404B包括一個在 多層電荷俘獲區(qū)的電荷俘獲層408和隧穿介質(zhì)層404A之間的氘化層。一 對電介質(zhì)隔片414隔離了柵堆垛404的側(cè)墻。
半導(dǎo)體器件400可以是任何非易失性電荷俘獲存儲器件。在一個實例 中，半導(dǎo)體器件400是一個閃存器件，其中電荷俘獲層是導(dǎo)體層或半導(dǎo)體 層。根據(jù)本發(fā)明的另一個實例，半導(dǎo)體器件400是一個SONOS型器件， 其中電荷俘獲層是一個絕緣層。按照慣例，SONOS的全稱為"半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體"，其中第一個"半導(dǎo)體"是指隧道區(qū)域材 料，第一個"氧化物"是指遂穿介質(zhì)層，"氮化物"是指電荷俘獲介質(zhì)層，第二個"氧化物"是指頂端介質(zhì)層(也可作阻擋介質(zhì)層)，第二個"半導(dǎo)
體"是指柵極。然而， 一個SONOS型器件，并不局限于上述材料，如下 所示。
襯底402,在此，溝道區(qū)域412,可以由適用于半導(dǎo)體器件制造的任 何材料組成。在一個實例，襯底402是體襯層，由包含但不限于硅，鍺， 硅鍺或III - V族化合物半導(dǎo)體材料的單晶材料組成。在另一個實例，襯 底402包括一個含頂端外延層的體層。在一個特定實例，體層由包括，但 不局限于，硅，鍺，硅鍺的III - V族化合物半導(dǎo)體材料和石英的單晶材 料組成，而頂端外延層由包括一個單晶層，包括但不局限于，硅，鍺，硅 鍺和III - V族化合物半導(dǎo)體材料。在另一個實例，襯底402包括一個在 低體層上的中間絕緣層上的頂端外延層。頂端外延層由包括,但不局限于， 硅(如形成絕緣硅(SOI)半導(dǎo)體襯底)，鍺，硅鍺和III - V族化合物半導(dǎo) 體材料的單晶層組成。隔離層由下列材料組成，包括但不局限于，二氧化 硅，氮化硅和氮氧化硅。低體層由包括但不局限于，硅，鍺，硅鍺和III -V族化合物半導(dǎo)體材料和石英的單晶材料組成。襯底402，在此，溝道 412，可以包括摻雜雜質(zhì)原子。在一個特定實施例中，溝道412是P型摻 雜，在選擇的實施例中，溝道區(qū)域412是N型摻雜。
襯底402中的源漏區(qū)域410可以是與溝道區(qū)域412有相反導(dǎo)電性的任 何區(qū)域。例如，在本發(fā)明的一個實施例中，源漏區(qū)域410是N型摻雜區(qū) 而溝道區(qū)域412是P型摻雜。在一個實例中，襯底402，在此，溝道412， 由硼摻單晶硅組成，硼濃度范圍為1 x 1015 - 1 x 1019 atoms/cm3。源漏區(qū) 域410是磷或砷摻雜區(qū)，N型摻雜濃度范圍為5 x 1016 - 5 x 1019atoms/cm3 。在一個特定實施例中，源漏區(qū)域410在襯底402的深度為 80-200nm。根據(jù)本發(fā)明的一個對應(yīng)的實施例中，源漏區(qū)域410是P型摻 雜而溝道區(qū)域412是N型摻雜。隧穿介質(zhì)層404A可以是任何材料和合適的厚度，該厚度允許在加載 柵偏壓時電荷載體隧穿到電荷俘獲層，同時，在器件沒有偏壓時壓保持適 合的漏電屏障。在一個實施例中，遂穿介質(zhì)層404A通過熱氧化工藝形 成，并且由二氧化硅，氮氧化硅組成，或兩者的組合物組成。在另一個實 施例中，隧穿介質(zhì)層404A通過化學(xué)氣相沉積或原子層沉淀方法形成，由 一個可以包括但不局限于，氮化硅，氧化鉿，氧化鋯，鉿硅酸鹽，氮氧化 鉿，氧鋯化鉿和氧化鑭的介質(zhì)層組成。在所述的實施例中，隧穿介質(zhì)層 404A厚度范圍為l-10nm。在一個特別的例子中，隧穿介質(zhì)層404A厚度 為2nm。多層電荷俘獲區(qū)404B可以由任何材料組成，可以為任何厚度，只要 厚度符合存儲電荷以及提升柵堆垛404的閾值電壓。在一個實施例中，多 層電荷俘獲區(qū)404B通過化學(xué)氣相沉積工藝形成，并由可以包括但不局限 于，計量氮化硅，富硅氮化硅，氮氧化硅的電介質(zhì)材料組成。根據(jù)本發(fā)明 的一個實施例，多層電荷俘獲區(qū)404B包括一個在隧穿介質(zhì)層404A和電 荷俘獲層408之間的氘化層406，如圖4所示。氘化層406和電荷俘獲層 408可以分別由同一種氘衍生物和無氘衍生物材料組成。例如，根據(jù)本發(fā) 明的一個實施例，氘化層406是氮氧化硅的氘衍生物，而電荷俘獲層408 通過氮氧化硅的氫衍生物形成。在一個實施例中，多層電荷俘獲區(qū)404B 的總厚度為5 - 10nm。在一個特定實例，氘化層506和電荷俘獲層508的厚度比約為1:1。多層電荷俘獲區(qū)404B可能在氘化層406和電荷俘獲層408之間有一 個陡峭界面。即，根據(jù)本發(fā)明的一個實施例，電荷俘獲層408是無氘的。 或者，氘原子濃度變化從氘化層406高濃度到電荷俘獲層408低濃度。根 據(jù)本發(fā)明的一個實施例，電荷俘獲層408是部分氘化層，氘濃度低于氘 化層406。頂端介質(zhì)層404C可以是任何厚度的任何材料組成，在沒有顯著減小 柵堆垛404容量的情況下保持電荷泄漏屏障。在一個實施例中，頂端介 質(zhì)層404C通過化學(xué)氣相沉積工藝形成，由二氧化硅，氮氧化硅，氮化硅， 或它們的組合物組成。在另一個實施例中，頂端介質(zhì)層404C通過原子 層沉積形成，并由可以包括但不限于氧化鉿，氧化鋯，鉿硅酸鹽，氮氧化 鉿，氧鋯化鉿和氧化鑭的高介電常數(shù)介質(zhì)層組成。在一個特定實施例中， 頂端介質(zhì)層404C的厚度范圍為l-20nm。柵極404D可以由任何在操作SONOS型晶體管時提供偏壓的導(dǎo)體或 半導(dǎo)體材料組成。根據(jù)本發(fā)明的一個實施例，柵極404D通過化學(xué)氣相沉 積工藝形成，并由摻雜多晶硅組成。在另一個實施例，柵極404D通過物 理氣相沉積工藝形成，并由可以包括但不限于金屬氮化物，金屬碳化物， 金屬硅化物，鉿，鋯，鈦，鉭，鋁，釕，鈀，鉑，鈷和鎳的金屬材料組成。非易失性電荷俘獲存儲器件可能包括含一個含有多個氘化層的多層 電荷俘獲區(qū)。圖5為本發(fā)明實施例中非易失性俘獲電荷存儲器件的截面根據(jù)圖5，半導(dǎo)體器件500包括形成在襯底502上的柵堆垛504。半導(dǎo)體器件500進(jìn)一步包括在襯底502中柵堆垛504任意一邊的的源漏區(qū)域 510，在襯底502的柵堆垛504下定義溝道區(qū)域512。柵堆垛504包括一 個隧穿介質(zhì)層504A,多層電荷俘獲區(qū)504B,頂端介質(zhì)層504C和柵極 504D。因此，柵層504D與襯底502電隔離。多層電荷俘獲區(qū)504B包括 一個第一氘化層506和一個第二氘化層516，把多層電荷俘獲區(qū)504B的 電荷俘獲層508夾在中間。 一對介質(zhì)側(cè)墻514隔離了柵堆垛504側(cè)墻。半導(dǎo)體器件500可以是與圖4中所述半導(dǎo)體器件400相關(guān)聯(lián)的任何半 導(dǎo)體器件。襯底502，源漏區(qū)域510和溝道區(qū)域512可以由任何材料和與 襯底402、源漏區(qū)域410和溝道區(qū)域412相關(guān)聯(lián)的摻雜雜質(zhì)原子組成。遂 穿介質(zhì)層504A，頂端介質(zhì)層504C，柵極504D可以由與圖4中所述的遂 穿介質(zhì)層404A,頂端介質(zhì)層404C，柵層404D相關(guān)聯(lián)的任何材料組成。然而，相比半導(dǎo)體器件400，半導(dǎo)體器件包括一個在電荷俘獲層508 上有第二氘化層516的多層電荷俘獲區(qū)504B,如圖5所示。第一氘化層 506和電荷俘獲層508可以由分別由與圖4中氖化層406和電荷俘獲層408 相關(guān)聯(lián)的任何材料組成。此外，第二氘化層516也可以由與圖4中氘化層 406相關(guān)聯(lián)的任何材料組成。然而，根據(jù)本發(fā)明的一個實施例，多層電荷 俘獲區(qū)504B的總厚度范圍為5-10nm。如，多層電荷俘獲區(qū)504B厚度 和圖4中的多層電荷俘獲區(qū)404B的厚度范圍相同。因此，氘化層和電 荷俘獲層的厚度比可能與半導(dǎo)體器件400不同。例如，在一個實例中，第 一氘化層506:電荷俘獲層508:第二氘化層516的厚度比約為1:2:1 。如同圖4中的多層電荷俘獲區(qū)404B ,多層電荷俘獲區(qū)504B在第一 氖化層506和電荷俘獲層504B之間有陡峭界面。同樣的，在第二氘化層516和電荷俘獲層508之間有第二陡峭界面。S卩，根據(jù)本發(fā)明的一個實 施例，電荷俘獲層508是無氘的?；蛘?，氘原子濃度變化斜率由從第一 和第二気化層506和516高濃度到電荷俘獲層508低濃度形成。如此，根 據(jù)本發(fā)明的一個實施例，電荷俘獲層508是部分氘化層，其氘濃度低于 氘化層506和516。非易失性電荷俘獲存儲器件可以是包括一個氘化層的多層電荷俘獲 區(qū)，圖6A-I為本發(fā)明實施例中形成非易失性電荷俘獲存儲器件的過程的 截面圖。根據(jù)圖6A,已經(jīng)提供了襯底602。襯底602可以由任何材料組成， 并且有與圖4中襯底402或圖5中襯底502相關(guān)的特性。根據(jù)圖6B，隧穿介質(zhì)層620形成在襯底602頂面。遂穿介質(zhì)層620 可以由任何材料通過任何工藝形成，厚度可以是符合圖4的隧穿介質(zhì)層 404A或圖5的隧穿介質(zhì)層504A的任何厚度。根據(jù)圖6C，多層電荷俘獲區(qū)622形成在隧穿介質(zhì)層620頂面。根據(jù) 本發(fā)明的一個實施例，多層電荷俘獲區(qū)622包括在遂穿介質(zhì)層620和電荷 俘獲層626之間的氘化層624 ，如圖6C所示。氘化層624和電荷俘獲 層626可以由厚度和材料分別符合圖4中氘化層406和電荷俘獲層408 的任何材料組成。多層電荷俘獲區(qū)622,在此，氘化層624和電荷俘獲層 626可以通過任何適于在隧穿介質(zhì)層620上充分均勻的覆蓋的工藝形成。 根據(jù)本發(fā)明的一個實施例，復(fù)合電荷俘獲層622通過化學(xué)氣相沉淀工藝形 成。在一個實施例中，首先使用氘結(jié)構(gòu)氣體形成氘化層624，隨后，通過 無氘氣體形成電荷俘獲層626。在一個特定實施例中，多層電荷俘獲區(qū)622基本上由氮氧化硅形成，其中氘化層624首先使用混合氣體，可以包 括但不局限于氘硅烷(SiD4)，氘二氯硅烷(SiD2C12)， 一氧化二氮(N20)， 重氨(ND3)和氧氣(02)。電荷俘獲層626隨后使用混合氣體形成，可以 包括但不局限于，無氘-BTBAS， 硅垸(SiH4)， 二氯硅垸(SiH2C12)， N20,氨氣(NH3)和02.在一個特定實施例中，氘化層624和電荷俘獲 層626在同一工藝步驟中形成，如他們在同一個反應(yīng)腔中從氘構(gòu)成氣體到 無氘構(gòu)成氣體之間的精確轉(zhuǎn)換。含氘和不含氘的結(jié)點可能體現(xiàn)在氘化層624和電荷俘獲層626的分界 面。根據(jù)本發(fā)明的一個實施例，電荷俘獲層626保持無氘?；蛘?，在沉積 電荷俘獲層626或隨后的高溫工藝步驟時,氘化層624的部分氘轉(zhuǎn)移至電 荷俘獲層626。 S卩，氘原子濃度變化斜率從氘化層624高濃度到電荷俘獲 層626低濃度。如此，根據(jù)本文的一個實例，電荷俘獲層626是部分氘 化層，氘濃度低于氘化層624。在一個特定實例中，應(yīng)用氘構(gòu)成氣體以形 成部分氘化電荷俘獲層626，氘濃度低于氘化層624。根據(jù)圖6D，頂端介質(zhì)層628形成在多層電荷俘獲區(qū)622頂面。頂端 介質(zhì)層628可以由任何材料通過任何工藝形成，厚度可以是符合圖4頂端 介質(zhì)層404C或圖5頂端介質(zhì)層504C的任何厚度。根據(jù)本發(fā)明的一個實 施例，頂端介質(zhì)層628通過氘構(gòu)成氣體形成。在這樣一個實例中，氘化頂 端介質(zhì)層628隨后在退火過程中作為氘元素的來源源以形成多層電荷俘 獲區(qū)622的無俘獲層。在一個可選擇的實施例中，氘化頂端介質(zhì)層628 使用組合氣體形成，例如，但不局限于，SiD4， SiD2C12和N20。根據(jù)圖6E，柵層630形成在頂端介質(zhì)層628頂面。柵層630以分別通過符合圖4所述的柵層404D或圖5所述的柵層504D的任何材料和任 何工藝形成。如此，柵堆垛632可能形成在襯底602上方。
根據(jù)圖6F,柵堆垛632被曝光以在襯底602上方形成圖案化的柵堆 垛604。圖案化的柵堆垛604包括一個圖案化的隧穿介質(zhì)層604A，圖案 化的多層電荷俘獲區(qū)604B，圖案化的頂端介質(zhì)層604C，圖案化的柵層 604D。圖案化的多層電荷俘獲區(qū)604B包括一個圖案化的氘化層606和一 個圖案化的電荷俘獲層608。柵堆垛632可以曝光形成圖案化的柵堆垛 604，并通過對襯底602以高選擇比給柵堆垛604提供充分垂直側(cè)墻的任 何工藝形成。根據(jù)本發(fā)明的一個實施例，柵堆垛632可以采用平面蝕刻曝 光來形成圖案化柵堆垛604。在一個特定實例，蝕刻工藝是各向異向性的 蝕刻工藝使用的氣體包括，但不局限于碳四氟(CF4)，氧氣02，氫溴酸 (HBr)和氯氣(C12).
根據(jù)圖6G,可能需要向暴露部分的襯底604注入雜質(zhì)原子以形成源 漏頂延長區(qū)域650。源漏頂延長區(qū)域650最終會成為隨后形成的源漏區(qū)域 的部分。如下圖所示。如此，通過在柵堆垛604定義的位置形成源漏頂延 長區(qū)域650，定義了溝道區(qū)域612，如圖6G所示。在一個實例中，如下 所述，用來形成源漏頂延長區(qū)域650的導(dǎo)電類型和雜質(zhì)原子摻雜濃度與隨 后用來形成源漏區(qū)域的相同。
根據(jù)圖6H,可能需要在圖案化后的柵堆垛604側(cè)壁形成一堆介質(zhì)側(cè) 墻614.。最終，根據(jù)圖61，源漏區(qū)域610通過向暴露部分的襯底604注 入雜質(zhì)原子660形成。源漏區(qū)域610分別可能含有圖4和圖5所述的源漏 區(qū)域410和510的任何特點。根據(jù)本發(fā)明的一個實施例，源漏區(qū)域610的外貌通過介質(zhì)隔離614、圖案化的柵堆垛604和源漏頂延長區(qū)域650來 定義，如圖6I所述。
非易失性電荷俘獲存儲器件可以包括一個含有多于一個氘化層的多 層電荷俘獲區(qū)。圖7A-C為本發(fā)明非易失性電荷俘獲存儲器件在形成過程 中的步驟的截面圖。
根據(jù)圖7A，隧穿介質(zhì)層720形成在襯底702的頂面。襯底702可以 分別由符合圖4襯底402和圖5襯底502的任何所述特點的任何材料組成。 隧穿介質(zhì)層720可以由符合圖4中隧穿介質(zhì)層404A或圖5隧穿介質(zhì)層 504A的任何材料通過任何工藝及厚度形成。
根據(jù)圖7B，多層電荷俘獲區(qū)722可以形成在隧穿介質(zhì)層720頂面。 根據(jù)本發(fā)明的一個實施例，多層電荷俘獲區(qū)722包括在隧穿介質(zhì)層720 和電荷俘獲層726之間的第一氘化層724 ，如圖7B所示。第一氘化層 724和電荷俘獲層726和第二氘化層727可以由厚度分別符合圖5中第一 氘化層506 ，電荷俘獲層508,和第二氘化層516的任何材料組成。復(fù)合 電荷俘獲層722，在此，第一和第二氘化層724和727以及電荷俘獲層726 可以通過適于在隧穿介質(zhì)層720上提供充分均勻的覆蓋的任何工藝形成。 根據(jù)本本發(fā)明的一個實施例中，多層電荷俘獲區(qū)722通過化學(xué)氣相沉積工 藝形成。在一個實施例中，首先使用氘構(gòu)成氣體形成第一氘化層724，隨 后，通過無氘構(gòu)成氣體形成電荷俘獲層726，最后，使用氘構(gòu)成氣體形成 第二氘化層727。在一個特定實例，多層電荷俘獲區(qū)722主要由氮氧化 硅形成，其中第一氘化層724使用組合氣體形成，可以包括但不局限于氘 硅烷(SiD4)，氖二氯硅烷(SiD2C12)， 一氧化二氮(N20)，重氨(ND3)和氧氣(02)。電荷俘獲層626使用的組合氣體，可以包括但不局限于，無氘 -BTBAS，硅烷(SiH4)， 二氯硅烷(SiH2C12)， N20，氨氣(NH3)和02。最 后，第二氘化層727使用氘構(gòu)成氣體形成，可以包括但不局限于SiD4， SiD2C12，N20，ND3和02。在一個特定實例中，第一氘化層724，電荷 俘獲層626和第二氘化層727在同一工藝步驟形成，在同一反應(yīng)腔形成氘 構(gòu)成氣體到無氖構(gòu)成氣體在回到氘構(gòu)成氣體的精密轉(zhuǎn)變。
陡峭界面和無氘結(jié)點可能顯示在第一氘化層724，第二氘化層727和 電荷俘獲層726的分界面。如此，根據(jù)本發(fā)明的一個實施例，電荷俘獲層 726保持無氖?；蛘?，在沉積電荷俘獲層726和第二氘化層727或隨后的 高溫工藝步驟時，第一氖化層724和第二氖化層727的部分氘轉(zhuǎn)移至電荷 俘獲層726。確切的說，氘原子濃度變化斜率由從第一氘化層724和第二 氖化層727的高濃度到電荷俘獲層726的低濃度形成。因此，根據(jù)本發(fā)明 的一個實施例，電荷俘獲房726變成一個部分氘化層，氘濃度低于第一 氖化層724和第二氖化層727。在一個特定實例中，應(yīng)用氘構(gòu)成氣體以形 成部分氘化電荷俘獲層726，氘濃度低于氘化層724。
根據(jù)圖7C，采用類似于圖6D-I所述的工藝步驟來形成有含有一個以 上的氖化層的非易失性電荷俘獲存儲器件。如此，圖案化柵堆垛704形成 在襯底702上。源漏區(qū)域710形成在圖案化柵堆垛704的任意一側(cè)，以此 定義溝道區(qū)域712。圖案化的柵堆垛704包括一個圖案化的隧穿介質(zhì)層 704A， 一個圖案化的多層電荷俘獲區(qū)704B， 一個圖案化頂端介質(zhì)層704C 和圖案化的柵層704D。圖案化的多層電荷俘獲區(qū)704B包括將圖案化的 電荷俘獲層708夾在中間的圖案化第一 氘化層706和圖案化的第二氘化層716。
如此，在此揭露了非易失性電荷俘獲存儲器件。該器件包括一個含有 溝道區(qū)域和一對源漏區(qū)域的襯底。柵堆垛在溝道區(qū)域的上方的襯底上，并 位于源漏區(qū)域的中間。在本發(fā)明的一個實施例中，柵堆垛包括一個含有第 一氘化層的多層電荷俘獲區(qū)。多層電荷俘獲區(qū)可以進(jìn)一步包括無氘電荷俘 獲層。在可以選擇的實施例中，多層電荷俘獲區(qū)可能包括一個氘密度低于 第一氘化層的部分氘化電荷俘獲層。
權(quán)利要求
1.一個非易失性電荷俘獲存儲器件，其特征在于，包含一個含有溝道區(qū)域和源區(qū)以及漏區(qū)的襯底；以及柵堆垛排列在溝道區(qū)域上方的襯底上，并位于源區(qū)和漏區(qū)中間，其中柵堆垛包括至少含有一個氘化層的多層電荷俘獲區(qū)。
2. 根據(jù)權(quán)利要求1所述的非易失性電荷俘獲存儲器件，其特征在于，多層電荷俘獲區(qū)進(jìn)一步包括一個氘密度低于氘化層的第二氘化層。
3. 根據(jù)權(quán)利要求2所述的非易失性電荷俘獲存儲器件，其特征在于， 多層電荷俘獲區(qū)的總厚度近似為5-10nm。
4. 根據(jù)權(quán)利要求3所述的非易失性電荷俘獲存儲器件，其特征在于， 氘化層和第二氘化層的厚度比約為1:1。
5. 根據(jù)權(quán)利要求1所述的非易失性電荷俘獲存儲器件，其特征在 于，多層電荷俘獲區(qū)進(jìn)一步包括一個無氘層。
6. 根據(jù)權(quán)利要求5所述的非易失性電荷俘獲存儲器件，其特征在于， 多層電荷俘獲區(qū)的總厚度近似為5-10nm。
7. 根據(jù)權(quán)利要求5所述的非易失性電荷俘獲存儲器件，其特征在 于，氘化層和無氘層的厚度比約為l:l。
8. —個非易失性電荷俘獲存儲器件，其特征在于，包含 一個含有一個溝道區(qū)域、 一個源區(qū)以及一個漏區(qū)的襯底；以及 柵堆垛排列在溝道區(qū)域上方的襯底上，并位于源區(qū)和漏區(qū)中間，其中柵堆垛包括遂穿介質(zhì)層排列在溝道區(qū)域上方；多層電荷俘獲區(qū)排列在隧穿介質(zhì)層上方，其中多層電荷俘獲區(qū)包括在 隧穿介質(zhì)層上方的第一氘化層，排列在第一氘化層上方的電荷俘獲層，排列在電荷俘獲層上方的第二氘化層；頂端介質(zhì)層排列在多層電荷俘獲區(qū)的第二氘化層上方；以及 柵層排列在頂端介質(zhì)層上方。
9. 根據(jù)權(quán)利要求8所述的非易失性電荷俘獲存儲器件，其特征在 于，多層電荷俘獲區(qū)的電荷俘獲層的氘密度低于第一和第二氘化層。
10. 根據(jù)權(quán)利要求9所述的非易失性電荷俘獲存儲器件，其特征在 于，多層電荷俘獲區(qū)的總厚度范圍約為5-10nm。
11. 根據(jù)權(quán)利要求10所述的非易失性電荷俘獲存儲器件，其特征在 于，第一氖化層的厚度、電荷俘獲層的厚度和第二氘化層的厚度比約為 1:2:1。
12. 根據(jù)權(quán)利要求8所述的非易失性電荷俘獲存儲器件，其特征在 于，多層電荷俘獲區(qū)的電荷俘獲層是無氘層。
13. 根據(jù)權(quán)利要求12所述的非易失性電荷俘獲存儲器件，其特征在 于，多層電荷俘獲區(qū)的總厚度范圍約為5-10nm。
14. 根據(jù)權(quán)利要求13所述的的非易失性電荷俘獲存儲器件,其特征 在于，第一氘化層厚度，電荷俘獲層的厚度和第二氘化層的厚度比約為 1:2:1。
15. —種制造非易失性電荷俘獲存儲器件的方法，其特征在于，包括: 形成一個襯底；形成襯底上的柵堆垛，其中形成柵堆垛包括形成襯底上的隧穿介質(zhì)層；形成遂穿介質(zhì)層上的多層電荷俘獲區(qū),其中多層電荷俘獲區(qū)包含一個 氘化層；形成多層電荷俘獲區(qū)上的頂端介質(zhì)層； 形成頂端介質(zhì)層上的柵層；以及曝光隧穿介質(zhì)層，多層電荷俘獲區(qū)，頂端介質(zhì)層和柵層；以及 在襯底上的柵堆垛另一側(cè)形成源區(qū)和漏區(qū)以提供襯底中柵堆垛下面 的溝道區(qū)域。
16. 根據(jù)權(quán)利要求15所述的制造非易失性電荷俘獲存儲器件的方 法，其特征在于，采用沉淀工藝形成多層電荷俘獲區(qū)的氘化層，所利用的 氣體選自SiD4， SiD2C12和ND3的組合氣體。
17. 根據(jù)權(quán)利要求15所述的制造非易失性電荷俘獲存儲器件的方 法，其特征在于，，多層電荷俘獲區(qū)通過單個工藝步驟形成。
18. 根據(jù)權(quán)利要求15所述的制造非易失性電荷俘獲存儲器件的方 法，其特征在于，，形成多層電荷俘獲區(qū)進(jìn)一步包括形成無氘層。
19. 根據(jù)權(quán)利要求18所述的制造非易失性電荷俘獲存儲器件的方 法，其特征在于，，氘化層厚度和無氘層厚度比約為l:l。
20. 根據(jù)權(quán)利要求19所述的制造非易失性電荷俘獲存儲器件的方法， 其特征在于，，其中形成頂端介質(zhì)層進(jìn)一步包括形成氘化頂端介質(zhì)層，所 采用的氣體從以下幾個中選擇SiD4， SiD2C12和ND3。
全文摘要
本文描述了非易失性電荷俘獲存儲器件。該器件在襯底上包括一個溝道區(qū)域和一對源/漏區(qū)域。柵堆垛在襯底的溝道區(qū)域的上方，位于源/漏區(qū)的中間。柵堆垛包括一個含有第一氘化層的多層電荷俘獲區(qū)。多層電荷俘獲區(qū)進(jìn)一步包括無氘電荷俘獲層。
文檔編號H01L29/792GK101636845SQ200780035965
公開日2010年1月27日 申請日期2007年9月28日 優(yōu)先權(quán)日2007年5月25日
發(fā)明者克里希納斯瓦米·庫馬爾, 弗雷德里克·B·詹納, 賽格·利維 申請人:賽普拉斯半導(dǎo)體公司