專(zhuān)利名稱(chēng)：具有電遷移帽和鍍覆焊料的銅管芯凸點(diǎn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及微電子封裝技術(shù)。具體而言，本發(fā)明的實(shí)施例涉 及具有銅管芯凸點(diǎn)的微電子器件，該凸點(diǎn)具有電遷移帽和鍍覆焊料。
背景技術(shù)：
在制成微電子芯片或管芯之后，通常在銷(xiāo)售之前對(duì)其進(jìn)行封裝。封裝 提供了通往芯片內(nèi)部電路的電連接、針對(duì)外部環(huán)境的保護(hù)以及熱耗散。在 一種封裝系統(tǒng)中，將芯片"倒裝芯片"連接到封裝基板。在倒裝芯片封裝 中，管芯上的電引線分布于其有源表面上，有源表面電連接到封裝基板上 的對(duì)應(yīng)引線。
圖1到3示出了用于對(duì)微電子芯片或管芯進(jìn)行倒裝芯片封裝的現(xiàn)有技 術(shù)方法。在圖1中，示出了包括導(dǎo)電凸點(diǎn)140的微電子管芯100的一部分。 微電子管芯100包括襯底105、器件層110、互連區(qū)域115和連接盤(pán)120。 器件層110通常包括形成于半導(dǎo)體襯底材料中和半導(dǎo)體襯底材料上的多種 電路元件，例如晶體管、導(dǎo)體和電阻器?；ミB區(qū)域115包括多層互連的金 屬通孔和金屬線，它們由電介質(zhì)材料分隔，提供器件層110的器件之間的 電連接以及通往包括連接盤(pán)120的導(dǎo)電連接盤(pán)的電線路。典型地，在連接 盤(pán)120上形成電介質(zhì)層125、阻擋金屬135和凸點(diǎn)140，其中凸點(diǎn)140提供 用于從管芯100電連接到外部封裝基板的結(jié)構(gòu)。
如圖2和3所示，在普通倒裝芯片封裝系統(tǒng)中，翻轉(zhuǎn)或倒轉(zhuǎn)微電子管 芯100，并將其鍵合到封裝基板150上，使得其包括凸點(diǎn)140的有源表面面 向封裝基板150的表面。凸點(diǎn)140與封裝基板150的表面上的焊料凸點(diǎn)或 焊球155對(duì)準(zhǔn)，在凸點(diǎn)140和焊球155之間、接頭160處形成電連接。如 圖所示，接頭160通常包括被壓入焊料凸點(diǎn)中的凸點(diǎn)140的部分。圖3中 還示出了提供于管芯100和封裝基板150之間的底部填充材料170。
在一些工藝中，凸點(diǎn)140為銅。在這種系統(tǒng)中，接頭160可能會(huì)在凸點(diǎn)140和焊球155之間造成孔隙。由于銅的電遷移，這些孔隙的生長(zhǎng)可能 導(dǎo)致很多問(wèn)題。例如，可能會(huì)導(dǎo)致電阻增大，潛在地會(huì)導(dǎo)致互連斷裂和器 件故障。


在附圖的圖示中以舉例方式而非限制方式例示了本發(fā)明，在附圖中類(lèi)
似的附圖標(biāo)記表示類(lèi)似的元件，且其中
圖l是現(xiàn)有技術(shù)微電子管芯的一部分的截面圖，其包括襯底、器件層、 互連區(qū)域、連接盤(pán)、暴露一部分連接盤(pán)的電介質(zhì)層以及阻擋金屬和耦合到 連接盤(pán)的凸點(diǎn)。
圖2是現(xiàn)有技術(shù)倒裝芯片結(jié)構(gòu)的截面圖，其包括管芯，管芯的凸點(diǎn)與 具有焊料凸點(diǎn)的封裝基板對(duì)準(zhǔn)。
圖3示出了附著管芯和封裝基板之后的圖2的結(jié)構(gòu)，其包括底部填充 材料。
圖4是微電子管芯的一部分的截面圖，其包括襯底、器件層、互連區(qū)
域、連接盤(pán)、連接盤(pán)上方且包括暴露連接盤(pán)的一部分的開(kāi)口的電介質(zhì)層、
以及形成于電介質(zhì)層和連接盤(pán)上方的晶種層。
圖5示出了具有包括形成于晶種層上方的開(kāi)口的層的圖4的結(jié)構(gòu)。
圖6示出了具有形成于開(kāi)口中和晶種層上的凸點(diǎn)的圖5的結(jié)構(gòu)。
圖7示出了具有形成于開(kāi)口中和凸點(diǎn)上的帽的圖6的結(jié)構(gòu)。
圖8示出了具有形成于開(kāi)口中和帽上的鍍層的圖7的結(jié)構(gòu)。
圖9示出了層被去除的圖8的結(jié)構(gòu)。
圖10示出了晶種層的暴露部分被去除的圖9的結(jié)構(gòu)。
圖11是微電子管芯的截面圖，該微電子管芯包括與具有焊料凸點(diǎn)的基
板對(duì)準(zhǔn)的楔形凸點(diǎn)，用于倒裝芯片附著。
圖12示出了附著管芯和封裝基板之后的圖11的結(jié)構(gòu)，其包括底部填
充材料。
具體實(shí)施例方式
在各實(shí)施例中，描述了涉及到具有電遷移帽和鍍覆焊料的銅管芯凸點(diǎn)的設(shè)備和方法。然而，可以不用一個(gè)或多個(gè)具體細(xì)節(jié)，或利用其他方法、 材料或部件來(lái)實(shí)踐各實(shí)施例。在其他情況下，未詳細(xì)展示或描述公知的結(jié) 構(gòu)、材料或操作，以免使本發(fā)明各實(shí)施例的各方面不清楚。類(lèi)似地，為了 解釋起見(jiàn)，闡述了具體數(shù)字、材料和配置，以便提供對(duì)本發(fā)明的透徹理解。 盡管如此，可以無(wú)需所述具體細(xì)節(jié)來(lái)實(shí)踐本發(fā)明。此外，要理解圖中所示 的各實(shí)施例為例示性表示，而未必是按照比例繪制的。
圖4-12示出了用于其銅管芯凸點(diǎn)具有電遷移帽和鍍覆焊料的倒裝芯片 封裝系統(tǒng)的方法和結(jié)構(gòu)。
圖4示出了微電子管芯200的一部分，該微電子管芯200包括襯底205、 器件層210、互連區(qū)域215、連接盤(pán)220、具有暴露連接盤(pán)220的一部分的 開(kāi)口 230的電介質(zhì)層225、以及電介質(zhì)層225和連接盤(pán)220的暴露部分上的 部分填充開(kāi)口 230的晶種層235。
通常，管芯可以是具有多個(gè)管芯的晶片的一部分，或者管芯可以是個(gè) 體和獨(dú)立的集成電路。襯底205包括用于形成有效器件的任何適當(dāng)?shù)囊环N 或多種半導(dǎo)體材料。例如，襯底205可以包括單晶硅、鍺、砷化鎵、磷化 銦或絕緣體上硅等。器件層210包括形成于襯底205中和襯底205上的器 件，例如形成集成電路的晶體管、電阻器或?qū)w。
互連區(qū)域215為器件層210的器件提供電互連。互連區(qū)域215包括金 屬化層的疊置體，其包括由層間電介質(zhì)(ILD)材料分隔和絕緣的金屬線。 金屬化層的金屬線由導(dǎo)電通孔互連，導(dǎo)電通孔也是由電介質(zhì)材料分隔和絕 緣的。ILD材料包括任何適當(dāng)?shù)慕^緣材料，包括低kILD材料，這種材料具 有低于二氧化硅的介電常數(shù)k (小于大約4)。低k ILD材料是有利的，因 為它們減小了相鄰金屬線之間的電容，由此，例如通過(guò)減小RC延遲而改善 了整體微電子器件的性能。不過(guò)，很多低k ILD材料較脆，且易于爆裂或 脫層。因此，以下方法和結(jié)構(gòu)可以通過(guò)減少這些材料上的應(yīng)力而使得能夠 使用一些低k ILD材料或提高其可靠性。
連接盤(pán)220電連接到互連區(qū)域215的一個(gè)或多個(gè)金屬線和通孔，并為 接下來(lái)形成電引線或凸點(diǎn)提供導(dǎo)電連接盤(pán)或焊盤(pán)。在一些范例中，可以將 連接盤(pán)220視為互連區(qū)域215的一部分，例如互連區(qū)域215的頂部金屬化 層。在其他范例中，連接盤(pán)220形成于互連區(qū)域215上方。連接盤(pán)220包括任何適當(dāng)?shù)膶?dǎo)電材料，例如銅或鋁。電介質(zhì)層225 (如圖所示)形成于連 接盤(pán)220上方或周?chē)?，包括任何適當(dāng)?shù)慕^緣材料，例如鈍化材料或絕緣材 料。為了形成具有開(kāi)口 230的電介質(zhì)層225，首先通過(guò)旋涂方法或其他適當(dāng) 的沉積方法形成體電介質(zhì)層。然后，通過(guò)公知技術(shù)(例如光刻和蝕刻技術(shù)) 在電介質(zhì)材料225中形成開(kāi)口 230。
晶種層235包括為形成體導(dǎo)電材料提供適當(dāng)晶種的任何適當(dāng)材料或材 料疊置體，如以下圖6中所述。例如，為了形成體銅導(dǎo)體，使用銅晶種層。 在形成晶種層235之前，可以提供阻擋層或粘附層。例如，阻擋層可以包 括鉭和氮化鉭或鈦和氮化鈦。阻擋層和晶種層是通過(guò)公知技術(shù)形成的，例 如原子層沉積(ALD)、物理氣相沉積(PVD)和化學(xué)氣相沉積(CVD)。
接下來(lái)，在晶種層235上方形成包括開(kāi)口 245的層240，從而暴露連接 盤(pán)，如圖5所示。這里，術(shù)語(yǔ)"上方"是指遠(yuǎn)離基板的表面，從而將基板 用作參照系，在基板上構(gòu)建"起"后續(xù)結(jié)構(gòu)。因此，使用諸如底部、頂部、 上方和側(cè)面的術(shù)語(yǔ)是參考朝向結(jié)構(gòu)底部的基板，而不是指參考地或任何其 他參照系"向上"或"向下"。
如下所述，層240包括輔助形成開(kāi)口 245并為接下來(lái)形成凸點(diǎn)提供充 分的結(jié)構(gòu)的任何適當(dāng)材料。例如，層240可以包括負(fù)性光致抗蝕劑，可以 通過(guò)光刻處理形成開(kāi)口 245。
如圖6所示，然后在開(kāi)口 245之內(nèi)形成凸點(diǎn)248。凸點(diǎn)248包括任何適 當(dāng)?shù)膶?dǎo)電材料，例如銅，并且凸點(diǎn)248可以由任何適當(dāng)技術(shù)形成。在一個(gè) 范例中，凸點(diǎn)248是通過(guò)使用晶種層235的定時(shí)電鍍法形成的。凸點(diǎn)248 基本采取了層240中的開(kāi)口的形式。在一個(gè)范例中，從上往下看，開(kāi)口具 有圓形。在一個(gè)實(shí)施例中，凸點(diǎn)248是受控塌陷芯片連接(C4)凸點(diǎn)。
接下來(lái)，如圖7所示，在開(kāi)口 245中的凸點(diǎn)248上形成帽蓋層244。帽 蓋層244包括能夠控制凸點(diǎn)248與封裝焊球的電遷移的金屬，例如鐵、鎳、 鈷、錫、鈀或鉑。在一個(gè)實(shí)施例中，帽蓋層244大約為6微米厚。可以通過(guò) 電鍍或無(wú)電鍍覆形成帽蓋層244。
如圖8所示，在開(kāi)口 245中的帽蓋層244上形成焊料層242。焊料層 242包括能夠在封裝前的后續(xù)處理步驟期間基本防止帽蓋層244的氧化的錫 或錫合金焊料。在一個(gè)實(shí)施例中，焊料層242大約為2微米厚?？梢酝ㄟ^(guò)電鍍或無(wú)電鍍形成焊料層242。
然后如圖9所示去除層240，暴露被覆蓋的凸點(diǎn)250。通過(guò)任何適當(dāng)?shù)?技術(shù)，例如濕法蝕刻工藝、干法蝕刻工藝或抗蝕劑剝離工藝來(lái)去除層240。 接下來(lái)，如圖10所示，通過(guò)任何適當(dāng)?shù)募夹g(shù)去除晶種層235暴露(即未被 楔形凸點(diǎn)覆蓋)的部分。例如，可以通過(guò)濕法蝕刻處理步驟去除晶種層235 的部分。如果凸點(diǎn)和晶種層是相同的材料，或者如果兩種材料之間蝕刻選 擇性很小或沒(méi)有選擇性，濕法蝕刻處理步驟也可以去除凸點(diǎn)248的小部分。 由于僅去除了凸點(diǎn)的小部分，所以對(duì)凸點(diǎn)的形狀的不利影響很小或沒(méi)有不 利影響。為了去除晶種層的大部分而僅去除少量凸點(diǎn)，可以使用定時(shí)濕法 蝕刻步驟。
如圖11-12所示，可以將包括被覆蓋的凸點(diǎn)250的微電子管芯200倒 裝芯片附著到包括焊料凸點(diǎn)265的基板260。在圖11-12中，為了清楚起見(jiàn)， 未示出圖4-IO中所示的若干元件。在一些范例中，在若干微電子管芯上在 晶片處理結(jié)束時(shí)形成被覆蓋的凸點(diǎn)250，在對(duì)襯底205進(jìn)行劃片以將多個(gè)集 成電路分成分立管芯之后將管芯200附著到基板260。
基板260包括任何適當(dāng)?shù)姆庋b基板，例如印刷電路板(PCB)、內(nèi)插器、 母板、卡等。焊料凸點(diǎn)265是任何適當(dāng)?shù)暮噶喜牧?，包括基于鉛的焊料或 無(wú)鉛焊料。無(wú)鉛焊料的范例包括錫和銀的合金或錫和銦的合金。考慮到與 在消費(fèi)產(chǎn)品中使用鉛有關(guān)的環(huán)境和健康問(wèn)題，無(wú)鉛焊料可能是有利的。
如圖11所示，定位微電子管芯200和基板260，使得被覆蓋的凸點(diǎn)250 和相應(yīng)的焊料凸點(diǎn)265基本對(duì)準(zhǔn)，在高溫下將管芯和基板設(shè)置在一起，使 得焊料回流，在冷卻時(shí)形成與被覆蓋凸點(diǎn)250的接頭，以將管芯200和基 板260電耦合，如圖12所示。而且，如圖12所示，在管芯200和基板260 之間形成底部填充材料280。在一個(gè)范例中，通過(guò)毛細(xì)底部填充過(guò)程提供底 部填充材料280。然后可以將管芯封裝290組裝成計(jì)算裝置，例如桌上型計(jì) 算機(jī)、膝上型計(jì)算機(jī)、服務(wù)器、PDA、手機(jī)等，計(jì)算裝置可以包括存儲(chǔ)器件 和網(wǎng)絡(luò)控制器。
在整個(gè)說(shuō)明書(shū)中提到"一個(gè)實(shí)施例"或"實(shí)施例"表示結(jié)合該實(shí)施例 描述的特定特征、結(jié)構(gòu)、材料或特性被包括在本發(fā)明的至少一個(gè)實(shí)施例中。 于是，在整個(gè)說(shuō)明書(shū)的不同地方出現(xiàn)"在一個(gè)實(shí)施例中"或"在實(shí)施例中"的短語(yǔ)未必是指本發(fā)明的同一實(shí)施例。此外，可以在一個(gè)或多個(gè)實(shí)施例中 以任何適當(dāng)方式組合特定的特征、結(jié)構(gòu)、材料或特性。
要認(rèn)識(shí)到，上述說(shuō)明的意圖是進(jìn)行例示而非進(jìn)行限制。對(duì)于本領(lǐng)域的 普通技術(shù)人員而言，在閱讀以上描述以后，很多其他實(shí)施例將是顯而易見(jiàn) 的。因此，應(yīng)當(dāng)根據(jù)所附權(quán)利要求，連同這種權(quán)利要求享有權(quán)利的等價(jià)物 的整體范圍來(lái)確定本發(fā)明的范圍。
權(quán)利要求
1、一種設(shè)備，包括集成電路管芯；所述管芯表面上的多個(gè)銅凸點(diǎn)；基本覆蓋所述銅凸點(diǎn)的配合表面的電遷移(EM)帽，其能夠控制所述銅凸點(diǎn)和焊料之間的金屬間化合物的形成；以及所述EM帽上的焊料鍍層，其能夠保護(hù)所述EM帽，防止所述EM帽在封裝之前被氧化。
2、 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述EM帽包括鐵。
3、 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述EM帽包括鈷。
4、 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述EM帽包括從錫、鎳、鈀和 鉑構(gòu)成的組中選擇的金屬。
5、 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述焊料鍍層包括基于錫的焊料。
6、 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述EM帽具有大約6微米的厚度。
7、 根據(jù)權(quán)利要求l所述的設(shè)備，其中所述焊料鍍層具有大約2微米的 厚度。
8、 根據(jù)權(quán)利要求1所述的設(shè)備，還包括焊接到所述管芯的集成電路封裝。
9、 根據(jù)權(quán)利要求8所述的設(shè)備，還包括 存儲(chǔ)器；以及網(wǎng)絡(luò)控制器。
10、 一種方法，包括在集成電路晶片的表面上形成銅凸點(diǎn)； 在所述銅凸點(diǎn)的表面上形成帽蓋層；以及 在所述帽蓋層的表面上形成焊料層。
11、 根據(jù)權(quán)利要求10所述的方法，還包括去除光致抗蝕劑材料。
12、 根據(jù)權(quán)利要求ll所述的方法，其中形成所述帽蓋層包括電鍍鐵。
13、 根據(jù)權(quán)利要求ll所述的方法，其中形成所述焊料層包括電鍍錫合金焊料。
14、 根據(jù)權(quán)利要求11所述的方法，其中形成所述帽蓋層包括鍍覆從鐵、 鈷、鎳、鉑和鈀構(gòu)成的組中選擇的金屬。
15、 根據(jù)權(quán)利要求ll所述的方法，其中形成所述焊料層包括無(wú)電鍍覆 錫合金焊料。
16、 根據(jù)權(quán)利要求ll所述的方法，還包括去除基底金屬層。
17、 根據(jù)權(quán)利要求ll所述的方法，還包括對(duì)所述晶片進(jìn)行劃片。
18、 根據(jù)權(quán)利要求17所述的方法，還包括將來(lái)自所述晶片的管芯焊接 到封裝。
19、 根據(jù)權(quán)利要求18所述的方法，還包括將管芯封裝插入到計(jì)算裝置中。
全文摘要
本發(fā)明的實(shí)施例包括涉及到具有電遷移帽和鍍覆焊料的銅管芯凸點(diǎn)的設(shè)備和方法。在一個(gè)實(shí)施例中，一種設(shè)備包括集成電路管芯；管芯表面上的多個(gè)銅凸點(diǎn)；基本覆蓋銅凸點(diǎn)的配合面，能夠控制銅凸點(diǎn)和焊料之間的金屬間化合物的形成的電遷移(EM)帽；以及EM帽上的能夠保護(hù)EM帽，防止其在封裝之前被氧化的焊料鍍層。
文檔編號(hào)H01L21/60GK101617396SQ200880005748
公開(kāi)日2009年12月30日 申請(qǐng)日期2008年3月21日 優(yōu)先權(quán)日2007年3月23日
發(fā)明者M·博爾, T·鐘, V·迪賓 申請(qǐng)人:英特爾公司