專利名稱：應力記憶作用半導體器件的制造方法
技術領域：
本發(fā)明涉及半導體制造技術領域，尤其涉及一種采用了應力記憶技術的半導體器 件的制造方法。
背景技術：
隨著半導體工藝進入亞微米時代，MOS器件的驅(qū)動電流提升問題日趨得到重視，驅(qū) 動電流的提升將大大改善元件的延遲時間(time delay)、提高元件的響應速率。操控應力是改善MOS器件、尤其是場效應晶體管中載流子遷移率以及增大MOS器 件的跨導(或者減小串連電阻)，進而提高驅(qū)動電流的有效方式。當應力施加到半導體晶體管的溝道時，載流子的遷移率從它們在無應力半導體情 況下的原始值發(fā)生改變，因而晶體管的跨導和導通電流也從它們在無應力半導體情況下的 原始值發(fā)生改變。這是因為在溝道內(nèi)施加的應力和對半導體結構產(chǎn)生的應力會影響帶隙結 構(即，破壞帶結構的簡并度)并改變載流子的有效質(zhì)量。對于匪OS晶體管來說，受到沿 著溝道方向(即空穴的移動方向或者將漏極連接到源極的方向)的拉伸應力，可以使得溝 道區(qū)域中的分子排列更加疏松，從而提高電子的遷移率；反之，對于PMOS晶體管來說，受到 沿著溝道方向的壓縮應力，可以得溝道區(qū)域內(nèi)的分子排布更加緊密，有助于提高空穴的遷 移率?，F(xiàn)有技術中，對半導體晶體管施加壓力的方法主要有兩種，一種是“全局應力”，另 一種是“局部應力”。“全局應力”是從襯底產(chǎn)生的、施加到整個晶體管器件區(qū)域的應力，例如是由絕緣 體上硅鍺結構、SiGe應力釋放緩沖層或者SiC應力釋放緩沖層之類的結構產(chǎn)生。“局部應 力”是僅從局部結構施加到鄰近溝道的局部區(qū)域的應力，施加局部應力的方法包括“應力記 憶技術(Stress Memorization Technique，簡稱 SMT) ”。應力記憶技術的典型工藝方法是首先，將應力層沉積于將被施加拉應力的半導 體器件(例如，場效應晶體管)之上；其次，進行熱退火，在熱退火期間，應力層將其自身具 有的應力施加到下面的半導體器件，在熱退火之后，施加在半導體器件上的應力被凍結，或 者被“記憶”，因此該技術稱為應力記憶技術；然后，去除應力層，此時半導體器件仍然保持 記憶的應力。所述應力層的常用材料為氮化物薄膜，例如，氮化硅是一種優(yōu)良的拉應力產(chǎn)生 薄膜，而耐熔金屬氮化物是優(yōu)良的壓應力產(chǎn)生薄膜。在現(xiàn)有技術中，氮化硅應力層所能引發(fā)的拉應力一般在1. 2GPa以下，本領域工程 師試圖從各個角度努力調(diào)整生產(chǎn)工藝，以提升氮化硅應力層所引發(fā)的拉應力，例如公開號 為CN1949464A的中國專利申請“氮化硅層的制造方法及半導體元件的制造方法”，通過采 用低于大氣壓的壓力環(huán)境，對氮化硅層進行紫外光照射處理，可將氮化硅應力層所引發(fā)的 拉應力提升至1.6GPa。本發(fā)明從另外的角度，通過對生產(chǎn)工藝的調(diào)整，提升應力層所引發(fā)的 拉應力。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是改善應力記憶作用半導體器件的制造方法以提升 應力層所引發(fā)的拉應力。為實現(xiàn)上述目的，本發(fā)明所采用的技術方案是一種應力記憶作用半導體器件的 制造方法，包括如下步驟提供半導體基底，在所述半導體基底上形成晶體管；在所述晶體 管的表面沉積應力傳遞層；在所述應力傳遞層的表面沉積應力層；對所述晶體管的有源區(qū) 進行熱退火；去除應力層；制作互連結構。與現(xiàn)有技術區(qū)別的是，所述沉積應力層在溫度 350 450°C，功率50 150W的條件下進行。可選的，所述的應力傳遞層的材料為S^2或者是摻雜的Si02?？蛇x的，所述應力層的材質(zhì)為氮化硅。可選的，所述的晶體管包括NMOS晶體管以及PMOS晶體管，所述的應力層為拉伸應 力層，在所述應力傳遞層的表面沉積應力層之后，還包括選擇性去除PMOS晶體管上的應力 層的步驟。可選的，所述沉積應力層為采用等離子增強化學氣相沉積的方式。可選的，所述沉積應力層在反應腔壓力4 IOTorr條件下進行。可選的，所述沉積應力層所采用的原料為=SiH4流量50 100sCCm，NH3流量400 700sccm, N2 流量 800 1500sccm。可選的，所述應力層的厚度為300 800A?？蛇x的，所述應力層的應力值為500 800MPa。可選的，所述進行熱退火的工藝參數(shù)為溫度升至950°C 1200°C、退火時間Is 2 · 5 s ο可選的，進行熱退火之后，所述應力層的應力值為大于1200MPa?？蛇x的，沉積后的應力層的Si-H鍵和N-H鍵多于退火后的應力層；退火后的應力 層中Si-N鍵多于沉積后的應力層。本發(fā)明的優(yōu)點在于采用低溫及低功率沉積的應力層，應力層中的氫元素含量提 高，則應力層質(zhì)地疏松、應力較小，退火之后，應力層中的氫鍵破裂，應力層中的晶格結構重 新排列整齊，使得應力層質(zhì)地緊密、應力大幅提升，可以提升至1. 5GPa以上。應力層的應力 大幅提升，可以使得晶體管的源、漏極上記憶更大壓力，可增強載流子的遷移率，增大導通 電流、提高器件響應速度。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其它目 的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按 實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1為本發(fā)明應力記憶作用半導體器件的制造方法流程圖；圖2至圖8為圖1所示方法的具體實施例示意圖。
具體實施例方式為了提高氮化硅應力層所能引發(fā)的壓應力，本發(fā)明提出圖1所示的應力記憶作用半導體器件的制造方法，包括如下步驟Si，提供半導體基底，在所述半導體基底上形成場效應晶體管；S2，在所述場效應晶體管的表面形成應力傳遞層；S3，在所述應力傳遞層的表面沉積應力層；S4,對所述場效應晶體管的有源區(qū)進行熱退火；S5，去除應力層；S6，制作互連結構。下面結合圖2至圖8所示的具體實施例對上述步驟進行詳細說明。Si，提供半導體基底，在所述半導體基底上形成場效應晶體管。參見圖2，提供半導體基底10，所述半導體基底10可以為多層基片(例如，具有覆 蓋電介質(zhì)和金屬膜的硅襯底)、分級基片、絕緣體上硅基片(SOI)、外延硅基片、部分處理的 基片(包括集成電路及其他元件的一部分)、圖案化或未被圖案化的基片。可選的，所述半 導體基底10的全局應力可以忽略。在半導體基底10上形成場效應晶體管，本實施例僅以NMOS晶體管m和PMOS晶 體管Pl為例說明。所述的NMOS晶體管m與PMOS晶體管Pl均包括柵極110以及形成在 柵極110兩側(cè)半導體基底10內(nèi)的源極111以及漏極112。所述NMOS晶體管m與PMOS晶 體管Pl之間通過淺溝槽11相隔離，所述淺溝槽11內(nèi)填充有電介質(zhì)。所述NMOS晶體管m 的柵極和PMOS晶體管Pl的柵極之間的間距不小于1000 A。對于NMOS晶體管，在其源/漏 區(qū)中摻入的離子可以為磷離子或砷離子。當注入離子是砷離子時，離子注入能量為^ieV至 5KeV，離子注入劑量為5X1014/cm2至2X1015/cm2 ；當注入離子是磷離子時，離子注入能量 為IKeV至3KeV，離子注入劑量為5X 1014/cm2至2X 1015/cm2。而對于PMOS晶體管，在其源 /漏區(qū)中摻入的離子可以為二氟化硼離子、硼離子或銦離子。當注入離子是硼離子時，離子 注入能量為0. ^feV至IeV,離子注入劑量為5 X IO1Vcm2至2X1015/cm2 ；當注入離子是二 氟化硼離子時，離子注入能量為IKeV至4KeV，離子注入劑量為5 X IO1Vcm2至2 X 1015/cm2oNMOS晶體管m和PMOS晶體管Pl的具體形成工藝與現(xiàn)有技術相同，可以采用常規(guī) 的CMOS工藝制作圖2所示的器件結構。本實施例中，僅以形成一個NMOS晶體管m以及一 個PMOS晶體管Pl為例，并非對本發(fā)明所述制造方法中的半導體器件結構做出限定，本領域 技術人員應當可以將本發(fā)明所述制造方法推及并應用至其他結構的半導體器件制造工藝 中，特此說明。S2，在所述場效應晶體管的表面形成應力傳遞層。參見圖3，在所述NMOS晶體管m以及PMOS晶體管Pl的表面形成應力傳遞層12。 所述應力傳遞層12并不具有大的內(nèi)應力，例如其內(nèi)應力小于lOOMPa，但是該應力傳遞層12 結構致密，具有較高的楊氏模量，例如大于lOGPa。所述應力傳遞層201的材質(zhì)可以為SW2 或者是摻雜的Si02。當應力傳遞層201的材質(zhì)為S^2時可以通過化學氣相沉積工藝或者 高溫熱氧化法工藝形成。在本實施例中，所述應力傳遞層201采用化學氣相沉積工藝形成， 材質(zhì)為SiO2,厚度不大于200 A,優(yōu)選范圍為50 A-200 A。所述應力傳遞層12還可以作為阻擋層，能夠減少或防止應力傳遞層12覆蓋下的 有源區(qū)(包括柵極和源/漏區(qū))中的摻雜離子(例如NMOS晶體管中的磷離子或砷離子， PMOS晶體管中的硼離子或銦離子)向外擴散，避免所述有源區(qū)中摻雜離子的濃度發(fā)生下降，并確保了半導體器件的絕緣性能。
S3，在所述應力傳遞層的表面沉積應力層。參見圖4，在所述應力傳遞層12的表面形成應力層13。本實施例中，所述應力層 13的材質(zhì)為氮化硅。所述應力層13主要可以通過PECVD (等離子增強化學氣相沉積)方式 形成。通過改變所述化學氣相沉積的參數(shù)，可以調(diào)節(jié)應力層13對底部晶體管所誘發(fā)的應力 類型以及應力大小。應力層13的厚度不小于300 A，優(yōu)選范圍為300 Λ 800Λ。所述應力層13所誘發(fā) 的應力類型為拉伸應力，因此能夠提高NMOS晶體管m中溝道區(qū)的載流子遷移率。在現(xiàn)有工藝中，技術人員的觀點是通過改進工藝參數(shù)，提升應力層的應力值以使 得熱退火之后，晶體管能夠獲得更大的應力。在某些具體的案例中，應力層的應力值可以被 提升至1220MPa。本發(fā)明則從相反角度，在沉積應力層13時，采用較低溫度，例如350 450°C，較 低功率50 150W，提高應力層13中的氫元素含量，則應力層13中形成較多的N-H鍵以及 Si-H 鍵。例如，采用PECVD工藝，反應腔壓力4 IOTorr (托)，功率50 150W，溫度350 450°C, SiH4流量50 IOOsccm (標準立方厘米每分鐘)，NH3流量400 700sccm, N2流量 800-1500SCCm，形成具有500 A的應力層13。該應力層13具有較低的壓力，例如介于500 800MPa。參見圖5，在本實施例中，還需要根據(jù)應力類型選擇性地去除場效應晶體管表面的 應力層。如上所述，在本實施例中，由于應力層13誘發(fā)應力類型為拉伸應力，僅對NMOS晶體 管W起到提高載流子遷移率的有益作用，因此所述選擇性刻蝕具體為在NMOS晶體管m 以及PMOS晶體管Pl上旋涂光刻膠，使得光線透過掩模版對光刻膠進行曝光，通過顯影去除 NMOS晶體管m上的光刻膠，再通過干法刻蝕去除PMOS晶體管Pl表面的應力層13，而保留 位于NMOS晶體管m表面的部分應力層13。S4,對所述場效應晶體管的有源區(qū)進行熱退火；對NMOS晶體管m以及PMOS晶體管Pl的有源區(qū)，即柵極以及源/漏區(qū)進行熱退 火。所述熱退火將使得應力層13所誘發(fā)的應力被記憶至相應的場效應晶體管中，以提高溝 道區(qū)的載流子遷移率。所述退火的參數(shù)為溫度升至950°C 1200°C、退火時間Is 2. 5s。現(xiàn)有工藝所形成的應力層為氫含量少的Si3N4,經(jīng)過熱退火之后，應力層的應力值 會略有減小。例如，原先壓力為1220ΜΙ^的應力層，退火之后的壓力為1150MPa，參見表一中 的 Fi1mA。而本發(fā)明的應力層13經(jīng)過退火之后，N-H鍵以及Si-H鍵破裂，重新形成Si3N4，并 且，經(jīng)過退火所形成的Si3N4相比沉積所形成的Si3N4晶格結構排列規(guī)整、致密，能夠大幅提 高應力層13的應力。在一個具體的實施例中，原先壓力為698ΜΙ^的應力層13，退火之后壓 力增加到1538MPa，參見表一中的Film B。
權利要求
1.一種應力記憶作用半導體器件的制造方法，包括如下步驟提供半導體基底，在所 述半導體基底上形成晶體管；在所述晶體管的表面沉積應力傳遞層；在所述應力傳遞層的 表面沉積應力層；對所述晶體管的有源區(qū)進行熱退火；去除應力層；制作互連結構，其特征 在于所述沉積應力層在溫度350 450°C，功率50 150W條件下進行。
2.根據(jù)權利要求1所述的方法，其特征在于所述的應力傳遞層的材料為S^2或者是 摻雜的SiO2。
3.根據(jù)權利要求1所述的方法，其特征在于所述應力層的材質(zhì)為氮化硅。
4.根據(jù)權利要求1所述的方法，其特征在于所述的晶體管包括NMOS晶體管以及PMOS 晶體管，所述的應力層為拉伸應力層，在所述應力傳遞層的表面沉積應力層之后，還包括選 擇性去除PMOS晶體管上的應力層的步驟。
5.根據(jù)權利要求1所述的方法，其特征在于所述沉積應力層為采用等離子增強化學 氣相沉積的方式。
6.根據(jù)權利要求5所述的方法，其特征在于所述沉積應力層在反應腔壓力4 IOTorr條件下進行。
7.根據(jù)權利要求1或者6所述的方法，其特征在于所述沉積應力層所采用的原料為 SiH4 流量 50 lOOsccm，NH3 流量 400 700sccm，N2 流量 800 1500sccm。
8.根據(jù)權利要求1所述的方法，其特征在于所述應力層的厚度為300 800A。
9.根據(jù)權利要求1所述的方法，其特征在于沉積應力層之后，所述應力層的應力值為 500 800MPao
10.根據(jù)權利要求1所述的方法，其特征在于所述進行熱退火的工藝參數(shù)為溫度升 至 9501200°C、退火時間 Is 2. 5s。
11.根據(jù)權利要求1所述的方法，其特征在于進行熱退火之后，所述應力層的應力值 為大于1200MPa。
12.根據(jù)權利要求1所述的方法，其特征在于沉積后的應力層的Si-H鍵和N-H鍵多 于退火后的應力層；退火后的應力層中Si-N鍵多于沉積后的應力層。
全文摘要
本發(fā)明涉及一種應力記憶作用半導體器件的制造方法，包括如下步驟提供半導體基底，在所述半導體基底上形成晶體管；在所述晶體管的表面沉積應力傳遞層；在所述應力傳遞層的表面沉積應力層；對所述晶體管的有源區(qū)進行熱退火；去除應力層；制作互連結構。與現(xiàn)有技術區(qū)別的是，所述沉積應力層在溫度350～450℃，功率50～150W條件下進行。該方法使得熱退火之后的應力層的應力相比沉積后有大幅提升，可以提升至1.5GPa以上。應力層的應力大幅提升，可以使得晶體管的源、漏極上記憶更大壓力，可增強載流子的遷移率，增大導通電流、提高器件響應速度。
文檔編號H01L21/8238GK102054776SQ20091019781
公開日2011年5月11日 申請日期2009年10月28日 優(yōu)先權日2009年10月28日
發(fā)明者徐建華, 王禎貞 申請人:中芯國際集成電路制造(上海)有限公司