專利名稱：像素結(jié)構(gòu)及電性橋接結(jié)構(gòu)的制作方法
技術(shù)領域：
本發(fā)明涉及一種像素結(jié)構(gòu)及一種電性橋接結(jié)構(gòu)，尤指一種具有浮置導電墊而可維持良好電荷注入界面的像素結(jié)構(gòu)及電性橋接結(jié)構(gòu)。
背景技術(shù)：
主動矩陣型平面顯示面板，例如液晶顯示面板使用薄膜晶體管(thin film transistor, TFT)元件作為驅(qū)動元件。一般而言，由于無機半導體材料具有較高的載流子移動率，因此廣泛地被使用作為薄膜晶體管的半導體層的材料。相較于無機半導體材料，有機半導體材料雖具有較低的載流子移動率，但其具有輕薄、可撓曲性與可利用低溫工藝制作等特性，因此近年來業(yè)界已開始嘗試使用有機半導體材料制作薄膜晶體管元件。然而，在有機半導體工藝中，源/漏電極易受到氧化，造成后續(xù)像素電極與源/漏電極的電性連接不佳，因此使得有機半導體薄膜晶體管元件的發(fā)展受到限制。

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種像素結(jié)構(gòu)及一種電性橋接結(jié)構(gòu)，以提升薄膜晶體管元件及顯示面板的電性表現(xiàn)。本發(fā)明的一較佳實施例提供一種像素結(jié)構(gòu)，設置于一基板上。上述像素結(jié)構(gòu)包括一薄膜晶體管元件位于基板上、一絕緣層位于薄膜晶體管元件之上，以及一像素電極位于絕緣層上。薄膜晶體管元件包括一半導體層、一柵極電極、一柵極介電層位于半導體層與柵極電極之間、兩個源/漏極電極分別對應于半導體層的兩相對側(cè)，以及一浮置導電墊位于半導體層的一側(cè)。浮置導電墊與兩源/漏極電極的其中一者電性連接。絕緣層具有一第一接觸洞，部分暴露出浮置導電墊。像素電極經(jīng)第一接觸洞與浮置導電墊電性連接。本發(fā)明的一較佳實施例提供一種電性橋接結(jié)構(gòu)，設置于一基板上。上述電性橋接結(jié)構(gòu)包括一導線、一浮置導電墊、一絕緣層與一導電層。導線位于基板上，且導線的材料包括銀、鋁、銅、鎂的其中至少一者、上述材料的復合層或上述材料的合金。浮置導電墊位于基板上并與導線電性連接，且浮置導電墊的材料包括一抗氧化材料。絕緣層位于浮置導電墊上，且絕緣層具有一接觸洞部分暴露出浮置導電墊。導電層位于絕緣層上并經(jīng)由接觸洞與浮置導電墊電性連接。本發(fā)明的像素結(jié)構(gòu)及電性橋接結(jié)構(gòu)具有浮置導電墊，且絕緣層的接觸洞僅暴露出由抗氧化材料形成的浮置導電墊，而未暴出易氧化的源/漏極電極或?qū)Ь€，因此可避免源/ 漏極電極或?qū)Ь€產(chǎn)生氧化而影響顯示面板的電性表現(xiàn)。


圖1繪示了本發(fā)明的第一較佳實施例的像素結(jié)構(gòu)的示意圖；圖2繪示了本發(fā)明的第一較佳實施例的像素結(jié)構(gòu)的一變化型的示意圖；圖3繪示了本發(fā)明的第二較佳實施例的像素結(jié)構(gòu)的示意圖4繪示了本發(fā)明的第二較佳實施例的像素結(jié)構(gòu)的一變化型的示意圖；圖5繪示了本發(fā)明的第三較佳實施例的電性橋接結(jié)構(gòu)的示意圖；圖6繪示了本發(fā)明的第四較佳實施例的電性橋接結(jié)構(gòu)的示意圖。其中，附圖標記
10像素結(jié)構(gòu)12基板20薄膜晶體管元件22半導體層24柵極電極25柵極介電層251第二接觸洞26S，26D源/漏極電極28浮置導電墊30像素結(jié)構(gòu)32絕緣層321第一接觸洞34像素電極40像素結(jié)構(gòu)50電性橋接結(jié)構(gòu)52基板54導線56浮置導電墊58絕緣層581介電層582保護層59接觸洞60導電層62導電膠64驅(qū)動芯片70電性橋接結(jié)構(gòu)80像素結(jié)構(gòu)
具體實施例方式為使熟習本發(fā)明所屬技術(shù)領域的普通技術(shù)人員能更進一步了解本發(fā)明，下文特列舉本發(fā)明的較佳實施例，并配合所附附圖，詳細說明本發(fā)明的構(gòu)成內(nèi)容及所欲達成的功效。請參考圖1。圖1繪示了本發(fā)明的第一較佳實施例的像素結(jié)構(gòu)的示意圖。如圖1 所示，本實施例的像素結(jié)構(gòu)10設置于一基板12上，且像素結(jié)構(gòu)10包括一薄膜晶體管元件 20、一絕緣層(亦稱為保護層)32與一像素電極34。薄膜晶體管元件20位于基板12上， 且薄膜晶體管元件20包括一半導體層22位于基板12上、一柵極電極M位于基板12上、 一柵極介電層25位于半導體層22與柵極電極M之間、兩個源/漏極電極^S，26D位于基板12上并分別對應于半導體層22的兩相對側(cè)，以及一浮置導電墊觀位于基板12上并位于半導體層22的一側(cè)。兩源/漏極電極的源/漏極電極26D部分覆蓋浮置導電墊觀而與浮置導電墊觀接觸并電性連接，且源/漏極電極26D至少部分暴露出浮置導電墊28。此外，絕緣層32位于薄膜晶體管元件20之上，且絕緣層32具有一第一接觸洞321。 第一接觸洞321部分暴露出浮置導電墊28，且第一接觸洞321未暴露出源/漏極電極^S， 26D。另外，柵極絕緣層25具有一第二接觸洞251，至少部分暴露出浮置導電墊觀。像素電極34位于絕緣層32上并經(jīng)第一接觸洞321以及第二接觸洞251與浮置導電墊觀電性連接。由于浮置導電墊觀僅與源/漏極電極^D以及像素電極34電性連接而未與其它信號源電性連接，因此可視為浮置狀態(tài)。另一方面，源/漏極電極26S則可與數(shù)據(jù)線(圖未示) 電性連接。在本實施例中，薄膜晶體管元件20為頂柵極(top-gate)型薄膜晶體管元件，且兩源/漏極電極26S，26D位于基板12與半導體層22之間，柵極介電層25位于半導體層22 上，柵極電極M位于柵極介電層25的上方，而絕緣層32位于柵極電極M與柵極介電層25 上。此外，在本實施例中，浮置導電墊觀位于基板12與源/漏極電極26D之間，且源/漏極電極26D僅部分覆蓋浮置導電墊28而部分暴露出浮置導電墊28。另外，在本實施例中， 半導體層22與部分的浮置導電墊觀直接接觸，但不以此為限。例如半導體層22亦可不與浮置導電墊觀直接接觸。此外，第一接觸洞321以及第二接觸洞251可由同一道光刻及蝕刻工藝完成，但不以此為限。在本發(fā)明中，半導體層22較佳為一有機半導體層，因有機半導體層具有輕薄、 可撓曲性與可利用低溫工藝制作等特性。舉例而言，有機半導體層的材料可為小分子 (small molecular)化合物、高分子聚合物(polymer)或有機金屬錯合物(organometallic complex)，但不以此為限。另外，為了使源/漏極電極與半導體層22具有良好的電荷注入效率，源/漏極電極的材料較佳包括銀、鋁、銅、鎂的其中至少一者、上述材料的復合層或上述材料的合金。浮置導電墊觀的材料包括一抗氧化材料?？紤]到源/ 漏極電極26S，26D的材料容易受到用來形成第一接觸洞321的蝕刻氣體的成分例如氧、硫、 氟或氯等的影響而產(chǎn)生氧化或腐蝕，會造成后續(xù)與像素電極34電性連接不佳的問題，因此第一接觸洞321僅暴露出浮置導電墊觀，而未暴露出源/漏極電極沈0。此外，浮置導電墊 28較佳使用抗氧化材料，例如抗氧化材料可包括鈦、鉬、鎢、金、鉬、鉻、鎳、鈀、鈷的其中至少一者、上述材料的復合層或上述材料的合金；或是抗氧化材料可包括金屬氧化物導電材料例如氧化銦錫(ITO)、氧化銦鋅(IZO)、摻氟的氧化銦(FZO)的其中至少一者；或金屬氮化物導電材料例如氮化鈦(TiN)或氮化鉬(MoN)的其中至少一者。另外，浮置導電墊觀可包括一單層(single-layered)浮置導電墊或一復合層(composite-layered)浮置導電墊。絕緣層32可為單層絕緣層或復合層絕緣層，且其可為無機絕緣層、有機絕緣層或無機/有機堆迭絕緣層。通過上述配置，第一接觸洞321僅暴露出浮置導電墊28而未暴露出源/漏極電極 26S,26D,因此源/漏極電極^S，26D不會產(chǎn)生氧化，故可確保源/漏極電極與半導體層22可形成良好的電荷注入界面。此外，浮置導電墊觀由抗氧化材料所形成，因此亦不會在形成第一接觸洞321的工藝中受損，而可確保浮置導電墊觀與像素電極34具有良好的電性連接。本發(fā)明的像素結(jié)構(gòu)并不以上述實施例為限。下文將依序介紹本發(fā)明的其它較佳實施例的像素結(jié)構(gòu)，且為了便于比較各實施例的相異處并簡化說明，在下文的各實施例中使用相同的符號標注相同的元件，且主要針對各實施例的相異處進行說明，而不再對重復部分進行贅述。請參考圖2。圖2繪示了本發(fā)明的第一較佳實施例的像素結(jié)構(gòu)的一變化型的示意圖。如圖2所示，本變化型的像素結(jié)構(gòu)30的薄膜晶體管元件20亦為頂柵極型薄膜晶體管元件，不同于圖1的實施例之處在于，半導體層22位于兩源/漏極電極^5S，26D與基板12之間，柵極介電層25位于半導體層22與兩源/漏極電極26S，26D上，兩源/漏極電極26S， 26D的源/漏極電極26D部分覆蓋浮置導電墊28而與浮置導電墊28接觸并電性連接，且柵極電極24位于柵極介電層25的上方。請參考圖3。圖3繪示了本發(fā)明的第二較佳實施例的像素結(jié)構(gòu)的示意圖。如圖3所示，不同于第一實施例，本實施例的像素結(jié)構(gòu)40的薄膜晶體管元件20為底柵極 (bottom-gate)型薄膜晶體管元件，因此柵極電極24位于基板12與柵極介電層25之間，半導體層22位于柵極介電層25上，源/漏極電極26S，26D位于柵極介電層25與半導體層22 之間，且絕緣層32位于柵極介電層25、源/漏極電極26S，26D與半導體層22上。此外，浮置導電墊28位于基板12與柵極介電層25之間，且第一接觸洞321部分暴露出浮置導電墊 28。源/漏極電極26D填入部分的第二接觸洞251且部分覆蓋浮置導電墊28，以及部分暴露出浮置導電墊28，且浮置導電墊28未與半導體層22直接接觸，但不以此為限。同樣地，通過上述配置，源/漏極電極26D部分填入第二接觸洞251而與浮置導電墊28接觸，但第一接觸洞321僅暴露出浮置導電墊28而未暴露出源/漏極電極26S，26D， 因此源/漏極電極26S，26D不會產(chǎn)生氧化。此外，浮置導電墊28由抗氧化材料所形成，因此亦不會在形成第一接觸洞321的工藝中受損，而可確保浮置導電墊28與像素電極34具有良好的電性連接。請參考圖4。圖4繪示了本發(fā)明的第二較佳實施例的像素結(jié)構(gòu)的一變化型的示意圖。如圖4所示，本變化型的像素結(jié)構(gòu)80的薄膜晶體管元件20亦為底柵極型薄膜晶體管元件，不同于圖3的實施例之處在于，柵極電極24位于基板12與柵極介電層25之間，柵極介電層25具有一第二接觸洞251部分暴露出浮置導電墊28，半導體層22位于柵極介電層 24上，兩源/漏極電極26S，26D位于柵極介電層25與半導體層22上，且源/漏極電極26D 填入部分的第二接觸洞251之內(nèi)而與浮置導電墊28電性連接。本發(fā)明的浮置導電墊的設計并不限于應用在顯示面板的像素結(jié)構(gòu)上，而亦可應用于其它部分，例如顯示面板的周邊區(qū)的橋接結(jié)構(gòu)上。請參考圖5。圖5繪示了本發(fā)明的第三較佳實施例的電性橋接結(jié)構(gòu)的示意圖。如圖5所示，本實施例的電性橋接結(jié)構(gòu)50設置于一基板52上，且電性橋接結(jié)構(gòu)50包括一導線54、一浮置導電墊56、一絕緣層58以及一導電層60。導線54位于基板52上，且導線54可為例如顯示面板的柵極線、數(shù)據(jù)線、共通線或其它各種需作外部電性連接或彼此橋接的導線。導線54的材料較佳可包括銀、鋁、銅、鎂的其中至少一者、上述材料的復合層或上述材料的合金。浮置導電墊56位于基板52上并與導線54電性連接，且浮置導電墊56的材料包括一抗氧化材料。例如抗氧化材料可包括鈦、 鉬、鎢、金、鉬、鉻、鎳、鈀、鈷的其中至少一者、上述材料的復合層或上述材料的合金；或是抗氧化材料可包括金屬氧化物導電材料例如氧化銦錫(ITO)、氧化銦鋅(IZO)、摻氟之氧化銦 (FZO)等，或金屬氮化物導電材料例如氮化鈦(TiN)或氮化鉬(MoN)等。另外，浮置導電墊 56可包括一單層(single-layered)浮置導電墊或一復合層(composite-layered)浮置導電墊。絕緣層58位于浮置導電墊56上，且絕緣層58具有一接觸洞59，部分暴露出浮置導電墊56且未露出導線54。絕緣層58可包括一介電層581，以及一保護層582位于介電層 581上。在本實施施例中，導線54位于介電層581與保護層582之下。絕緣層58的介電層 581與保護層582分別可為單層結(jié)構(gòu)或復合層結(jié)構(gòu)，且其材料可為無機材料或有機材料。導電層60位于絕緣層58上并經(jīng)接觸洞59與浮置導電墊56電性連接。在本實施例中，導電層60可為例如一透明導電層，用來保護導線54與浮置導電墊56，并使導線54與浮置導電墊56可通過導電層60作對外電性連接。另外，本實施例的電性橋接結(jié)構(gòu)50可更包括一導電膠62以及一驅(qū)動芯片64，其中驅(qū)動芯片64可為例如一覆晶薄膜(chip on film, C0F)， 而導電膠62可為例如一異方向性導電膠(ACF)，位于導電層60與驅(qū)動芯片64之間，用以接合并電性連接導電層60與驅(qū)動芯片64，使得驅(qū)動芯片64得以提供訊號給導線54。在本實施例的電性橋接結(jié)構(gòu)50中，由于接觸洞59未暴露出導線54而暴露出浮置導電墊56，因此由抗氧化材料形成的浮置導電墊56亦具有避免導線54產(chǎn)生氧化或腐蝕的功效。請參考圖6。圖6繪示了本發(fā)明的第四較佳實施例的電性橋接結(jié)構(gòu)的示意圖。如圖6所示，不同于第三實施例在于，在本實施例的電性橋接結(jié)構(gòu)70中，導線54位于絕緣層 58的介電層581與保護層582之間并與浮置導電墊56電性連接。綜上所述，本發(fā)明的像素結(jié)構(gòu)及電性橋接結(jié)構(gòu)具有浮置導電墊，且絕緣層的接觸洞僅暴露出由抗氧化材料形成的浮置導電墊，而未暴出易氧化的源/漏極電極或?qū)Ь€，因此可避免源/漏極電極或?qū)Ь€產(chǎn)生氧化而影響顯示面板的電性表現(xiàn)。當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種像素結(jié)構(gòu)，其特征在于，設置于一基板上，該像素結(jié)構(gòu)包括一薄膜晶體管元件，位于該基板上，該薄膜晶體管元件包括一半導體層、一柵極電極、 一柵極介電層、源極與漏極電極以及一浮置導電墊該半導體層位于該基板上；該柵極電極位于該基板上；該柵極介電層位于該半導體層與該柵極電極之間；所述兩個源/漏極電極位于該基板上并分別對應于該半導體層的兩相對側(cè)；以及該浮置導電墊位于該基板上并位于該半導體層的一側(cè)，其中該浮置導電墊與該兩源/漏極電極的其中一者電性連接；一絕緣層，位于該薄膜晶體管元件之上，其中該絕緣層具有一第一接觸洞，部分暴露出該浮置導電墊；以及一像素電極，位于該絕緣層上并經(jīng)該第一接觸洞與該浮置導電墊電性連接。
2.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該薄膜晶體管元件的該半導體層包括一有機半導體層。
3.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該兩源/漏極電極的材料包括銀、鋁、銅、鎂的其中至少一者、上述材料的復合層或上述材料的合金。
4.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該浮置導電墊包括一單層浮置導電墊或一復合層浮置導電墊。
5.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該浮置導電墊的材料包括一抗氧化材料。
6.根據(jù)權(quán)利要求5所述的像素結(jié)構(gòu)，其特征在于，其中該抗氧化材料包括鈦、鉬、鎢、 金、鉬、鉻、鎳、鈀、鈷的其中至少一者、上述材料的復合層或上述材料的合金。
7.根據(jù)權(quán)利要求5所述的像素結(jié)構(gòu)，其特征在于，其中該抗氧化材料包括一金屬氧化物導電材料或一金屬氮化物導電材料。
8.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該絕緣層的該第一接觸洞未暴露出該兩源/漏極電極。
9.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該兩源/漏極電極位于該基板與該半導體層之間，該兩源/漏極電極的其中一者部分覆蓋該浮置導電墊，該柵極介電層位于該半導體層上，該柵極介電層具有一第二接觸洞部分暴露出該浮置導電墊，且該柵極電極位于該柵極介電層的上方。
10.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該半導體層位于該兩源/漏極電極與該基板之間，該柵極介電層位于該半導體層與該兩源/漏極電極上，該柵極介電層具有一第二接觸洞部分暴露出該浮置導電墊，且該柵極電極位于該柵極介電層的上方。
11.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該柵極電極位于該基板與該柵極介電層之間，該柵極介電層具有一第二接觸洞部分暴露出該浮置導電墊，該半導體層位于該柵極介電層上，該兩源/漏極電極位于該柵極介電層與該半導體層之間，且該兩源/漏極電極的其中一者填入部分的該第二接觸洞而部分覆蓋該浮置導電墊。
12.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，其中該柵極電極位于該基板與該柵極介電層之間，該柵極介電層具有一第二接觸洞部分暴露出該浮置導電墊，該半導體層位于該柵極介電層上，該兩源/漏極電極位于該柵極介電層與該半導體層上，且該兩源/漏極電極的其中一者填入部分的該第二接觸洞之內(nèi)而與該浮置導電墊電性連接。
13.—種電性橋接結(jié)構(gòu)，其特征在于，設置于一基板上，該電性橋接結(jié)構(gòu)包括一導線，位于該基板上，其中該導線的材料包括銀、鋁、銅、鎂的其中至少一者、上述材料的復合層或上述材料的合金；一浮置導電墊，位于該基板上并與該導線電性連接，其中該浮置導電墊的材料包括一抗氧化材料；一絕緣層，位于該浮置導電墊上，且該絕緣層具有一接觸洞，部分暴露出該浮置導電墊；以及一導電層，位于該絕緣層上并經(jīng)該接觸洞與該浮置導電墊電性連接。
14.根據(jù)權(quán)利要求13所述的電性橋接結(jié)構(gòu)，其特征在于，其中該浮置導電墊包括一單層浮置導電墊或一復合層浮置導電墊。
15.根據(jù)權(quán)利要求13所述的電性橋接結(jié)構(gòu)，其特征在于，其中該抗氧化材料包括鈦、 鉬、鎢、金、鉬、鉻、鎳、鈀、鈷的其中至少一者、上述材料的復合層或上述材料的合金。
16.根據(jù)權(quán)利要求13所述的電性橋接結(jié)構(gòu)，其特征在于，其中該抗氧化材料包括一金屬氧化物導電材料或一金屬氮化物導電材料。
17.根據(jù)權(quán)利要求13所述的電性橋接結(jié)構(gòu)，其特征在于，其中該接觸洞未暴露出該導線。
18.根據(jù)權(quán)利要求13所述的電性橋接結(jié)構(gòu)，其特征在于，其中該導電層包括一透明導電層。
19.根據(jù)權(quán)利要求13所述的電性橋接結(jié)構(gòu)，其特征在于，其中該絕緣層包括一介電層， 以及一保護層位于該介電層上。
20.根據(jù)權(quán)利要求19所述的電性橋接結(jié)構(gòu)，其特征在于，其中該導線位于該介電層與該保護層之下。
21.根據(jù)權(quán)利要求19所述的電性橋接結(jié)構(gòu)，其特征在于，其中該導線位于該介電層與該保護層之間。
全文摘要
本發(fā)明公開一種像素結(jié)構(gòu)及電性橋接結(jié)構(gòu)，包括一薄膜晶體管元件、一絕緣層位于薄膜晶體管元件之上，以及一像素電極位于絕緣層上。薄膜晶體管元件包括一浮置導電墊位于一半導體層的一側(cè)，并與一源/漏極電極電性連接。絕緣層具有一第一接觸洞，部分暴露出浮置導電墊。像素電極經(jīng)第一接觸洞與浮置導電墊電性連接。
文檔編號H01L51/05GK102254928SQ20111018317
公開日2011年11月23日 申請日期2011年6月27日 優(yōu)先權(quán)日2011年5月17日
發(fā)明者劉思呈, 劉景洋, 朱書緯, 林*翔, 梁育馨, 蕭祥志, 黃志杰 申請人:友達光電股份有限公司