專利名稱：Ic工藝中降低熱中子軟錯誤率的方法
技術領域：
本發(fā)明涉及一種IC工藝中降低熱中子軟錯誤率的方案。
背景技術：
許多數(shù)字集成電路或器件都依賴于電容節(jié)點上的電荷來存儲數(shù)字信號或數(shù)據(jù)，并且因此這種些器件對于并非有意向節(jié)點傳輸意外電荷的事件較為敏感。軟錯誤是由于破壞器件中的存儲數(shù)據(jù)但不損害器件本身的事件而引起的隨機錯誤。該軟錯誤可以由輻射、電磁干擾或電噪聲引起。隨著技術持續(xù)發(fā)展，電路對軟錯誤變得更加敏感。存在三種引起軟錯誤的主要輻射源阿爾法粒子、高能宇宙射線、和硼中子誘發(fā)的硼裂變。阿爾法粒子(有時稱作阿爾法)源于芯片和包裝材料中的放射性雜質。阿爾法通過在硅器件中產生電荷而引起軟錯誤。在另一方面，對于宇宙射線，占優(yōu)勢的中子通過與芯片內的原子核進行碰撞而間接地產生電荷。對于第三種來源，當?shù)湍芰?熱)中子撞擊B原子核時，B中子隨后分裂成阿爾法和鋰反沖，此時出現(xiàn)了硼裂變。如果在芯片的制造中使用特定的材料，尤其是硼磷硅酸玻璃(BPSG)，該來源對軟錯誤的產生起重要作用?？梢酝ㄟ^將BPSG從工藝流程中排除， 可以減小硼裂變對SER的作用。如果必須使用BPSG，則可以在BPSG層中使用濃縮的B。

發(fā)明內容
本發(fā)明涉及一種集成電路，包括襯底層；金屬層；保護層，位于金屬層以上，并且與金屬層物理接觸，其中，保護層包括熱中子吸收材料。其中，保護層包括含有熱中子吸收材料的鈍化層。其中，鈍化層包括含有熱中子吸收材料的聚酰亞胺層。其中，保護層由包括含有熱中子吸收材料的氧化層和聚酰亞胺層。其中，保護層包括多個子層，在子層中的至少一個子層包括額外的熱中子吸收材料。其中，保護層包括子層，子層包括第一聚酰亞胺子層，位于金屬層上；氧化物子層，位于第一聚酰亞胺子層上方；第二聚酰亞胺子層，位于氧化物子層上方；并且其中，子層中的至少一個包括額外的熱中子吸收材料。其中，保護層包括子層，子層包括第一聚酰亞胺子層，位于金屬層上；屏蔽金屬子層，位于第一聚酰亞胺子層上方；氧化物子層，位于屏蔽金屬子層上方；第二聚酰亞胺子層，位于氧化物子層上方；并且其中，至少一個子層包括額外的熱中子吸收材料。其中，包括熱中子吸收材料的保護層通過將熱中子吸收材料注入到氧化層中而形成。其中，包括熱中子吸收材料的保護層通過化學汽相沉積CVD形成。其中，包括熱中子吸收材料的保護層通過將額外的熱中子吸收材料注入到鈍化層中而形成。
其中，包括熱中子吸收材料的保護層通過將額外的熱中子吸收材料注入到聚酰亞胺層中而形成。其中，熱中子吸收材料選自包含Gd、Sm、Cd、B以及其組合的組。本發(fā)明還涉及一種形成用于集成電路的熱中子吸收層的方法，包括形成包括頂部金屬層的集成電路；形成與頂部金屬層接觸的保護層；并且向保護層添加熱中子吸收材料。其中，通過注入來完成熱中子吸收材料的添加。其中，通過CVD來完成熱中子吸收材料的添加。其中，熱中子吸收材料選自包含Gd、Sm、Cd、B以及其組合的組。其中，保護層包括多個子層，子層中的至少一個子層包括額外的熱中子吸收材料。其中，保護層包括含有熱中子吸收材料的鈍化層。其中，保護層包括含有熱中子吸收材料的聚酰亞胺層。其中，保護層包括含有熱中子吸收材料的氧化層和聚酰亞胺層。


為了更完全地理解本發(fā)明及其優(yōu)點，現(xiàn)在將參考后面結合附圖所作的說明，在附圖中圖I示意性地示出了包括在金屬層以上的鈍化層的CMOS數(shù)字器件的層；圖2示意性地示出了包括在金屬層以上的鈍化層的CMOS數(shù)字器件的層，其中，該鈍化層摻雜有吸收材料。圖3示意性地示出了包括聚酰亞胺層的CMOS數(shù)字器件的層，其中，該聚酰亞胺層附加至位于金屬層以上的鈍化層，該聚酰亞胺層摻雜有吸收材料；圖4示意性地示出了包括在氧化層以上的第一聚酰亞胺層的COMS數(shù)字器件的層， 其中，該氧化層進一步位于第二聚酰亞胺層以上，同時，該第二聚酰亞胺層在金屬層以上， 該氧化層摻雜有吸收材料；圖5示意性地示出了包括在屏蔽金屬層以上的第一聚酰亞胺層的COMS數(shù)字器件的層，該在屏蔽金屬層在氧化層以上，另外，該氧化層在第二聚酰亞胺層以上，同時，該第二聚酰亞胺層在金屬層以上，其中，該氧化層摻雜有吸收材料；圖6示意性地示出了實施例的一個實例，其中，使用注入方式并且選擇特定的摻雜劑來摻雜鈍化層或摻雜聚酰亞胺層。
具體實施例方式下面將詳細描述本實施例的制造和使用。然而，應該理解，本公開提供了多個可以在各種具體環(huán)境中實現(xiàn)的可應用的概念。所討論的具體實施例僅僅示出了制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。下面將就集成器件CMOS的制造工藝來討論說明性的實施例。本領域技術人員能容易地認識到，存在許多實現(xiàn)等效功能的變化，并且說明性的實施例僅用于說明目的。制造半導體或集成電路(通常稱作IC或芯片)的工藝通常由一百個以上的步驟構成，在這些步驟中會在單個晶圓上形成數(shù)百個集成電路的復制品。通常，該工藝包括在襯底上以及在襯底中制造八個以上圖案化的層，最后形成完整的集成電路。該分層工藝在半導體晶圓表面中以及在半導體晶圓表面上電氣地制造有源區(qū)域。集成電路由許多疊加的層組成，各個層都通過光刻法來限定。一些層標出多種摻雜劑擴散至襯底中的位置(稱作擴散層)，一些層限定出注入額外的離子的位置(注入層)，一些層限定出導體(多晶硅或金屬層)，并且一些層限定出導電層(通孔或接觸層) 之間的連接。所有組件都由這些層的特定組合構造而成。圖I示出在襯底上面以上構造的CMOS結構，該襯底包括在位于N-材料120下面以下的基底N+材料110。在該襯底中制造產生有P-井阱130。多晶硅柵硅柵極結構140a 和140b形成PMOS和NMOS晶體管的柵極并且將其連接。層間介電介質(ILD)層141形成在柵極以上。第一金屬層150M1形成在141 ILD以上并且位于內金屬介電(IMD)層中。第二金屬層160M2形成在151 IMD層以上，其中，金屬層160通過通孔152與150M1層連接。 第三金屬層170M3進一步形成在第二金屬層160M2以上，通過MD層161隔開，并且通過通孔160v2與第二金屬層160M2連接。最后，在金屬層以上形成有鈍化層180。圖I只是在加工CMOS數(shù)字電路時所使用的層的說明性實施例。本領域的技術人員能夠容易地認識到，存在許多實現(xiàn)等效功能的變化，并且說明性的實施例僅用于說明目的。 特別地，單個器件可使用一系列的金屬沉積和電介質膜(絕緣體)的圖案化步驟進行互連。 當前的半導體產品包括許多金屬層，這些金屬層通過未在圖I中示出的介電層進行隔離。為了保護集成電路不受到損害和污染，通常將鈍化層覆蓋在集成電路金屬層的表面，作為防止腐蝕性化學品接觸到集成電路的阻擋物。覆蓋的氧化物鈍化層180位于圖I 所示的金屬層以上。本領域技術人員應當知道，可以在該層中蝕刻出開口(未示出)以使電子探針和焊線進入金屬的頂層。出于多種目的，可以在第一鈍化層以上覆蓋另外的保護層?？梢詫⒕埘啺穼痈采w在鈍化層以上。聚酰亞胺層一個用途在于，聚酰亞胺層具有良好的機械伸長率和抗拉強度，其還有助于聚酰亞胺層、或聚酰亞胺層與沉積的金屬層之間的附著，該用途用于說明而非限制。聚酰亞胺膜的高溫穩(wěn)定性能夠使得系統(tǒng)在受到多種環(huán)境壓力時提供可靠絕緣。在沒有其他鈍化層的情況下，聚酰亞胺層也可以直接放置在金屬層以上?？梢愿财渌木埘啺穼印３鲇谡f明的目的，可以將第一聚酰亞胺層放置在金屬層以上，然后將氧化層覆蓋在第一聚酰亞胺層以上，并且最后將第二聚酰亞胺層放置在氧化層以上。有時，可以采用被稱作屏蔽金屬層的額外金屬層，以提供額外的鈍化。一個這樣的說明性的實例是，在兩個聚酰亞胺層之間，并且在氧化層以上覆蓋屏蔽金屬層。本領域的技術人員知道，這些鈍化層、聚酰亞胺層、氧化層和屏蔽金屬層并不用于實現(xiàn)設計數(shù)字電路所需實現(xiàn)的功能。而是用于保護數(shù)字電路不受到腐蝕性的化學品、溫度、 機械損害、污染的損害和所有其他環(huán)境或工藝對電路的損害。因此，這些層共同形成一個大的數(shù)字電路保護層，數(shù)字電路進一步包括子層，例如，鈍化層、聚酰亞胺層、氧化層和屏蔽金屬層。該包括子層的保護層直接放置在該電路的金屬層以上，與該電路的金屬層物理接觸。 現(xiàn)在的電路典型地具有保護層，保護層具有位于電路的金屬層以上的至少一個子層。對于圖I所示的數(shù)字電路來講，可以在出于某些保護的目的而形成諸如鈍化層的保護層的位置上，對鈍化層進行額外的熱中子吸收材料摻雜。得到圖2所示的數(shù)字電路，其
5中，與金屬層直接接觸的原鈍化層摻雜有摻雜劑197。熱中子吸收材料可以選自包含Gd、Sm、Cd、B以及其組合的組?？梢酝ㄟ^熱中子材料阻擋阿爾法粒子或Li?？梢酝ㄟ^化學汽相沉積(CVD)或通過將材料注入到氧化膜中來形成慘雜。類似地，可以將熱中子吸收材料摻雜到諸如聚酰亞胺層的其他保護層中，得到帶有圖3所示的層的數(shù)字電路，其中聚酰亞胺層190摻雜有熱中子吸收材料。在圖3中，聚酰亞胺層190和鈍化層180均是保護層，該保護層直接與數(shù)字電路的金屬層接觸。另外，鈍化層180或聚酰亞胺層190中的任何一個都可以摻雜熱中子吸收材料，這在圖3中并未示出。 也可以使鈍化層180和聚酰亞胺層190這兩個層都摻雜熱中子吸收材料。對于諸如氧化層的其他保護層，熱中子吸收材料可以摻雜在氧化層中并且分別得到圖4和圖5所示的數(shù)字電路。本領域的技術人員知道，對于圖4和圖5而言，為了達到減小數(shù)字電路的軟錯誤率的目的，保護層中的任何一個層或其組合都可以摻雜熱中子吸收材料。圖6示出了將熱中子吸收材料注入到如圖2至圖5所示的保護層或這些層的類似的變形中的工藝。兩個掩膜605和607處在待摻雜的層600以上，以遮蓋不進行摻雜的區(qū)域。然后，將摻雜劑610注入到待摻雜的層600中。盡管已經詳細地描述出示例性的實施例和其優(yōu)勢，但是應當理解，可以在不背離所附權利要求限定的本發(fā)明精神和范圍的情況下，進行各種改變、替換和更改。例如，本領域的技術人員能夠容易地理解，可以對上述方法進行改變，改變后的方法同樣處在本發(fā)明的范圍內。另外，本申請的范圍并不僅限于說明書中所述的結構、方法和步驟的特定實施例。 本領域普通技術人員應從本發(fā)明的公開中容易地理解，根據(jù)本發(fā)明，可以采用現(xiàn)有或今后開發(fā)的用于執(zhí)行與這里描述的對應實施例基本相同的功能或獲得基本相同結果的工藝、方法或步驟。相應地，所附權利要求旨在將這些工藝或步驟包含在其范圍內。
權利要求
1.一種集成電路，包括襯底層；金屬層；保護層，位于所述金屬層以上，并且與所述金屬層物理接觸，其中，所述保護層包括熱中子吸收材料。
2.根據(jù)權利要求I所述的集成電路，其中，所述保護層包括含有熱中子吸收材料的鈍化層。
3.根據(jù)權利要求I所述的集成電路，其中，所述鈍化層包括含有熱中子吸收材料的聚酰亞胺層。
4.根據(jù)權利要求I所述的集成電路，其中，所述保護層由包括含有熱中子吸收材料的氧化層和聚酰亞胺層。
5.根據(jù)權利要求I所述的集成電路，其中，所述保護層包括多個子層，在所述子層中的至少一個子層包括額外的熱中子吸收材料。
6.根據(jù)權利要求5所述的集成電路，其中，所述保護層包括子層，所述子層包括第一聚酰亞胺子層，位于所述金屬層上；氧化物子層，位于所述第一聚酰亞胺子層上方；第二聚酰亞胺子層，位于所述氧化物子層上方；并且其中，所述子層中的至少一個包括額外的熱中子吸收材料。
7.根據(jù)權利要求5所述的集成電路，其中，所述保護層包括子層，所述子層包括第一聚酰亞胺子層，位于所述金屬層上；屏蔽金屬子層，位于所述第一聚酰亞胺子層上方；氧化物子層，位于所述屏蔽金屬子層上方；第二聚酰亞胺子層，位于所述氧化物子層上方；并且其中，至少一個所述子層包括額外的熱中子吸收材料。
8.根據(jù)權利要求4所述的集成電路，其中，包括所述熱中子吸收材料的所述保護層通過將所述熱中子吸收材料注入到所述氧化層中而形成。
9.根據(jù)權利要求4所述的集成電路，其中，包括所述熱中子吸收材料的所述保護層通過化學汽相沉積CVD形成。
10.一種形成用于集成電路的熱中子吸收層的方法，包括形成包括頂部金屬層的集成電路；形成與所述頂部金屬層接觸的保護層；并且向保護層添加熱中子吸收材料。
全文摘要
IC工藝中降低熱中子軟錯誤率的方案，通過對位于金屬層頂部以上、并且與集成電路的金屬層直接接觸的保護層進行摻雜來提供集成電路、以及用于降低集成電路的熱中子軟錯誤率(SER)的方法，其中，該保護層摻雜有額外的熱中子吸收材料。該熱中子吸收材料可以選自包含Gd、Sm、Cd、B以及其組合的組。該保護層可以包括多個子層，這些子層中的多個子層包括額外的熱中子吸收材料。
文檔編號H01L21/8238GK102610610SQ20111021081
公開日2012年7月25日 申請日期2011年7月26日 優(yōu)先權日2011年1月25日
發(fā)明者吳佳芳, 曲維正, 李永輝, 蔡超杰 申請人:臺灣積體電路制造股份有限公司