專利名稱：一種高封裝效率的半導體元件的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及半導體技術(shù)領(lǐng)域，特別是涉及一種高封裝效率的半導體元件。
背景技術(shù)：
隨著目前手機和其他掌上設(shè)備的流行，便攜式消費電子產(chǎn)品也越來越向小型化發(fā)展，傳統(tǒng)的功率半導體的封裝形式越來越不能滿足便攜式消費電子產(chǎn)品的小型化發(fā)展要求。例如半導體封裝技術(shù)中，傳統(tǒng)的T0-252封裝其芯片與封裝體的面積比為1 :2，封裝效率比較低，芯片與封裝體的面積比值遠遠小于1 :1，致使封裝體占據(jù)了過多的PCB有效面積， 從而會影響電子產(chǎn)品的最終外形尺寸。

實用新型內(nèi)容本實用新型的目的在于避免現(xiàn)有技術(shù)中的不足之處而提供一種高封裝效率的半導體元件。本實用新型的目的通過以下技術(shù)措施實現(xiàn)。一種高封裝效率的半導體元件，包括封裝外殼、半導體核心和引線框架，所述半導體核心設(shè)置于所述封裝外殼內(nèi)，所述引線框架的接腳與所述半導體核心電連接，所述半導體核心設(shè)置有硅通孔，所述硅通孔內(nèi)部設(shè)置有將半導體核心的背面電極引線至正面的金屬線。所述半導體核心的正面設(shè)置有絕緣層，所述絕緣層與正面電極對應(yīng)部分設(shè)置有通孔，所述通孔內(nèi)設(shè)置有沉積金屬層。所述金屬線設(shè)置有保護層。所述硅通孔的內(nèi)壁設(shè)置有絕緣層。所述半導體核心的側(cè)部和底部設(shè)置有鈍化層。本實用新型在半導體核心設(shè)置硅通孔，半導體核心的正面的電極形成金屬凸點， 從而形成功率半導體，致使半導體核心與封裝體的面積比接近1，大大提高了芯片面積與封裝面積的比值，有助于提高電子產(chǎn)品的便攜性。

利用附圖對本實用新型做進一步說明，但附圖中的內(nèi)容不構(gòu)成對本實用新型的任何限制。圖1是本實用新型的一個實施例的結(jié)構(gòu)示意圖。圖2是圖1的右視圖。圖3是圖1的仰視圖。圖4是圖1的C-C剖面圖。附圖標記封裝外殼1，引腳2。
具體實施方式
結(jié)合以下實施例對本實用新型作進一步說明。實施例1本實施例的高封裝效率的半導體元件如圖1-4所示，包括封裝外殼、半導體核心和引線框架，所述半導體核心設(shè)置于所述封裝外殼內(nèi)，所述引線框架的接腳與所述半導體核心電連接，所述半導體核心設(shè)置有硅通孔，所述硅通孔內(nèi)部設(shè)置有將半導體核心的背面電極引線至正面的金屬線。實施例2本實施例參照圖1-4，在實施例1的基礎(chǔ)上，所述半導體核心的正面設(shè)置有絕緣層，所述絕緣層與正面電極對應(yīng)部分設(shè)置有通孔，所述通孔內(nèi)設(shè)置有沉積金屬層。所述金屬線設(shè)置有保護層。所述硅通孔的內(nèi)壁設(shè)置有絕緣層。所述半導體核心的側(cè)部和底部設(shè)置有鈍化層。最后應(yīng)當說明的是，以上實施例僅用于說明本實用新型的技術(shù)方案而非對本實用新型保護范圍的限制，盡管參照較佳實施例對本實用新型作了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當理解，可以對本實用新型的技術(shù)方案進行修改或者等同替換，而不脫離本實用新型技術(shù)方案的實質(zhì)和范圍。
權(quán)利要求1.一種高封裝效率的半導體元件，其特征在于包括封裝外殼、半導體核心和引線框架，所述半導體核心設(shè)置于所述封裝外殼內(nèi)，所述引線框架的接腳與所述半導體核心電連接，所述半導體核心設(shè)置有硅通孔，所述硅通孔內(nèi)部設(shè)置有將半導體核心的背面電極引線至正面的金屬線。
2.根據(jù)權(quán)利要求1所述的高封裝效率的半導體元件，其特征在于所述半導體核心的正面設(shè)置有絕緣層，所述絕緣層與正面電極對應(yīng)部分設(shè)置有通孔，所述通孔內(nèi)設(shè)置有沉積 ^riM O
3.根據(jù)權(quán)利要求1所述的高封裝效率的半導體元件，其特征在于所述金屬線設(shè)置有保護層。
4.根據(jù)權(quán)利要求1所述的高封裝效率的半導體元件，其特征在于所述硅通孔的內(nèi)壁設(shè)置有絕緣層。
5.根據(jù)權(quán)利要求1所述的高封裝效率的半導體元件，其特征在于所述半導體核心的側(cè)部和底部設(shè)置有鈍化層。
專利摘要一種高封裝效率的半導體元件，包括封裝外殼、半導體核心和引線框架，所述半導體核心設(shè)置于所述封裝外殼內(nèi)，所述引線框架的接腳與所述半導體核心電連接，所述半導體核心設(shè)置有硅通孔，所述硅通孔內(nèi)部設(shè)置有將半導體核心的背面電極引線至正面的金屬線。所述半導體核心的正面設(shè)置有絕緣層，所述絕緣層與正面電極對應(yīng)部分設(shè)置有通孔，所述通孔內(nèi)設(shè)置有沉積金屬層。所述金屬線設(shè)置有保護層。本實用新型在半導體核心設(shè)置硅通孔，半導體核心的正面的電極形成金屬凸點，從而形成功率半導體，致使半導體核心與封裝體的面積比接近1，大大提高了芯片面積與封裝面積的比值，有助于提高電子產(chǎn)品的便攜性。
文檔編號H01L23/48GK202275820SQ20112032366
公開日2012年6月13日 申請日期2011年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者席伍霞 申請人:杰群電子科技(東莞)有限公司