專利名稱：背封單晶硅外延層結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種單晶硅，尤其涉及該單晶硅的背封結(jié)構(gòu)。
背景技術(shù)：
發(fā)展硅外延的主要動機是為了改善雙極型晶體管及后來的雙極型集成電路的性能。外延層是具有一定結(jié)晶取向的原有晶體(一般稱為襯底)上延伸出并按一定晶體學方向生長薄膜的方法，這種單晶層稱為外延層。外延生長與從熔體中直接拉制體單晶(襯體)相比較有以下優(yōu)點1.可在低于襯底熔點的溫度下生長半導體單晶薄膜；2.可以生長薄層、異質(zhì)外延層和低維結(jié)構(gòu)材料；3.可以生長組分或雜質(zhì)分布陡峭或漸變的外延層；4.可以在襯底指定區(qū)域內(nèi)進行選擇性外延生長。外延層發(fā)展使半導體器件從雜質(zhì)工程走向能帶工程，外延層的應(yīng)用與發(fā)展對于提高半導體材料的質(zhì)量和器件的性能，對于新材料、新器件的開發(fā)，對于半導體科學發(fā)展具有至關(guān)重要的作用。由圖1可見現(xiàn)有技術(shù)單晶硅的結(jié)構(gòu)由重摻雜襯底1及上面的外延層2組成。但該種結(jié)構(gòu)存在的問題是對于半導體器件來說，不但希望外延層具有完美的晶體結(jié)構(gòu)，而且對厚度、導電類型以及電阻率等方面也有一定的要求。在外延過程中由于重摻襯體自摻雜的影響，會存在外延層電阻均勻性范圍比較大的問題，另外，自摻雜嚴重還會影響外延層與襯底之間具有突變的雜質(zhì)分布。尤其是隨著微波器件和超高速集成電路的發(fā)展，不僅要求外延層越來越薄，而且還要求界面兩邊的雜質(zhì)分布越來越陡。在外延片的生產(chǎn)過程中，存在著普遍的自摻雜現(xiàn)象。自摻雜是由于熱蒸發(fā)或者化學反應(yīng)的副產(chǎn)物對襯底的擴散，襯底中的硅及雜質(zhì)進入氣相，改變了氣相中的摻雜成分和濃度，從而導致了外延層中的雜質(zhì)實際分布偏離理想的情況。按產(chǎn)生的原因，自摻雜可分為氣相自摻雜、固相外擴散及系統(tǒng)自摻雜。氣相自摻雜的摻雜物主要來自晶圓的背面和邊緣固相外擴散。固相外擴散的摻雜物主要來自襯底的擴散，摻雜物在襯底與外延層的接觸面由襯底擴散至外延層。系統(tǒng)自摻雜的摻雜物來自氣體晶片，石墨盤和反應(yīng)爐腔體等外延片生產(chǎn)裝置的內(nèi)部。由自摻雜的產(chǎn)生原因可看出，外延片生產(chǎn)過程中，尤其是氣相外延的生產(chǎn)方法中， 自摻雜現(xiàn)象難以避免。如圖2所示為一種外延片的示意圖，由于自摻雜的影響，①處相對于外圈電阻值最高，②、③、④、⑤處次之，最邊緣的⑥、⑦、⑧、⑨處阻值相對更低。衡量電阻均勻性的標準通過計算公式可算出，計算公式電阻率均勻性=(MAX-MIN) *100% /(MAX+MIN)，MAX為9個點中最大阻值數(shù)值，MIN為9個點中最小阻值數(shù)值。通過此計算公式計算得出的均勻性數(shù)值越小，則其均勻性越高，外延片質(zhì)量越高。目前，對于外延片的電阻率均勻性可以接受范圍小于5%。現(xiàn)有技術(shù)中的外延片， 其電阻率均勻性最低也僅能達到2. 5%。
發(fā)明內(nèi)容本實用新型需要解決的技術(shù)問題是提供了一種背封單晶硅外延層結(jié)構(gòu)，旨在解決上述的問題。為了解決上述技術(shù)問題，本實用新型是通過以下技術(shù)方案實現(xiàn)的本實用新型包括重摻雜襯底和上面的外延層；在所述的重摻雜襯底背面還覆蓋一層不含摻雜的單晶硅。與現(xiàn)有技術(shù)相比，本實用新型的有益效果是運用襯底后加一層無阻值外延背封， 能有效改善襯底的自摻雜現(xiàn)象。

圖1是現(xiàn)有技術(shù)單晶硅背封結(jié)構(gòu)示意圖。圖2為一種外延片的示意圖。圖3是本實用新型結(jié)構(gòu)示意圖。
具體實施方式
以下結(jié)合附圖與具體實施方式
對本實用新型作進一步詳細描述由圖3可見本實用新型包括重摻雜襯底1和上面的外延層2 ；在所述的重摻雜襯底1背面還覆蓋一層不含摻雜的單晶硅3。所述的不含摻雜的單晶硅3厚度在20um之內(nèi)。所述的厚度為5um或者IOum或者15um。本實用新型會有效改變襯底自摻雜情況。當襯底背面生成一層薄單晶硅后，單晶硅在高溫以擴散的方式通過生長著的薄外延到達反應(yīng)爐內(nèi)，擴散中的硅原子與反應(yīng)爐內(nèi)不但不會影響到三氯硅烷與氫氣的反應(yīng)，因為硅原子正是反應(yīng)物需要得到的產(chǎn)物，所以并不會影響到襯底正面的單晶硅排列。外延生長是由外延爐機臺通過氣相沉積來實現(xiàn)的單晶硅背封層。氣相外延對雜質(zhì)濃度有良好的控制以及能獲得晶體的完整性。外延沉積是一個化學淀積的過程。以下五個步驟對于所有的化學氣相沉積的基本過程1.反應(yīng)物被運輸?shù)揭r底上2.反應(yīng)物被吸附在襯體表面上3.在表面發(fā)生化學反應(yīng)易生成單晶硅和反應(yīng)產(chǎn)物4.反應(yīng)產(chǎn)物從表面被放出5.反應(yīng)產(chǎn)物從表面被運走反應(yīng)化學方程式[0037]2SiHC13+2H2 — 2SI+6HCL本實用新型在IC制造中主要有5個方面優(yōu)點(1)對襯底雜質(zhì)(如磷、硼、砷原子)起很好的掩蔽作用；(2)幫助襯底正面有序排列單晶硅；(3)鈍化硅片表面，是器件的表面與周圍環(huán)境隔離，防止沾污，可提高器件的性能以及器件的可靠性和穩(wěn)定性；(4)做絕緣層，例如做介質(zhì)隔離的絕緣層，集成電路中金屬引線和各元件的絕緣層等；(5)做電容的介質(zhì)；(6)做MOS中的柵氧化層對照圖2:例權(quán)利要求1.一種背封單晶硅外延層結(jié)構(gòu)，包括重摻雜襯底和上面的外延層；其特征在于在所述的重摻雜襯底背面還覆蓋一層不含摻雜的單晶硅。
2.根據(jù)權(quán)利要求1所述的背封單晶硅外延層結(jié)構(gòu)，其特征在于所述的不含摻雜的單晶硅厚度在20um之內(nèi)。
3.根據(jù)權(quán)利要求2所述的背封單晶硅外延層結(jié)構(gòu)，其特征在于所述的厚度為5um或者IOum或者15um。
專利摘要本實用新型涉及一種背封單晶硅外延層結(jié)構(gòu)，包括重摻雜襯底和上面的外延層；在所述的重摻雜襯底背面還覆蓋一層不含摻雜的單晶硅；本實用新型的有益效果是運用襯底后加一層無阻值外延背封，能有效改善襯底的自摻雜現(xiàn)象。
文檔編號H01L29/72GK202076271SQ20112035164
公開日2011年12月14日 申請日期2011年9月19日 優(yōu)先權(quán)日2011年9月19日
發(fā)明者林志鑫, 鐘旻遠, 陳斌, 顧昱 申請人:上海晶盟硅材料有限公司