專利名稱：用于封裝芯片的鈍化層的制作方法
技術(shù)領(lǐng)域：
本公開內(nèi)容一般地涉及集成電路，更具體地來說，涉及形成用于封裝器件的保護(hù)層。
背景技術(shù)：
由于多種電子元件(S卩，晶體管、二極管、電阻器、電容器等)的集成密度的不斷改進(jìn)，導(dǎo)致集成電路經(jīng)歷了持續(xù)的快速發(fā)展。通常，集成密度的這種改進(jìn)源于最小特征尺寸的反復(fù)減小，允許更多元件集成在給定芯片區(qū)域中。集成元件所占據(jù)的體積位于半導(dǎo)體晶圓的表面附近。雖然光刻的引人注目的改進(jìn)已經(jīng)大幅改進(jìn)了二維(2D)集成電路形成，但是存在對可以實(shí)現(xiàn)的二維密度的物理限制。這些限制之一在于制造這些元件所需的最小尺寸。而且，當(dāng)將更多器件置于一個(gè)芯片中時(shí)，需要更復(fù)雜的設(shè)計(jì)。因此，形成三維集成電路(3DIC)，從而解決了由電路密度的增加引起的問題。通過用于將管芯堆疊在一起并且將管芯連接至封裝基板的引線接合、倒裝芯片接合、和/或硅通孔(TSV)堆疊管芯。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種封裝的集成電路(IC)芯片，包括:金屬凸塊，形成在金屬焊盤上方；測試焊盤，其中，所述測試焊盤電連接至所述封裝的集成電路芯片中的器件；第一鈍化層，位于所述測試焊盤的一部分和所述金屬凸塊的一部分上方，其中，所述第一鈍化層限定所述測試焊盤的測試區(qū)和所述金屬凸塊的凸塊形成區(qū)；以及第二鈍化層，覆蓋所述測試焊盤的表面和圍繞所述測試焊盤的所述測試區(qū)的所述第一鈍化層的一部分。在該封裝的IC芯片中，所述第二鈍化層覆蓋所述金屬焊盤的邊緣并且位于所述金屬凸塊的一部分下方。在該封裝的IC芯片中，覆蓋所述測試焊盤的表面的所述第二鈍化層的邊緣到所述測試焊盤的邊緣之間的距離在從約2 μ m至約15 μ m范圍內(nèi)。在該封裝的IC芯片中，所述第二鈍化層的所述邊緣到所述金屬凸塊的邊緣之間的距離等于或大于約0.1 μ m。在該封裝的IC芯片中，所述第二鈍化層不覆蓋遠(yuǎn)離所述測試焊盤和所述金屬凸塊的所述封裝的IC芯片的表面。
在該封裝的IC芯片中，所述測試焊盤和所述金屬焊盤物理連接。在該封裝的IC芯片中，所述測試焊盤和所述金屬焊盤在相同金屬層上。在該封裝的IC芯片中，在所述金屬凸塊和所述金屬焊盤之間存在凸塊底部金屬化(UBM)層。在該封裝的IC芯片中，所述金屬凸塊的寬度等于或小于約50 μ m。在該封裝的IC芯片中，所述第二鈍化層包括聚合物。在該封裝的IC芯片中，所述UBM層包括擴(kuò)散勢壘層、銅種子層、以及銅層。在該封裝的IC芯片中，所述金屬凸塊位于所述封裝的IC芯片的中心附近，并且在所述金屬凸塊下方?jīng)]有所述第二鈍化層，并且其中，所述封裝的IC芯片進(jìn)一步包括位于所述封裝的IC芯片的角部處的第二金屬凸塊，并且至少在所述第二金屬凸塊的一部分下方具有所述第二鈍化層。根據(jù)本發(fā)明的另一方面，提供了一種封裝的集成電路(IC)芯片，包括:金屬凸塊，形成在金屬焊盤上方；測試焊盤，其中，所述測試焊盤電連接至所述封裝的集成電路芯片中的器件；第一鈍化層，位于所述測試焊盤的一部分和所述金屬凸塊的一部分上方，其中，所述第一鈍化層限定所述測試焊盤的測試區(qū)和所述金屬凸塊的凸塊形成區(qū)；以及第二鈍化層，覆蓋所述測試焊盤的表面和圍繞所述測試焊盤的所述測試區(qū)的所述第一鈍化層的一部分，其中，覆蓋所述測試焊盤的表面的所述第二鈍化層的邊緣到所述測試焊盤的邊緣之間的距離在從約2 μ m至約15 μ m的范圍內(nèi)。根據(jù)本發(fā)明的又一方面，提供了一種形成封裝的集成電路(IC)芯片的方法，包括:在基板上方形成金屬層，其中，所述基板具有集成電路和互連件，并且其中，所述基板是所述封裝的IC芯片的一部分，并且其中，所述互連件提供所述集成電路和所述金屬層之間的電連接；在所述金屬層上方形成第一鈍化層，其中，所述第一鈍化層限定測試焊盤區(qū)和金屬焊盤區(qū)，并且其中，所述金屬焊盤區(qū)用于形成金屬凸塊；在所述第一鈍化層上方形成第二鈍化層，其中，所述第二鈍化層有限地覆蓋所述測試焊盤區(qū)和所述金屬焊盤區(qū)的一部分，其中，所述第二鈍化層不覆蓋遠(yuǎn)離所述測試焊盤區(qū)和所述金屬焊盤區(qū)的表面；在所述基板上方形成凸塊底部金屬化(UBM)層，其中，所述UBM層與所述金屬焊盤區(qū)的至少一部分接觸，并且其中，所述UBM層包括擴(kuò)散勢壘層，并且其中，通過濺射工藝沉積所述擴(kuò)散勢壘層；以及在所述UBM層上方形成金屬凸塊，其中，所述金屬凸塊位于所述金屬焊盤區(qū)上方。該方法進(jìn)一步包括:實(shí)施Ar濺射，以去除所述金屬焊盤區(qū)的未覆蓋表面上方的雜質(zhì)。在該方法中，形成所述UBM層進(jìn)一步包括:通過濺射工藝沉積種子層。在該方法中，形成所述第二鈍化層包括形成聚合物層，其中，所述第二鈍化層的厚度在從約3,0(K)A至約]5，()()0A的范圍內(nèi)。在該方法中，形成所述金屬凸塊包括:形成焊料層或銅柱。在該方法中，通過所述第二鈍化層有限地覆蓋所述測試焊盤區(qū)和所述金屬焊盤區(qū)的一部分減小了所述UBM層的界面阻抗。在該方法中，形成所述第二鈍化層包括:形成在覆蓋所述測試焊盤區(qū)的所述第二鈍化層的邊緣到所述測試焊盤區(qū)的邊緣之間的距離，所述距離等于或大于約0.1 μ m。


通過以下結(jié)合附圖的詳細(xì)描述更容易理解本公開內(nèi)容，并且類似參考標(biāo)號指定類似結(jié)構(gòu)元件。圖1A示出根據(jù)一些實(shí)施例的包括封裝的半導(dǎo)體芯片的三維(3D)集成電路(IC)的示意圖。圖1B示出根據(jù)一些實(shí)施例的位于基板上方的微凸塊的結(jié)構(gòu)。圖2A示出根據(jù)一些實(shí)施例的具有凸塊的半導(dǎo)體基板的一部分的示意性俯視圖。圖2B示出根據(jù)一些實(shí)施例的包括基板上方的測試焊盤區(qū)和金屬焊盤區(qū)的區(qū)域的橫截面圖。圖2C示出根據(jù)一些實(shí)施例的在形成第二鈍化層之后形成在圖2B的基板上方的微凸塊。圖2D示出根據(jù)一些實(shí)施例的在沉積第二鈍化層之后包括測試焊盤區(qū)和金屬焊盤區(qū)的區(qū)域的俯視圖。圖2E示出根據(jù)一些實(shí)施例的進(jìn)行濺射工藝的基板。圖3A示出根據(jù)一些實(shí)施例的在沉積鈍化層之后的區(qū)域的俯視圖。圖3B示出根據(jù)一些實(shí)施例的圖3A的區(qū)域的橫截面圖。圖3C示出根據(jù)一些實(shí)施例的在沉積鈍化層之后的區(qū)域的俯視圖。圖3D示出根據(jù)一些實(shí)施例的圖3C的區(qū)域的橫截面圖。圖4示出根據(jù)一些實(shí)施例的在基板上方形成凸塊的工藝流程圖。圖5示出根據(jù)一些實(shí)施例的具有中心凸塊和角部凸塊的芯片的示意性俯視圖和橫截面圖。
具體實(shí)施例方式應(yīng)該理解，以下公開內(nèi)容提供用于實(shí)現(xiàn)不同特征的多個(gè)不同實(shí)施例或?qū)嵗Ｒ韵旅枋鼋M件和布置的特定實(shí)例以簡化本公開內(nèi)容。當(dāng)然，這些僅是實(shí)例并不旨在限定。另外，本公開內(nèi)容可以在多個(gè)實(shí)例中重復(fù)參考數(shù)字和/或字母。該重復(fù)用于簡單和清楚的目的并且其本身并沒有指定所論述的多種實(shí)施例和/或配置之間的關(guān)系?，F(xiàn)代集成電路由諸如晶體管和電容器的幾百萬個(gè)有源器件制成。這些器件最初相互隔離，但是稍后互連在一起，以形成功能電路。典型互連結(jié)構(gòu)包括諸如金屬線(布線)的橫向互連和諸如通孔和接觸件的垂直互連?；ミB日益增加地決定現(xiàn)代集成電路的性能和密度的限制。在互連結(jié)構(gòu)的頂部，形成并且暴露位于相應(yīng)芯片的表面上方的接合焊盤。通過這些接合焊盤進(jìn)行電連接，從而將芯片連接至封裝基板或另一個(gè)管芯。在一些實(shí)施例中，接合焊盤用于引線接合或倒裝芯片接合。倒裝芯片封裝利用凸塊在芯片的I/o焊盤和封裝件的基板或弓I線框之間建立電接觸。圖1A示出根據(jù)一些實(shí)施例的包括封裝的半導(dǎo)體芯片100的三維(3D)集成電路(IC) 130的示意圖。IC芯片100具有通過互連(未示出)連接的集成電路并且通過在IC芯片100的正面上方形成凸塊105用倒裝芯片封裝來封裝該IC芯片100。凸塊105與IC芯片100的輸入/輸出(I/O)焊盤(金屬焊盤)103電接觸并且可能物理接觸。在一些實(shí)施例中，在凸塊105和金屬焊盤103之間存在凸塊底部金屬化(UBM)層104。翻轉(zhuǎn)具有凸塊105的IC芯片100以置于封裝基板110上方。在一些實(shí)施例中，基板110的表面具有容納凸塊105的金屬焊盤107。在一些實(shí)施例中，基板110是插入件，該基板包括硅通孔(TSV)115，并且基板Iio經(jīng)由焊球125接合至另一個(gè)基板120。在一些實(shí)施例中，IC芯片100、凸塊105和基板110之間和周圍的空間填充有底部填充材料(未示出)。圖1A中所示的實(shí)施例僅是實(shí)例。其他實(shí)施例也是可能的。在一些實(shí)施例中，將具有凸塊105的IC芯片100施加在其他類型的基板上方，諸如，應(yīng)用板以及具有嵌入式無源器件和/或有源器件的基板。隨著特征尺寸按比例減小，芯片上的晶體管和互連的數(shù)量不斷增加。結(jié)果，芯片到封裝件的輸入/輸出(I/o)互連的數(shù)量也顯著增加。隨著芯片到封裝件的I/O互連的增力口，將凸塊105的尺寸(或?qū)挾?減小為等于或小于約50um。這樣的尺寸減小的凸塊被稱為“微凸塊”。在一些實(shí)施例中，微凸塊的結(jié)構(gòu)和形成微凸塊的工藝類似于常規(guī)凸塊。圖1B示出根據(jù)一些實(shí)施例的基板上方的微凸塊的凸塊結(jié)構(gòu)140。圖1B不出根據(jù)一些實(shí)施例的位于IC芯片100上方的凸塊結(jié)構(gòu)140。將金屬焊盤103用作凸塊焊盤，該金屬焊盤103形成在一個(gè)或多個(gè)互連結(jié)構(gòu)(未示出)上方。在一些實(shí)施例中，IC芯片100包括:半導(dǎo)體基板，諸如，硅基板，但是該IC芯片可以包括其他半導(dǎo)體材料，諸如，硅鍺、碳硅、砷化鎵等。在一些實(shí)施例中，在半導(dǎo)體基板的表面上方形成諸如晶體管(未示出)的有源器件。在半導(dǎo)體基板上方形成互連結(jié)構(gòu)(未示出)，該互連結(jié)構(gòu)包括金屬線和通孔(未示出)，金屬線和通孔形成在半導(dǎo)體器件中并且電連接至半導(dǎo)體器件。在一些實(shí)施例中，金屬線和通孔形成在介電層中，該介電層由多種介電材料制成，諸如，具有小于約3.5的介電常數(shù)(k值)的低_k介電層。在一些實(shí)施例中，介電層包括:超低_k介電層，具有小于約2.5的k值。在一些實(shí)施例中，一個(gè)或多個(gè)介電層由至少一種材料制成，例如，氧化硅(例如，未摻雜硅玻璃(USG)、摻硼硅玻璃(BSG)、摻磷硅玻璃(PSG)、摻硼磷硅酸鹽玻璃(BPSG)等)、氮氧化硅、氮化硅、和/或其任何組合。在一些實(shí)施例中，將多層電介質(zhì)用作介電層之一。在一些實(shí)施例中，形成方法包括化學(xué)汽相沉積(CVD)、等離子體增強(qiáng)CVD (或PECVD)、旋涂、以及其他可應(yīng)用方法。在一些實(shí)施例中，金屬焊盤103形成在互連結(jié)構(gòu)上方并且包括鋁，因此金屬焊盤103還可以稱為鋁焊盤103。在一些實(shí)施例中，金屬焊盤103還由其他材料形成或包括其他材料，諸如，銅、銀、金、鎳、鎢、其合金、和/或其多層。在一些實(shí)施例中，例如，金屬焊盤103通過下層互連結(jié)構(gòu)電連接至半導(dǎo)體器件。在一些實(shí)施例中，形成鈍化層102以覆蓋金屬焊盤103的邊緣部分。形成鈍化層102，以保護(hù)形成在IC芯片100中的集成電路以及金屬焊盤103的邊緣部分。在一些實(shí)施例中，鈍化層102還是密封層，以防止水分與器件接觸。在一些實(shí)施例中，鈍化層102由氮化物、氧化物、氮氧化物、聚合物(諸如，聚酰亞胺或聚苯并惡唑)或其他介電材料形成。在一些實(shí)施例中，鈍化層102還由介電材料的組合形成。在一些實(shí)施例中，額外鈍化層形成在互連結(jié)構(gòu)(未示出)上方和形成在與金屬焊盤103相同層處或形成在金屬焊盤103上方。在一些實(shí)施例中，鈍化層102的厚度在從約3000A至約丨5000A范圍內(nèi)。在一些實(shí)施例中，形成方法包括化學(xué)汽相沉積(CVD)、等離子體增強(qiáng)CVD (或PECVD)、旋涂、以及其他可應(yīng)用方法。在鈍化層102中形成開口，并且暴露金屬焊盤103。在基板100上方沉積UBM層257。在一些實(shí)施例中，UBM層257的厚度在從約2μπι至約IOym的范圍內(nèi)。在一些實(shí)施例中，UBM層257包括:擴(kuò)散勢壘層141和種子層142。在一些實(shí)施例中，擴(kuò)散勢壘層還用作粘合層(或粘著層)。在一些實(shí)施例中，擴(kuò)散勢壘層141由氮化鉭形成。在一些實(shí)施例中，擴(kuò)散勢壘層141還由其他材料形成，諸如，氮化鈦、鉭、鈦等。在一些實(shí)施例中，擴(kuò)散勢壘層141的厚度在從約200Α至約2000人的范圍內(nèi)。在一些實(shí)施例中，形成方法包括物理汽相沉積(PVD)(或?yàn)R射)。在一些實(shí)施例中，種子層142是形成在擴(kuò)散勢壘層141上方的銅種子層。在一些實(shí)施例中，銅種子層142由銅形成或由包括銀、鉻、鎳、錫、金以及其組合的銅合金中的一種形成。根據(jù)一些實(shí)施例，銅種子層的厚度在從約2000Α至約8000Α的范圍內(nèi)。在一些實(shí)施例中，UBM層257包括由Ti形成的擴(kuò)散勢壘層和由Cu形成的種子層。在一些實(shí)施例中，通過物理汽相沉積(PVD)(或?yàn)R射)方法沉積擴(kuò)散勢壘層和種子層。在一些實(shí)施例中，UBM層257進(jìn)一步包括銅層143。在一些實(shí)施例中，銅層143的厚度在從約1()，00()Α (或Ιμ )至約ΙΟΟ,ΟΟΟΑ (或ΙΟμ )的范圍內(nèi)。在一些實(shí)施例中，通過電鍍工藝沉積銅層143。在一些實(shí)施例中，在銅層143上方沉積可選鎳(Ni)層(或含鎳層)。Ni層144防止形成金屬間化合物，金屬間化合物形成在銅和焊料之間。根據(jù)一些實(shí)施例，可選Ni層的厚度在從約10，000Α至約50,000人范圍內(nèi)。例如，通過電鍍在鎳層144上方形成焊料層145?？蛇x地，在一些實(shí)施例中，通過由電鍍形成的銅柱(或銅導(dǎo)柱)代替焊料層145。在一些實(shí)施例中，在銅柱上方形成諸如鎳層和焊料層的附加層。在一些實(shí)施例中，焊料層145是無鉛預(yù)焊料層，例如，無鉛預(yù)焊料層由SnAg或焊錫材料形成，焊錫材料包括:錫、鉛、銀、銅、鎳、鉍、或其組合的合金。然后，去除沒有位于焊料層145下方的多余的UBM層257。如圖1B中所示，實(shí)施實(shí)施焊料回流工藝以形成焊錫凸塊145a。在一些實(shí)施例中，如果使用銅柱代替焊料層145，則銅柱上方的焊料層進(jìn)行回流。在一些實(shí)施例中，焊料層145的厚度在從約IOOym至約400 μ m范圍內(nèi)。在一些實(shí)施例中，在UBM層257上方電鍍焊料層145。在于2010 年 7 月 23 日提交的名稱為 “Preventing UBM Oxidation in BumpFormation Processe s”的美國專利申請第12/842，617和于2010年7月29日提交的名稱為“Mechanisms for Forming Copper Pillar Bumps”的美國專利申請第 12/846，353 號中提供了凸塊形成工藝的具體細(xì)節(jié)，其全部內(nèi)容結(jié)合于此作為參考。圖1A示出IC芯片100 (倒裝芯片)設(shè)置在基板110上方，根據(jù)一些實(shí)施例，該基板具有硅通孔115，該硅通孔用于輔助散熱和/或電連接。在一些實(shí)施例中，硅基板320具有位于基板110上方的有源器件。在其他實(shí)施例中，娃基板320沒有位于基板110上方的有源器件。IC芯片100經(jīng)由微凸塊105連接至基板110。基板110位于具有凸塊125的另一封裝基板120上方,在一些實(shí)施例中，凸塊125大于微凸塊105。在封裝IC芯片100之后，并且在將IC芯片100置于基板110上方之前，期望對芯片100實(shí)施電測試，以確定芯片100上方的電路是否滿足功能測試的規(guī)格。如果測試結(jié)果顯示IC芯片100存在問題，則丟棄IC芯片100，并且使用另一個(gè)IC芯片100代替。這樣的篩選防止丟棄圖1A中所示的整個(gè)封裝件并且可以增加封裝成品率，導(dǎo)致成本節(jié)約。通常，倒裝芯片凸塊的尺寸等于或大于約75 μ m。傳統(tǒng)倒裝芯片凸塊的尺寸允許對連接至凸塊的半導(dǎo)體芯片進(jìn)行電測試，以確定凸塊下方(或連接至凸塊)的電路是否通過功能測試。在一些實(shí)施例中，功能測試被稱為電路探測(CP)、或電子管芯分選探測(CP)、或電子管芯分選(EDS)。具有等于或大于約75 μ m尺寸的傳統(tǒng)倒裝芯片凸塊允許電路探測(或電測試)。然而，當(dāng)前的電路探針對于微凸塊(或μ凸塊(μ bump))來說太大。例如，探針的尖端尺寸(或?qū)挾?在從約2.5密耳到約5密耳的范圍內(nèi)，這種尺寸對于微凸塊來說太大。用于測試具有微凸塊的半導(dǎo)體芯片的可選方法是使用測試焊盤。圖2A示出根據(jù)一些實(shí)施例的具有凸塊的半導(dǎo)體基板(或芯片)的部分200的示意性俯視圖。凸塊底部金屬焊盤(或凸塊焊盤)201由圖2A中的八邊形表示。然而，八邊形形狀僅是示意性的。其他形狀也是可能的。如圖1A中所示，凸塊105直接位于金屬焊盤103上方,金屬焊盤103類似于金屬焊盤201。存在圍繞金屬焊盤201 (以及位于金屬焊盤201上方的凸塊)的多個(gè)測試焊盤202。測試焊盤經(jīng)由導(dǎo)線203連接至金屬焊盤。在一些實(shí)施例中，導(dǎo)線是再分布線(RDL)(該再分布線形成在凸塊下方的金屬焊盤上方)、金屬線、或后鈍化互連(PPI)上方。在一些實(shí)施例中，測試焊盤202位于與導(dǎo)線203相同層或不同層處。在一些實(shí)施例中，測試焊盤202連接至不同凸塊201，以實(shí)施功能測試。電路探測可能損害金屬焊盤，從而導(dǎo)致銅種子層覆蓋和劣質(zhì)凸塊電鍍(或形成)。劣質(zhì)的凸塊形成產(chǎn)生顆粒和侵蝕問題。然而，如果在完成測試之后，測試焊盤由鈍化層覆蓋，則完全解決或大大減小了這種問題的風(fēng)險(xiǎn)。圖2B示出根據(jù)一些實(shí)施例的區(qū)域250的橫截面圖，區(qū)域250包括在基板270上方的測試焊盤區(qū)251和金屬焊盤區(qū)252。根據(jù)一些實(shí)施例，測試焊盤區(qū)252與圖2A的金屬焊盤201之一相關(guān)，并且測試焊盤區(qū)251與圖2A的測試焊盤202之一相關(guān)。使用金屬焊盤區(qū)252形成凸塊。根據(jù)一些實(shí)施例，測試焊盤區(qū)251和金屬焊盤區(qū)252都由金屬焊盤層253形成，該金屬焊盤層是頂部金屬層、再分布層(RDL)、或后鈍化互連(PPI)層。根據(jù)一些實(shí)施例，電連接和物理連接金屬焊盤區(qū)252和測試焊盤區(qū)251。然而，在一些實(shí)施例中，區(qū)域(區(qū)域251和252)還彼此電分離和物理分離。圖2B示出通過光刻圖案化由第一鈍化層254限定出測試焊盤區(qū)251和金屬焊盤區(qū)252。在金屬焊盤層253上方沉積第一鈍化層254。還通過第一鈍化層限定出測試焊盤和微凸塊之間的導(dǎo)線203 (參見圖2A)的輪廓，該導(dǎo)線在圖2B中未示出。根據(jù)一些實(shí)施例，第一鈍化層254類似于上述鈍化層102。在一些實(shí)施例中，第一鈍化層254由氮化物、氧化物、氮氧化物、聚合物(諸如，聚酰亞胺或聚苯并惡唑)或其他介電材料形成。在一些實(shí)施例中，第一鈍化層254由介電材料的組合形成。圖2B示出與測試焊盤區(qū)251接觸的探針256。探測導(dǎo)致對測試焊盤區(qū)251的表面上的區(qū)域255的損害。測試焊盤區(qū)251中的探測允許測試與連接至區(qū)域251的器件相關(guān)的電子數(shù)據(jù)。如上所述，用于形成連接至測試焊盤的微凸塊的區(qū)域可以在從I個(gè)到多個(gè)的范圍內(nèi)。圖2C示出在形成第二鈍化層260之后在圖2B的基板上方形成的微凸塊258。圖2B和圖2C僅示出在區(qū)域250中的一個(gè)測試焊盤區(qū)251和一個(gè)微凸塊258。在一些實(shí)施例中，類似于區(qū)域251的一個(gè)以上的測試焊盤區(qū)和類似于微凸塊258的更多微凸塊位于基板270上方。圖2D示出根據(jù)一些實(shí)施例的在沉積第二鈍化層260之后包括測試焊盤區(qū)251和金屬焊盤區(qū)252的區(qū)域250的俯視圖。圖2D示出測試焊盤區(qū)251的虛線輪廓261以及金屬焊盤區(qū)252的底部的實(shí)線輪廓262，第二鈍化層260沒有覆蓋金屬焊盤區(qū)252。微凸塊258的邊界由虛線圓265標(biāo)示出。由第二鈍化層260覆蓋基板270的表面。根據(jù)一些實(shí)施例，第二鈍化層260由聚合物層制成。用于形成第二鈍化層260的示例性聚合物包括聚酰亞胺或聚苯并惡唑。在探測完成并且沉積和圖案化第二鈍化層260之后，在區(qū)域252上方形成微凸塊
258。在凸塊258下方形成UBM層257。根據(jù)一些實(shí)施例，通過電鍍在UBM層257上方形成微凸塊258。在電鍍微凸塊258之前,在第二鈍化層260上方圖案化為濕光刻膠層或干光刻膠層(在圖2C中未不出)的光刻膠層，以限定出區(qū)域252上方的微凸塊258。在一些實(shí)施例中，微凸塊由多種材料制成，諸如，焊料或銅。在沉積微凸塊之后，去除光刻膠層和多余的UBM層(沒有微凸塊258下方)。在一些實(shí)施例中，然后基板270經(jīng)過回流工藝。在回流工藝之后，微凸塊258中的焊料層變成圓形。UBM層257位于微凸塊下方以提供擴(kuò)散勢壘并且增強(qiáng)粘性。以上描述了并且在圖1B中示出了具有UBM層257的細(xì)節(jié)的微凸塊的示例性結(jié)構(gòu)。UBM層257的形成涉及沉積、圖案化和蝕刻UBM層。如上所述，在一些實(shí)施例中，UBM層257包括擴(kuò)散勢壘層141、薄種子層142、銅層143、以及金屬層144。在一些實(shí)施例中，通過濺射沉積擴(kuò)散勢壘層141和薄種子層142，濺射還被稱為物理汽相沉積(PVD)。物理汽相沉積涉及金屬靶材的濺射轟擊，以從要沉積在基板上方的靶材去除金屬元素。在濺射轟擊工藝期間，從第二鈍化膜去除第二鈍化層260中的有機(jī)化合物并且再沉積在區(qū)域252的開口中的表面271上方。再沉積有機(jī)化合物增加了金屬焊盤層253和UMB層257之間的界面處的阻抗。另外，在一些實(shí)施例中，在沉積擴(kuò)散勢壘層141的濺射工藝之前，基板270經(jīng)過預(yù)沉積工藝，諸如，Ar濺射，以在UBM層沉積之前，從區(qū)域252的開口中的金屬焊盤層253的表面去除表面氧化層或污染物。類似于PVD的濺射效果，Ar濺射還去除第二鈍化層260中的有機(jī)化合物，并且將去除的有機(jī)化合物沉積在區(qū)域252的開口中的基板271上方。圖2E示出根據(jù)一些實(shí)施例的經(jīng)過濺射工藝的基板270。在一些實(shí)施例中，濺射工藝是物理汽相沉積(PVD)工藝或Ar-濺射工藝。圖2E示出濺射離子275，諸如，Ar離子，沖擊基板270的表面，基板270的表面包括第二鈍化層260的表面274和區(qū)域252的開口中的表面271。圖2E還示出濺射離子使第二鈍化層260中的有機(jī)化合物從第二鈍化層260發(fā)射并且沉積在區(qū)域252的開口中的表面271上方。沉積的有機(jī)化合物273導(dǎo)致之后要形成的UBM層257的電阻系數(shù)增加。如圖2D中所示，由第二鈍化層260覆蓋基板270的表面的大部分。從而，在濺射工藝期間，在工藝室中發(fā)射大量有機(jī)化合物273。圖3A示出根據(jù)一些實(shí)施例的在沉積第二鈍化層260之后包括測試焊盤區(qū)251和金屬焊盤區(qū)252的區(qū)域250’的俯視圖。圖3A示出覆蓋測試焊盤區(qū)251的虛線輪廓261的第二鈍化層260的輪廓263。輪廓263和輪廓251之間的距離是Dp在一些實(shí)施例中，D1等于或大于約O。在一些實(shí)施例中，D1在從約2μπι至約15μπι的范圍內(nèi)。圖3Α中的測試焊盤區(qū)251的輪廓是矩形。圖3Α中的測試焊盤區(qū)251是矩形。然而，該形狀僅是示例性的。在一些實(shí)施例中，測試焊盤區(qū)251是其他形狀，諸如，正方形、圓形、橢圓形、三角形、以及其他可應(yīng)用形狀。圖3Α還示出根據(jù)一些實(shí)施例的覆蓋金屬焊盤區(qū)252的虛線輪廓262的第二鈍化層260的輪廓264(限定邊界265)。輪廓264和微凸塊258的邊界265之間的距離是D2。在一些實(shí)施例中，D2等于或大于約O。在一些實(shí)施例中，D2等于或大于約0.1 μ m。圖3A的邊界265和金屬焊盤的輪廓262是圓形。然而，該形狀僅是示例性的。在一些實(shí)施例中，測試焊盤區(qū)251是其他形狀，諸如，拉長的圓形、橢圓形、以及其他可應(yīng)用形狀。圖3A的第二鈍化層260僅覆蓋測試焊盤區(qū)251和金屬焊盤區(qū)252并且保持基板表面的其余部分未覆蓋。基板270上的第二鈍化層260的有限覆蓋減少在濺射工藝期間發(fā)射的有機(jī)化合物273以及增加UBM層257的界面271處的阻抗的風(fēng)險(xiǎn)。圖3B示出根據(jù)一些實(shí)施例的包括基板270上的測試焊盤區(qū)251和金屬焊盤區(qū)252的區(qū)域250’的橫截面圖。圖3B示出在測試焊盤區(qū)251和金屬焊盤區(qū)252上方有限覆蓋第二鈍化層260，以限制在濺射工藝期間有機(jī)化合物273的發(fā)射和有機(jī)化合物273在金屬焊盤區(qū)252的開口的表面271上方的再沉積。在金屬焊盤區(qū)上方形成UBM層257，并且在金屬焊盤區(qū)252上方形成微凸塊258。由于有機(jī)化合物的有限暴露，UBM層257下方的界面基本清潔，并且與具有較大第二鈍化層的布置相比，UBM層257的片電阻較低。

凸塊結(jié)構(gòu)通常存在應(yīng)力問題，其可能導(dǎo)致界面分層和焊料破裂。圖3C示出根據(jù)一些實(shí)施例的在沉積第二鈍化層260之后包括測試焊盤區(qū)251和金屬焊盤區(qū)252的區(qū)域250*的俯視圖。對于沒有應(yīng)力問題的微凸塊258，第二鈍化層260 (提供應(yīng)力襯墊)不形成在微凸塊258下方。從而，如圖3C中所示，形成僅覆蓋測試焊盤區(qū)251的第二鈍化層260。圖3B示出連接測試焊盤區(qū)251下方的測試焊盤和金屬焊盤區(qū)252下方的金屬焊盤?？蛇x地，在一些實(shí)施例中，測試焊盤區(qū)251下方的測試焊盤和金屬焊盤區(qū)252下方的金屬焊盤物理分離和/或電分離。圖3D示出根據(jù)一些實(shí)施例的相互分離的測試焊盤區(qū)251中的測試焊盤IOS1和金屬焊盤區(qū)252中的金屬焊盤103π。在一些實(shí)施例中，測試焊盤IOS1連接至另一金屬焊盤或不同凸塊(不是圖3D中的凸塊)?？蛇x地，在一些實(shí)施例中，測試焊盤IOS1和金屬焊盤103π在不同金屬平面處。例如，在一些實(shí)施例中，測試焊盤IOS1位于頂部金屬平面處，并且金屬焊盤103π位于PPI平面處。在一些實(shí)施例中，測試焊盤IOS1經(jīng)由互連結(jié)構(gòu)電連接和物理連接至金屬焊盤103π。而且，第二鈍化層260沒有位于圖3D的微凸塊258*下面，從而類似于圖3C中的情況。雖然以上描述用于形成微凸塊，但是在基板表面上方的形成有限第二鈍化層或沒有形成第二鈍化層以在UBM層形成的濺射工藝期間減少有機(jī)化合物的發(fā)射的機(jī)制也可應(yīng)用于常規(guī)凸塊。圖4示出根據(jù)一些實(shí)施例的在基板上方形成凸塊的工藝流程。在操作401，在基板上方形成測試焊盤和金屬焊盤。在一些實(shí)施例中，在基板上方形成一個(gè)以上的測試焊盤和一個(gè)以上的金屬焊盤。金屬焊盤用于形成金屬凸塊。如上所述，在一些實(shí)施例中，基板包括基板上方的器件和互連件。在一些實(shí)施例中，連接測試焊盤和金屬焊盤。測試焊盤類似于圖3D的測試焊盤10 ，并且金屬焊盤類似于金屬焊盤103π。如上所述，在一些實(shí)施例中，測試焊盤IOS1和金屬焊盤103π相互連接以變?yōu)閳D2Β、圖2C、圖2Ε和圖3Β的金屬焊盤層253。如上所述，在一些實(shí)施例中，由圖案化的第一鈍化層254限定出測試焊盤10 和金屬焊盤103π。由第一鈍化層254覆蓋測試焊盤IOS1和金屬焊盤103π的邊緣。在可選操作402中，探測測試焊盤1031;以測試連接至測試焊盤的集成電路的電功能。此后，在操作403，在基板上方形成和圖案化鈍化層，以至少覆蓋諸如測試焊盤IOS1的測試焊盤，從而防止上述顆粒和侵蝕問題。在一些實(shí)施例中，操作403的鈍化層是第二鈍化層260。在一些實(shí)施例中，第二鈍化層260還覆蓋金屬焊盤的一部分，以提供用于金屬凸塊的襯墊(或應(yīng)力減緩)。在一些實(shí)施例中，形成第二鈍化層260以覆蓋測試焊盤和可能覆蓋金屬焊盤。由測試焊盤或金屬焊盤占用的基板的表面保持不被第二鈍化層260覆蓋，以在以下濺射工藝期間限制有機(jī)化合物的發(fā)射。在形成鈍化層之后，可以實(shí)施諸如圖4中的操作404的可選濺射(或?yàn)R射清潔)操作，以從金屬焊盤去除表面層。使用諸如Ar濺射的可選濺射去除表面氧化物層、雜質(zhì)、或殘留物，以暴露下面的導(dǎo)電層(金屬焊盤)暴露。此后，在操作405中，在基板上方沉積UBM層。如上所述，在一些實(shí)施例中，UBM層257由多層形成，包括擴(kuò)散勢壘層141和種子層142。通過PVD (或?yàn)R射)工藝沉積擴(kuò)散勢壘層141和種子層142。在沉積UBM層之后,在操作406,在金屬焊盤上方形成金屬凸塊。UBM層位于金屬凸塊和金屬焊盤之間。如上所述，在一些實(shí)施例中，通過電鍍工藝形成金屬凸塊。在一些實(shí)施例中，在形成金屬凸塊之前，在UBM層上方沉積和圖案化光刻膠層，以允許金屬凸塊形成在金屬焊盤上方和金屬焊盤周圍。一旦形成金屬凸塊，就去除不在金屬凸塊下方并且第二鈍化層沒有覆蓋的光刻膠層和多余的UBM層。然后，根據(jù)一些實(shí)施例，在可選操作407，金屬凸塊進(jìn)行回流。圖5示出根據(jù)一些實(shí)施例的具有中心凸塊510和角部凸塊520的芯片500的示意性俯視圖。除了凸塊510和520之外，在芯片500上方還存在其他凸塊；然而，未示出這些其他凸塊。芯片上的凸塊的應(yīng)力取決于凸塊到芯片(或管芯)的中心的距離。在芯片(或管芯)的中心處的凸塊具有最低應(yīng)力。角部凸塊520到芯片的中心(或凸塊510)的距離被稱為到中性點(diǎn)(DNP)的距離，這是因?yàn)樾酒闹行谋徽J(rèn)為是應(yīng)力中性點(diǎn)。在芯片500上方，角部凸塊520具有最高應(yīng)力并且中心凸塊510具有最低應(yīng)力。具有不同DNP的其他位置上的凸塊具有不同的應(yīng)力水平。高應(yīng)力導(dǎo)致可靠性和成品率問題。如上所述，如果為聚合物層的第二鈍化層260位于微凸塊或常規(guī)凸塊下方，則第二鈍化層260用作凸塊的襯墊并且可以減小由凸塊位置導(dǎo)致的應(yīng)力。對于具有導(dǎo)致高應(yīng)力的凸塊的芯片，如圖3A和圖3B所示，具有位于凸塊下方的第二鈍化層260降低了可靠性和成品率問題。然而，對于不存在由凸塊位置導(dǎo)致的可靠性和成品率問題的芯片來說，不需要凸塊下方的第二鈍化層。在一些實(shí)施例中，對于這樣的芯片來說，使用圖3C和圖3D中所示的結(jié)構(gòu)。圖5示出根據(jù)一些實(shí)施例的中心凸塊510使用中心凸塊510下方?jīng)]有第二鈍化層260的結(jié)構(gòu)，并且角部凸塊520使用角部凸塊520下方具有第二鈍化層260的結(jié)構(gòu)。在一些實(shí)施例中，在具有不同DNP和應(yīng)力水平的其他位置處的凸塊使用多個(gè)結(jié)構(gòu)之一。在一些實(shí)施例中，具有較大DNP和較高應(yīng)力的凸塊具有類似于角部凸塊520的第二鈍化層260。圖5示出具有半徑R的圓530。半徑R外部的凸塊具有位于凸塊下方的第二鈍化層260，并且半徑R內(nèi)部和上的凸塊沒有位于凸塊下方的第二鈍化層。在一些實(shí)施例中，如上所述，凸塊510和520電連接至測試焊盤。上述實(shí)施例提供用于在封裝的集成電路(IC)芯片上方形成金屬焊盤上金屬凸塊和測試焊盤的機(jī)制。形成鈍化層以覆蓋測試焊盤和可能覆蓋金屬焊盤的部分。鈍化層不覆蓋遠(yuǎn)離測試焊盤區(qū)和金屬焊盤區(qū)的表面。由鈍化層有限地覆蓋測試焊盤和金屬焊盤的多個(gè)部分減小了在金屬焊盤和金屬凸塊之間形成的UBM層的界面阻抗。這樣的界面阻抗的減小導(dǎo)致金屬凸塊的阻抗的減小。在一個(gè)實(shí)施例中，提供封裝的集成電路(IC)芯片。封裝的IC芯片包括:金屬凸塊，形成在金屬焊盤上方；以及測試焊盤。測試焊盤電連接至封裝的集成電路芯片中的器件。封裝的IC芯片還包括:第一鈍化層，位于測試焊盤一部分和金屬凸塊的一部分上方。第一鈍化層限定測試焊盤的測試區(qū)和金屬凸塊的凸塊形成區(qū)。封裝的IC芯片進(jìn)一步包括:第二鈍化層，覆蓋測試焊盤的表面和圍繞測試焊盤的測試區(qū)的第一鈍化層的一部分。在另一個(gè)實(shí)施例中，提供封裝的集成電路(IC)芯片。封裝的IC芯片包括:金屬凸塊，形成在金屬焊盤上方；以及測試焊盤。測試焊盤電連接至封裝的集成電路芯片中的器件。封裝的IC芯片還包括第一鈍化層，位于測試焊盤的一部分和金屬凸塊的一部分上方。第一鈍化層限定測試焊盤的測試區(qū)和金屬凸塊的凸塊形成區(qū)。封裝的IC芯片進(jìn)一步包括第二鈍化層，覆蓋測試焊盤的表面和圍繞測試焊盤的測試區(qū)的第一鈍化層的一部分。覆蓋測試焊盤的表面的第二鈍化層的邊緣到測試焊盤的邊緣之間的距離在從約2 μ m至約15 μ m的范圍內(nèi)。在又一個(gè)實(shí)施例中，提供形成封裝的集成電路(IC)芯片的方法。該方法包括在基板上方形成金屬層?；寰哂屑呻娐泛突ミB件，并且是封裝的IC芯片的一部分?；ミB件提供在集成電路和金屬層之間的電連接。該方法還包括在金屬層上方形成第一鈍化層，并且第一鈍化層限定測試焊盤區(qū)和金屬焊盤區(qū)。金屬焊盤區(qū)用于形成金屬凸塊。該方法進(jìn)一步包括:在第一鈍化層上方形成第二鈍化層，并且第二鈍化層有限地覆蓋測試焊盤區(qū)和金屬焊盤區(qū)的一部分。第二鈍化層不覆蓋遠(yuǎn)離測試焊盤區(qū)和金屬焊盤區(qū)的表面。另外，該方法包括在基板上方形成UBM層，并且UBM層與金屬焊盤區(qū)的至少一部分接觸。UBM層包括擴(kuò)散勢壘層，并且通過濺射工藝沉積擴(kuò)散勢壘層。另外，該方法包括在UBM層上方形成金屬凸塊，并且金屬凸塊位于金屬凸塊區(qū)上方?？梢詫λ_的方法和系統(tǒng)的布置、操作和細(xì)節(jié)進(jìn)行多種修改、改變或更改，這對于本領(lǐng)域技術(shù)人員來說是顯而易見的。雖然為了理解清楚的目的，詳細(xì)地描述了以上實(shí)施例，但是很明顯，可以在所附權(quán)利要求的范圍內(nèi)實(shí)現(xiàn)特定改變和修改。從而，本實(shí)施例被認(rèn)為是示意性的并且不是限制性的，并且本公開內(nèi)容不限于在此所提供的細(xì)節(jié)，而是可以在所附權(quán)利要求的范圍和等同物的范圍內(nèi)進(jìn)行修改。
權(quán)利要求
1.一種封裝的集成電路(IC)芯片，包括: 金屬凸塊，形成在金屬焊盤上方； 測試焊盤，其中，所述測試焊盤電連接至所述封裝的集成電路芯片中的器件； 第一鈍化層，位于所述測試焊盤的一部分和所述金屬凸塊的一部分上方，其中，所述第一鈍化層限定所述測試焊盤的測試區(qū)和所述金屬凸塊的凸塊形成區(qū)；以及 第二鈍化層，覆蓋所述測試焊盤的表面和圍繞所述測試焊盤的所述測試區(qū)的所述第一鈍化層的一部分。
2.根據(jù)權(quán)利要求1所述的封裝的IC芯片，其中，所述第二鈍化層覆蓋所述金屬焊盤的邊緣并且位于所述金屬凸塊的一部分下方。
3.根據(jù)權(quán)利要求1所述的封裝的IC芯片，其中，覆蓋所述測試焊盤的表面的所述第二鈍化層的邊緣到所述測試焊盤的邊緣之間的距離在從約2 μ m至約15 μ m范圍內(nèi)。
4.根據(jù)權(quán)利要求2所述的封裝的IC芯片，其中，所述第二鈍化層的所述邊緣到所述金屬凸塊的邊緣之間的距離等于或大于約0.1 μ m。
5.根據(jù)權(quán)利要求1所述的封裝的IC芯片，其中，所述第二鈍化層不覆蓋遠(yuǎn)離所述測試焊盤和所述金屬凸塊的所述封裝的IC芯片的表面。
6.根據(jù)權(quán)利要求1所述的封裝的IC芯片，其中，所述測試焊盤和所述金屬焊盤物理連接。
7.根據(jù)權(quán)利要求1所述的封裝`的IC芯片，其中，所述測試焊盤和所述金屬焊盤在相同金屬層上。
8.根據(jù)權(quán)利要求1所述的封裝的IC芯片，其中，在所述金屬凸塊和所述金屬焊盤之間存在凸塊底部金屬化(UBM)層。
9.一種封裝的集成電路(IC)芯片，包括: 金屬凸塊，形成在金屬焊盤上方； 測試焊盤，其中，所述測試焊盤電連接至所述封裝的集成電路芯片中的器件； 第一鈍化層，位于所述測試焊盤的一部分和所述金屬凸塊的一部分上方，其中，所述第一鈍化層限定所述測試焊盤的測試區(qū)和所述金屬凸塊的凸塊形成區(qū)；以及 第二鈍化層，覆蓋所述測試焊盤的表面和圍繞所述測試焊盤的所述測試區(qū)的所述第一鈍化層的一部分，其中，覆蓋所述測試焊盤的表面的所述第二鈍化層的邊緣到所述測試焊盤的邊緣之間的距離在從約2 μ m至約15 μ m的范圍內(nèi)。
10.一種形成封裝的集成電路(IC)芯片的方法，包括: 在基板上方形成金屬層，其中，所述基板具有集成電路和互連件，并且其中，所述基板是所述封裝的IC芯片的一部分，并且其中，所述互連件提供所述集成電路和所述金屬層之間的電連接； 在所述金屬層上方形成第一鈍化層，其中，所述第一鈍化層限定測試焊盤區(qū)和金屬焊盤區(qū)，并且其中，所述金屬焊盤區(qū)用于形成金屬凸塊； 在所述第一鈍化層上方形成第二鈍化層，其中，所述第二鈍化層有限地覆蓋所述測試焊盤區(qū)和所述金屬焊盤區(qū)的一部分，其中，所述第二鈍化層不覆蓋遠(yuǎn)離所述測試焊盤區(qū)和所述金屬焊盤區(qū)的表面； 在所述基板上方形成凸塊底部金屬化(UBM)層，其中，所述UBM層與所述金屬焊盤區(qū)的至少一部分接觸，并且其中，所述UBM層包括擴(kuò)散勢壘層，并且其中，通過濺射工藝沉積所述擴(kuò)散勢壘層；以及 在所述UBM層上方形 成金屬凸塊，其中，所述金屬凸塊位于所述金屬焊盤區(qū)上方。
全文摘要
以上描述的實(shí)施例提供用于在封裝的集成電路(IC)芯片上方形成金屬焊盤上金屬凸塊和測試焊盤的機(jī)制。形成鈍化層，以覆蓋測試焊盤和可能覆蓋金屬焊盤的部分。鈍化層不覆蓋遠(yuǎn)離測試焊盤區(qū)和金屬焊盤區(qū)的表面。通過鈍化層有限地覆蓋測試焊盤和金屬焊盤的部分減小了在金屬焊盤和金屬凸塊之間形成的UBM層的界面阻抗。這種界面阻抗的減小導(dǎo)致金屬凸塊的阻抗的減小。本發(fā)明還提供了用于封裝芯片的鈍化層。
文檔編號H01L21/48GK103151329SQ20121025878
公開日2013年6月12日 申請日期2012年7月24日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者鄭心圃, 吳偉誠, 侯上勇, 余振華, 劉醇鴻, 邱志威, 許國經(jīng) 申請人:臺灣積體電路制造股份有限公司