專利名稱：Cmos圖像傳感器列共享像素單元及像素陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種CMOS圖像傳感器，尤其涉及ー種CMOS圖像傳感器列共享像素單元及像素陣列。
背景技術(shù)：
圖像傳感器已經(jīng)廣泛應(yīng)用于數(shù)碼相機(jī)、移動(dòng)手機(jī)、醫(yī)療器械、汽車和其他應(yīng)用場(chǎng)合。特別是CMOS (互補(bǔ)型金屬氧化物半導(dǎo)體)圖像傳感器的快速發(fā)展，使人們對(duì)低功耗小尺寸高分辨率圖像傳感器有了更高的要求?，F(xiàn)有技術(shù)中的CMOS圖像傳感器像素結(jié)構(gòu)的排布方式以4T2S (四晶體管兩個(gè)像素共享)為例，由于依賴于像素本身的結(jié)構(gòu)特征，其像素陣列一般需要第I層金屬，第2層金屬和第3層金屬作為器件互連線，相鄰行像素間或相鄰列像素間分別需要多行或多列第I層 金屬、第2層金屬或第3層金屬連線；并且漂浮有源區(qū)與源跟隨晶體管柵極相連接的金屬電容寄生較大。上述現(xiàn)有技術(shù)至少包含以下缺點(diǎn)由于小面積像素傳感器的感光面積小，靈敏度低，使得傳遞暗光下的信息不夠清晰。尤其在使用第I層金屬，第2層金屬和第3層金屬作為器件互連線時(shí)，光電ニ極管Si(硅)表面上的介質(zhì)高度較高，金屬連線阻擋了部分光線入射到光電ニ極管中；并且，漂浮有源區(qū)與源跟隨晶體管柵極相連接的金屬連線離電源金屬連線較近，漂浮有源區(qū)電容寄生大，導(dǎo)致信號(hào)電子轉(zhuǎn)換成信號(hào)電壓的幅度(轉(zhuǎn)換増益)不大。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種靈敏度高的小面積CMOS圖像傳感器列共享像素單元及像素陣列。本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明的CMOS圖像傳感器列共享像素單元，單個(gè)像素包括光電ニ極管、電荷傳輸晶體管、選擇晶體管、源跟隨晶體管、復(fù)位晶體管、漂浮有源區(qū)及金屬連線，由兩個(gè)列像素作為ー組像素単元，兩個(gè)像素在列內(nèi)共享選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)。本發(fā)明的CMOS圖像傳感器像素陣列，包括多組上述的CMOS圖像傳感器列共享像素單元，多組像素單元在垂直和水平方向上排列成為ニ維像素陣列，所述ニ維像素陣列中使用兩層金屬連線進(jìn)行連接，包括第O層金屬連線和第I層金屬連線。由上述本發(fā)明提供的技術(shù)方案可知，本發(fā)明的CMOS圖像傳感器列共享像素單元及CMOS圖像傳感器像素陣列，由于由兩個(gè)列像素作為ー組像素単元，兩個(gè)像素在列內(nèi)共享選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)，多組像素単元在垂直和水平方向上排列成為ニ維像素陣列，所述ニ維像素陣列中使用兩層金屬連線進(jìn)行連接，金屬連線僅使用第O層金屬連線和第I層金屬連線作為器件的控制線而實(shí)現(xiàn)采集圖像信息功能，不使用第2層或更高層金屬連線作為器件控制線，可降低光電ニ極管Si表面上的介質(zhì)高度，使得更多的光入射到光電ニ極管。因此，本發(fā)明的CMOS圖像傳感器列共享像素單元結(jié)構(gòu)能夠提高小面積像素傳感器的用光效率和轉(zhuǎn)換增益，從而提高靈敏度，所以可以有效提高小面積像素圖像傳感器的圖像品質(zhì)。


圖I是本發(fā)明的CMOS圖像傳感器列共享像素單元的具體實(shí)施例一中兩個(gè)像素組成的4T2S結(jié)構(gòu)電路示意圖；圖2是本發(fā)明的CMOS圖像傳感器列共享像素單元的具體實(shí)施例一中兩個(gè)像素組成的4T2S結(jié)構(gòu)版圖不意圖；圖3是本發(fā)明的CMOS圖像傳感器列共享像素單元的具體實(shí)施例一中4x4像素陣 列電路^^意圖；圖4是本發(fā)明的CMOS圖像傳感器列共享像素單元的具體實(shí)施例一中4x4像素陣列版圖不意圖；圖5是本發(fā)明的CMOS圖像傳感器列共享像素單元的具體實(shí)施例ニ中兩個(gè)像素組成的4T2S結(jié)構(gòu)電路示意圖；圖6是本發(fā)明的CMOS圖像傳感器列共享像素單元的具體實(shí)施例ニ中4x 4像素陣列電路^^意圖。
具體實(shí)施例方式下面結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明的保護(hù)范圍。本發(fā)明的CMOS圖像傳感器列共享像素単元，其較佳的具體實(shí)施方式
如圖I至圖4所示單個(gè)像素包括光電ニ極管、電荷傳輸晶體管、選擇晶體管、源跟隨晶體管、復(fù)位晶體管、漂浮有源區(qū)及金屬連線，由兩個(gè)列像素作為ー組像素単元，兩個(gè)像素在列內(nèi)共享選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)。所述漂浮有源區(qū)與源跟隨晶體管柵極在列方向上用第I層金屬連線連接，此金屬連線遠(yuǎn)離電源金屬連線。本發(fā)明的CMOS圖像傳感器像素陣列，包括多組上述的CMOS圖像傳感器列共享像素單元，多組像素單元在垂直和水平方向上排列成為ニ維像素陣列，所述ニ維像素陣列中使用兩層金屬連線進(jìn)行連接，包括第O層金屬連線和第I層金屬連線。所述ニ維像素陣列中，在列方向上同列像素間的電源線和列信號(hào)輸出線使用第I層金屬連線連接；所述ニ維像素陣列中，在行方向上同行像素間的晶體管器件控制線使用第O層金屬連線連接。本發(fā)明解決現(xiàn)有圖像傳感器小面積像素靈敏度低的問題，金屬連線僅使用第O層金屬連線和第I層金屬連線作為器件的控制線而實(shí)現(xiàn)采集圖像信息功能，不使用第2層或更高層金屬連線作為器件控制線，可降低光電ニ極管Si表面上的介質(zhì)高度，使得更多的光入射到光電ニ極管。漂浮有源區(qū)連接源跟隨晶體管柵極的金屬連線遠(yuǎn)離電源金屬連線，可降低漂浮有源區(qū)的寄生電容，從而提高了信號(hào)電子轉(zhuǎn)換為信號(hào)電壓的幅度。因此，本發(fā)明的CMOS圖像傳感器列共享像素單元及CMOS圖像傳感器像素陣列結(jié)構(gòu)能夠提高小面積像素傳感器的用光效率和轉(zhuǎn)換增益，從而提高靈敏度，所以可以有效提高小面積像素圖像傳感器的圖像品質(zhì)。實(shí)施例一如圖I所示電路示意圖，CMOS圖像傳感器列共享像素單元采用4T2S結(jié)構(gòu)，包括兩個(gè)像素，此兩個(gè)像素在同列以上下結(jié)構(gòu)方式排列。圖I中101和201分別為兩個(gè)像素的光電ニ極管，102和202分別兩個(gè)像素的電荷傳輸晶體管；103為復(fù)位晶體管，104為源跟隨晶體管，105為選擇晶體管，106為列信號(hào)輸 出線，其中兩個(gè)像素共享復(fù)位晶體管103、源跟隨晶體管104、選擇晶體管105和列信號(hào)輸出線106 ；FD(Floating Diffusion)為漂浮有源區(qū)，兩個(gè)像素共享FD。晶體管的控制線SX連接選擇晶體管105的柵極，控制線TXl連接傳輸晶體管102的柵極，控制線RX連接復(fù)位晶體管103的柵極，控制線TX2連接傳輸晶體管202的柵極；列信號(hào)輸出線106連接源跟隨晶體管104的源極；Vdd為電源電壓，連接復(fù)位晶體管103的漏極和選擇晶體管105的漏扱。如圖2所示,為圖I所示電路示意圖對(duì)應(yīng)的版圖示意圖。圖2中晶體管器件控制線SX、TX1、RX、TX2使用第O層金屬連線，電源控制線Vdd和列信號(hào)輸出線106使用第I層金屬連線；第O層金屬器件控制線SX、TX1、RX和TX2分別與105、102、103和202的柵極多晶硅通過接觸孔O相互接觸，第I層金屬電源控制線Vdd與105的漏極和103的漏極之間通過接觸孔I相互接觸，第I層金屬列信號(hào)輸出線106與104的源極之間通過接觸孔I相互接觸；漂浮有源區(qū)FD與104的柵極多晶硅之間使用第I層金屬連線通過接觸孔I相互接觸。上面所述的兩個(gè)像素記為ー組單元，本實(shí)施例中將多組像素単元在垂直和水平方向上排列成為ニ維像素陣列，并以4x4像素陣列為例進(jìn)行示意。本發(fā)明的高靈敏度小面積CMOS圖像傳感器列共享像素単元結(jié)構(gòu)及ニ維像素陣列結(jié)構(gòu)包括但并不局限于4x4像素陣列，而可適應(yīng)其他多種尺寸像素陣列。如圖3所示，為4X 4像素陣列電路示意圖；圖3所示像素陣列電路示意圖所對(duì)應(yīng)的版圖示意圖如圖4所示。圖3和圖4所示像素陣列中，111、121、131、141為第I行像素的光電ニ極管，211、221、231、241為第2行像素的光電ニ極管，311、321、331、341為第3行像素的光電ニ極管，411、421、431、441為第4行像素的光電ニ極管；像素器件控制線SXl與同行選擇晶體管115、125、135、145的柵極多晶硅相連，像素器件控制線TXl與同行電荷轉(zhuǎn)移晶體管112、122、132、142的柵極多晶硅相連，像素器件控制線RXl與同行復(fù)位晶體管113、123、133、143的柵極多晶硅相連，像素器件控制線TX2與同行電荷轉(zhuǎn)移晶體管212、222、232、242的柵極多晶硅相連，各組像素単元FD分別與相應(yīng)源跟隨晶體管114、124、134、144的柵極多晶硅相連；像素器件控制線SX3與同行選擇晶體管315、325、335、345的柵極多晶硅相連，像素器件控制線TX3與同行電荷轉(zhuǎn)移晶體管312、322、332、342的柵極多晶硅相連，像素器件控制線RX3與同行復(fù)位晶體管313、323、333、343的柵極多晶硅相連，像素器件控制線TX4與同行電荷轉(zhuǎn)移晶體管412、422、432、442的柵極多晶硅相連，各組像素単元FD分別與相應(yīng)源跟隨晶體管314、324、334、344的柵極多晶硅相連;16、26、36、46分別為第I列、第2列、第3列、第4列像素的列信號(hào)輸出線，分別與相應(yīng)列像素的源跟隨晶體管的源極相連；Vdd為電源金屬連線。上述像素陣列中，同行像素器件控制線SX1、TX1、RX1、TX2、SX3、TX3、RX3、TX4使用第O層金屬連線；同列信號(hào)輸出線16、26、36、46使用第I層金屬連線，電源線Vdd使用第I層金屬連線，各組像素単元的FD與相應(yīng)源跟隨晶體管的柵極連接線使用第I層金屬連線。實(shí)施例ニ 實(shí)現(xiàn)本發(fā)明實(shí)施方式另ー實(shí)施例如圖5所示電路示意圖，CMOS圖像傳感器列共享像素單元采用4T2S結(jié)構(gòu)，包括兩個(gè)像素，此兩個(gè)像素在同列以上下結(jié)構(gòu)方式排列。101’和201’分別為兩個(gè)像素的光電ニ極管，102’和202’分別兩個(gè)像素的電荷傳輸晶體管；103’為復(fù)位晶體管，104’為源跟隨晶體管，105’為選擇晶體管，106’為列信號(hào)輸出線，其中兩個(gè)像 素共享復(fù)位晶體管103’、源跟隨晶體管104’、選擇晶體管105’和列信號(hào)輸出線106’ ；FD’(Floating Diffusion)為漂浮有源區(qū)，兩個(gè)像素共享FD’。晶體管控制線SX’連接選擇晶體管105’的柵極，控制線ΤΧΓ連接傳輸晶體管102’的柵極，控制線RX’連接復(fù)位晶體管103’的柵極，控制線TX2’連接傳輸晶體管202’的柵極；列信號(hào)輸出線106’連接源跟隨晶體管104’的源極；Vdd’為電源電壓，連接復(fù)位晶體管103’的漏極和選擇晶體管105’的漏扱。上面所述的兩個(gè)像素記為ー組單元，本實(shí)施例中將多組像素単元在垂直和水平方向上排列成為ニ維像素陣列，并以4x4像素陣列為例進(jìn)行示意。本發(fā)明的高靈敏度小面積CMOS圖像傳感器列共享像素単元結(jié)構(gòu)及ニ維像素陣列結(jié)構(gòu)包括但并不局限于4x4像素陣列，而可適應(yīng)其他多種尺寸像素陣列。圖6所示像素陣列中，111’、121’、131’、141’為第I行像素的光電ニ極管，211’、221’、231’、241’為第2行像素的光電ニ極管，311’、321’、331’、341’為第3行像素的光電ニ極管，411’、421’、431’、441’為第4行像素的光電ニ極管；像素器件控制線SX1’與同行選擇晶體管115’、125’、135’、145’的柵極多晶硅相連，像素器件控制線TX1’與同行電荷轉(zhuǎn)移晶體管112’、122’、132’、142’的柵極多晶硅相連，像素器件控制線RX1’與同行復(fù)位晶體管113’、123’、133’、143’的柵極多晶硅相連，像素器件控制線TX2’與同行電荷轉(zhuǎn)移晶體管212’、222’、232’、242’的柵極多晶硅相連，各組像素単元FD’分別與相應(yīng)源跟隨晶體管114’、124’、134’、144’的柵極多晶硅相連；像素器件控制線SX3’與同行選擇晶體管315’、325’、335’、345’的柵極多晶硅相連，像素器件控制線TX3’與同行電荷轉(zhuǎn)移晶體管312’、322’、332’、342’的柵極多晶硅相連，像素器件控制線RX3’與同行復(fù)位晶體管313’、323’、333’、343’的柵極多晶硅相連，像素器件控制線TX4’與同行電荷轉(zhuǎn)移晶體管412’、422’、432’、442’的柵極多晶硅相連，各組像素単元FD’分別與相應(yīng)源跟隨晶體管314’、324’、334，、344，的柵極多晶硅相連；16’、26’、36’、46’分別為第I列、第2列、第3列、第4列像素的列信號(hào)輸出線，分別與相應(yīng)列像素的源跟隨晶體管的源極相連；Vdd’為電源金屬連線。本發(fā)明兩個(gè)實(shí)施例的CMOS圖像傳感器列共享像素単元及CMOS圖像傳感器像素陣列中，由于采用了上下結(jié)構(gòu)方式排列的像素結(jié)構(gòu)，并改進(jìn)像素結(jié)構(gòu)內(nèi)晶體管及漂浮節(jié)點(diǎn)的連接方式，金屬連線僅使用第O層金屬連線和第I層金屬連線作為器件的控制線而實(shí)現(xiàn)采集圖像信息功能，沒有使用第2層或更高層金屬連線作為器件控制線，減少了金屬連線使用層數(shù)，有效降低了光電ニ極管Si表面上的介質(zhì)高度，使得更多的光入射到光電ニ極管，提高用光效率。需要特別說明的是，使用第O層金屬連線和第I層金屬連線并不是實(shí)現(xiàn)本發(fā)明唯ー實(shí)施方式，也可使用第I層金屬連線和第2層金屬連線或其它層金屬連線來實(shí)現(xiàn)本發(fā)明像素結(jié)構(gòu)優(yōu)勢(shì)。使用第N層及第N+1層金屬連線可根據(jù)具體像素設(shè)計(jì)情況而定，均可實(shí)現(xiàn)本發(fā)明提出的減少金屬連線使用層數(shù)，降低介質(zhì)高度，提高用光效率的效果。由于改變金屬連線層級(jí)的像素結(jié)構(gòu)其核心設(shè)計(jì)方法與上述實(shí)施例一及實(shí)施例ニ雷同，在此不做贅述。此外，本發(fā)明的CMOS圖像傳感器列共享像素単元的漂浮有源區(qū)連接源跟隨晶體管柵極的金屬連線遠(yuǎn)離電源金屬連線，降低了漂浮有源區(qū)的寄生電容，從而提高了信號(hào)電子轉(zhuǎn)換為信號(hào)電壓的幅度。因此，本發(fā)明的CMOS圖像傳感器列共享像素単元及CMOS圖像傳感器像素陣列結(jié) 構(gòu)能夠提高小面積像素傳感器的用光效率和轉(zhuǎn)換增益，從而提高靈敏度，所以可以有效提高小面積像素圖像傳感器的圖像品質(zhì)。以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明披露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種CMOS圖像傳感器列共享像素單元，單個(gè)像素包括光電二極管、電荷傳輸晶體管、選擇晶體管、源跟隨晶體管、復(fù)位晶體管、漂浮有源區(qū)及金屬連線，其特征在于 由兩個(gè)列像素作為一組像素單元，兩個(gè)像素在列內(nèi)共享選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)。
2.根據(jù)權(quán)利要求I所述的CMOS圖像傳感器列共享像素單元，其特征在于，所述漂浮有源區(qū)與源跟隨晶體管柵極在列方向上用第I層金屬連線連接，此金屬連線遠(yuǎn)離電源金屬連線。
3.一種CMOS圖像傳感器像素陣列，其特征在于，包括多組權(quán)利要求I或2所述的CMOS圖像傳感器列共享像素單元，多組像素單元在垂直和水平方向上排列成為二維像素陣列，所述二維像素陣列中使用兩層金屬連線進(jìn)行連接，包括第O層金屬連線和第I層金屬連線。
4.根據(jù)權(quán)利要求3所述的CMOS圖像傳感器像素陣列，其特征在于 所述二維像素陣列中，在列方向上同列像素間的電源線和列信號(hào)輸出線使用第I層金屬連線連接； 所述二維像素陣列中，在行方向上同行像素間的晶體管器件控制線使用第O層金屬連線連接。
全文摘要
本發(fā)明公開了一種CMOS圖像傳感器列共享像素單元及像素陣列，由兩個(gè)列像素作為一組像素單元，兩個(gè)像素在列內(nèi)共享選擇晶體管、源跟隨晶體管、復(fù)位晶體管和漂浮有源區(qū)，多組像素單元在垂直和水平方向上排列成為二維像素陣列，所述二維像素陣列中使用兩層金屬連線進(jìn)行連接，金屬連線僅使用第0層金屬連線和第1層金屬連線作為器件的控制線而實(shí)現(xiàn)采集圖像信息功能，不使用第2層或更高層金屬連線作為器件控制線，可降低光電二極管Si表面上的介質(zhì)高度，使得更多的光入射到光電二極管，能夠提高小面積像素傳感器的用光效率和轉(zhuǎn)換增益，從而提高靈敏度，可以有效提高小面積像素圖像傳感器的圖像品質(zhì)。
文檔編號(hào)H01L27/146GK102856339SQ20121035936
公開日2013年1月2日 申請(qǐng)日期2012年9月24日 優(yōu)先權(quán)日2012年9月24日
發(fā)明者郭同輝, 陳杰, 劉志碧, 曠章曲, 唐冕 申請(qǐng)人:北京思比科微電子技術(shù)股份有限公司