內(nèi)埋式電子元件封裝結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明是有關(guān)一種內(nèi)埋式電子元件封裝結(jié)構(gòu)，其包括核心層、介電層、電子元件、第一介電層、第二介電層、屏蔽金屬層以及多個(gè)導(dǎo)通孔。核心層包括第一表面、相對(duì)第一表面的第二表面及貫穿核心層的容置槽。電子元件位于容置槽內(nèi)。容置槽包括內(nèi)表面，面向電子元件。第一介電層設(shè)置于第一表面上，并填入部份容置槽中且覆蓋電子元件的一側(cè)。第二介電層設(shè)置于第二表面上，并填入剩下的容置槽中且覆蓋電子元件的另一側(cè)并與第一介電層相接合。第一及第二介電層包覆電子元件。屏蔽金屬層至少包覆核心層的內(nèi)表面。導(dǎo)通孔分別配置于第一介電層及第二介電層內(nèi)，并分別由第一及第二介電層的外表面延伸至屏蔽金屬層。
【專利說明】?jī)?nèi)埋式電子元件封裝結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明是有關(guān)于一種封裝結(jié)構(gòu)，且特別是有關(guān)于一種內(nèi)埋式電子元件封裝結(jié)構(gòu)?！颈尘凹夹g(shù)】
[0002]半導(dǎo)體元件日益復(fù)雜，而至少部分的原因是源于使用者對(duì)于增加處理速度(processing speed)與縮小元件尺寸的需求。雖然增加處理速度與縮小元件尺寸的好處相當(dāng)顯著，但是這些半導(dǎo)體元件的特性亦會(huì)產(chǎn)生問題。特別是，較高的時(shí)鐘速度(clockspeed)會(huì)使信號(hào)準(zhǔn)位(signal level)轉(zhuǎn)換的頻率增加，以致于頻率較高或波長(zhǎng)較短的電磁發(fā)射(electromagnetic emission)強(qiáng)度增加。電磁發(fā)射可從源半導(dǎo)體元件(sourcesemiconductor device)福射而出并入射鄰近的半導(dǎo)體元件。若是對(duì)鄰近的半導(dǎo)體元件的電磁發(fā)射強(qiáng)度夠高，則電磁發(fā)射會(huì)不利于(鄰近的)半導(dǎo)體元件的運(yùn)作。此現(xiàn)象有時(shí)被稱為電磁干擾(electromagnetic interference,EMI)。尺寸較小的半導(dǎo)體元件會(huì)使電磁干擾的問題更加嚴(yán)重，因?yàn)檫@些(尺寸較小的)半導(dǎo)體元件會(huì)以較高的密度配置于電子系統(tǒng)中，以致于鄰近的半導(dǎo)體元件接收到較強(qiáng)且不希望得到的電磁發(fā)射。
[0003]減少電磁干擾的一種方法是在半導(dǎo)體元件封裝中屏蔽一組半導(dǎo)體元件。特別是，可借由在封裝體外部加裝接地的導(dǎo)電罩體(casing)或是導(dǎo)電殼體(housing)來(lái)達(dá)到屏蔽的效果。當(dāng)由封裝體內(nèi)部輻射出的電磁發(fā)射照射到罩體的內(nèi)表面時(shí)，至少部分的電磁發(fā)射可被電性短路，以降低可穿透罩體且不利于鄰近的半導(dǎo)體元件的電磁發(fā)射強(qiáng)度。相同地，當(dāng)由鄰近的半導(dǎo)體元件輻射出的電磁發(fā)射照射到罩體的外表面時(shí)，會(huì)發(fā)生相似的電性短路以降低封裝體中的半導(dǎo)體元件所受到的電磁干擾。 [0004]然而，雖然導(dǎo)電罩體可減少電磁干擾，但是使用導(dǎo)電罩體會(huì)有許多缺點(diǎn)，例如:罩體一般是借由粘著劑而固定在半導(dǎo)體元件封裝的外部，由于粘著劑的接合性會(huì)受到溫度、濕度以及其他環(huán)境因素的影響而降低，罩體因而容易剝離或脫落。再者，罩體的尺寸與形狀以及封裝體的尺寸與形狀需相互配合，因此，不同尺寸與形狀的半導(dǎo)體元件封裝需要搭配不同的罩體，以容納不同的封裝體，而這會(huì)進(jìn)一步地增加制作成本與時(shí)間。更重要的是，罩體罩覆于半導(dǎo)體元件封裝的外部增加了封裝體的體積，使封裝體積無(wú)法有效縮小，且此種罩體無(wú)法應(yīng)用于封裝密度較高的內(nèi)埋式電子元件封裝結(jié)構(gòu)，有違市場(chǎng)對(duì)于電子產(chǎn)品輕薄短小、高密度及功能整合的需求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于，克服現(xiàn)有的內(nèi)埋式電子元件封裝結(jié)構(gòu)，而提供一種內(nèi)埋式電子元件封裝結(jié)構(gòu)，所要解決的技術(shù)問題是，其封裝體積小且具有電磁屏蔽的功能。
[0006]本發(fā)明提出一種內(nèi)埋式電子元件封裝結(jié)構(gòu)，其包括核心層、電子元件、第一介電層、第二介電層、核心層、屏蔽金屬層以及多個(gè)導(dǎo)通孔。核心層包括第一表面、相對(duì)第一表面的第二表面及貫穿核心層的容置槽。電子元件位于容置槽內(nèi)。容置槽包括內(nèi)表面，面向電子元件。第一介電層設(shè)置于第一表面上，并填入部份的容置槽中且覆蓋電子元件的一側(cè)。第二介電層設(shè)置于第二表面上，并填入剩下的容置槽中且覆蓋電子元件的另一側(cè)。第一及第二介電層包覆電子元件。屏蔽金屬層至少包覆核心層的內(nèi)表面。導(dǎo)通孔分別配置于第一介電層及第二介電層內(nèi)，并分別由第一及第二介電層的外表面延伸至屏蔽金屬層。
[0007]在本發(fā)明的一實(shí)施例中，上述的屏蔽金屬層由內(nèi)表面分別延伸覆蓋部份的第一表面及第二表面。第一導(dǎo)通孔分別由第一介電層及第二介電層的外表面延伸至位于第一表面及第二表面上的屏蔽金屬層。
[0008]在本發(fā)明的一實(shí)施例中，上述的內(nèi)埋式電子元件封裝結(jié)構(gòu)更包括多個(gè)導(dǎo)電材，分別填充于第一導(dǎo)通孔內(nèi)。
[0009]在本發(fā)明的一實(shí)施例中，上述的第一導(dǎo)通孔包括激光盲孔(laser via)。
[0010]在本發(fā)明的一實(shí)施例中，上述的內(nèi)埋式電子元件封裝結(jié)構(gòu)更包括多個(gè)第二導(dǎo)通孔。電子元件更包括多個(gè)接墊，面對(duì)第二介電層設(shè)置。第二導(dǎo)通孔由第二介電層延伸至接墊。
[0011]在本發(fā)明的一實(shí)施例中，上述的內(nèi)埋式電子元件封裝結(jié)構(gòu)更包括多個(gè)導(dǎo)電材，分別填充于第二導(dǎo)通孔內(nèi)。
[0012]在本發(fā)明的一實(shí)施例中，上述的第二導(dǎo)通孔包括激光盲孔(laser via)。
[0013]在本發(fā)明的一實(shí)施例中，上述的內(nèi)埋式電子元件封裝結(jié)構(gòu)更包括粘著層，填充于接墊之間。
[0014]在本發(fā)明的一實(shí)施例中，上述的電子元件包括半導(dǎo)體芯片。
[0015]在本發(fā)明的一實(shí)施例中，上述的介電層的材質(zhì)包括半固化樹脂(prepreg, PP)。
[0016]基于上述，本發(fā)明的內(nèi)埋式電子元件封裝結(jié)構(gòu)利用貫穿核心層的容置槽，將電子元件內(nèi)埋于容置槽內(nèi)，且容置槽的內(nèi)表面上包覆屏蔽金屬層，再利用多個(gè)導(dǎo)通孔將屏蔽金屬層連接至第一介電層及第二介電層的外表面。如此，與導(dǎo)通孔連接的屏蔽金屬層除了可做為電性導(dǎo)通的路徑外，更可對(duì)電子元件提供電磁屏蔽的作用，而導(dǎo)通孔更提供了延伸電磁屏蔽的效果。因此，本發(fā)明的內(nèi)埋式電子元件封裝結(jié)構(gòu)充分利用了封裝結(jié)構(gòu)體內(nèi)的既有空間及結(jié)構(gòu)，使其無(wú)須額外設(shè)置屏蔽罩體，即可對(duì)電子元件提供電磁屏蔽的功能。因此，本發(fā)明不但可有效縮小封裝體積、簡(jiǎn)化工藝更可節(jié)省屏蔽罩體的生產(chǎn)成本。
[0017]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。
【專利附圖】

【附圖說明】
[0018]圖1是依照本發(fā)明的一實(shí)施例的一種內(nèi)埋式電子元件封裝結(jié)構(gòu)的剖面示意圖。
[0019]圖2是圖1的內(nèi)埋式電子元件封裝結(jié)構(gòu)的俯視示意圖。
[0020]【主要元件符號(hào)說明】
[0021]100:內(nèi)埋式電子元件封裝結(jié)構(gòu) 112:第一介電層
[0022]114:第二介電層120:電子元件
[0023]122:接墊130:核心層
[0024]132:容置槽134:內(nèi)表面
[0025]136:第一表面138:第二表面
[0026]140:屏蔽金屬層150:第一導(dǎo)通孔[0027]160:第二導(dǎo)通孔170:粘著層【具體實(shí)施方式】
[0028]為進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段以及其功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的內(nèi)埋式電子元件封裝結(jié)構(gòu)的【具體實(shí)施方式】、結(jié)構(gòu)、流程、特征及其功效，詳細(xì)說明如后。
[0029]圖1是依照本發(fā)明的一實(shí)施例的一種內(nèi)埋式電子元件封裝結(jié)構(gòu)的剖面示意圖。圖2是圖1的內(nèi)埋式電子元件封裝結(jié)構(gòu)的俯視示意圖。請(qǐng)同時(shí)參照?qǐng)D1及圖2，在本實(shí)施中，內(nèi)埋式電子兀件封裝結(jié)構(gòu)100包括:核心層130、電子兀件120、第一介電層112、第二介電層114、屏蔽金屬層140以及多個(gè)第一導(dǎo)通孔150。核心層130包括第一表面136、相對(duì)第一表面136的第二表面138以及容置槽132。電子兀件120設(shè)置于容置槽132內(nèi)。容置槽132貫穿核心層130。容置槽132的形成方式例如為激光鉆孔，但本發(fā)明并不局限于此。
[0030]具體而言，內(nèi)埋式電子元件封裝結(jié)構(gòu)100更包括多個(gè)第二導(dǎo)通孔160。電子元件120更包括多個(gè)接墊122，面對(duì)第一介電層112設(shè)置。第二導(dǎo)通孔160分別由第一介電層112的外表面延伸至接墊122。第二導(dǎo)通孔160例如經(jīng)由激光鉆孔而形成激光盲孔，再利用例如電鍍等方式在第二導(dǎo)通孔160內(nèi)填充導(dǎo)電材，以使電子元件120的接墊122電性連接至第一介電層112。此外，在本實(shí)施例中，內(nèi)埋式電子元件封裝結(jié)構(gòu)100更可包括粘著層170，填充于接墊122之間。
[0031]電子元件120位于容置槽132內(nèi)，且容置槽132包括內(nèi)表面134，面向電子元件120。在本實(shí)施例中，電子兀件120例如為半導(dǎo)體芯片,第一介電層112及第二介電層114分別由上及下壓合于電子元件120及核心層130上，以將電子元件120及核心層130包覆于第一介電層112及第二介電層114內(nèi)。介電層112、114的材質(zhì)例如為半固化樹脂(pr印reg，PP)，但本發(fā)明并不局限于此。
[0032]承上述，本實(shí)施例的屏蔽金屬層140至少包覆核心層130的內(nèi)表面132。第一導(dǎo)通孔150分別配置于第一介電層112及第二介電層114上，并分別由第一介電層112及第二介電層114的外表面延伸至屏蔽金屬層140。屏蔽金屬層140的形成方式例如為電鍍，但本發(fā)明并不局限于此。在本實(shí)施例中，第一導(dǎo)通孔150例如為經(jīng)由激光鉆孔而形成的激光盲孔(laser via)。內(nèi)埋式電子元件封裝結(jié)構(gòu)100更包括多個(gè)導(dǎo)電材，分別填充于第一導(dǎo)通孔150內(nèi)。導(dǎo)電材則是例如以電鍍等方式填充第一導(dǎo)通孔150內(nèi)。如此，第一導(dǎo)通孔150即可與屏蔽金屬層140電性導(dǎo)通，而于第一介電層112及第二介電層114間形成電性通路。
[0033]詳細(xì)而言，屏蔽金屬層140如圖1所不由內(nèi)表面134分別延伸覆蓋部份的第一表面136及第二表面138。第一導(dǎo)通孔150分別由第一介電層112及第二介電層114延伸至位于第一表面136及第二表面138上的屏蔽金屬層140。如此,位于第一表面136及第二表面138上的屏蔽金屬層140即相當(dāng)于核心層130上的圖案化導(dǎo)電層，用以延展其電性連接的范圍。如此，第一導(dǎo)通孔150僅需連接至位于第一表面136及第二表面138上的屏蔽金屬層140即可形成電性連接，而無(wú)須精準(zhǔn)地對(duì)位至覆蓋內(nèi)表面134的屏蔽金屬層140。因此而增加第一導(dǎo)通孔150的配置彈性以及工藝上的對(duì)位誤差的容忍度。
[0034]綜上所述，本發(fā)明的內(nèi)埋式電子元件封裝結(jié)構(gòu)利用貫穿核心層的容置槽，將電子元件內(nèi)埋于容置槽內(nèi)，且容置槽的內(nèi)表面上包覆屏蔽金屬層，再利用多個(gè)導(dǎo)通孔將屏蔽金屬層連接至第一介電層及第二介電層的外表面。如此，與導(dǎo)通孔連接的屏蔽金屬層除了可做為電性導(dǎo)通的路徑外，更可對(duì)電子元件提供電磁屏蔽的作用，而導(dǎo)通孔更提供了延伸電磁屏蔽的效果。因此，本發(fā)明的內(nèi)埋式電子元件封裝結(jié)構(gòu)充分利用了封裝結(jié)構(gòu)體內(nèi)的既有空間及結(jié)構(gòu)，使其無(wú)須額外設(shè)置屏蔽罩體，即可對(duì)電子元件提供電磁屏蔽的功能。因此，本發(fā)明不但可有效縮小封裝體積、簡(jiǎn)化工藝更可節(jié)省屏蔽罩體的生產(chǎn)成本。
[0035]以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭示如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范 圍內(nèi)。
【權(quán)利要求】
1.一種內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于包括: 核心層，包括第一表面、相對(duì)該第一表面的第二表面及容置槽，該容置槽貫穿該核心層； 電子元件，設(shè)置于該容置槽內(nèi)，該容置槽包括內(nèi)表面，面向該電子元件； 第一介電層，設(shè)置于該核心層的該第一表面上，并填入部分該容置槽中，且覆蓋該電子元件的一側(cè)； 第二介電層，設(shè)置于該核心層的該第二表面上，并填入剩下的該容置槽中，且覆蓋該電子元件的另一側(cè)，并與該第一介電層相接合，其中，第一介電層及第二介電層完整包覆該電子元件； 屏蔽金屬層，至少包覆該核心層的該內(nèi)表面；以及 多個(gè)第一導(dǎo)通孔，分別配置于該第一介電層以及該第二介電層內(nèi)，并分別由該第一介電層以及該第二介電層的外表面延伸至該屏蔽金屬層。
2.如權(quán)利要求1所述的內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于該屏蔽金屬層由該內(nèi)表面分別延伸覆蓋部份的該第一表面及該第二表面，上述第一導(dǎo)通孔分別由該第一介電層以及該第二介電層的外表面延伸至位于該第一表面及該第二表面上的該屏蔽金屬層。
3.如權(quán)利要求1所述的內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于更包括多個(gè)導(dǎo)電材，分別填充于上述第一導(dǎo)通孔內(nèi)。
4.如權(quán)利要求1所述的內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于其中上述第一導(dǎo)通孔包括激光盲孔。
5.如權(quán)利要求1所述的內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于更包括多個(gè)第二導(dǎo)通孔，該電子元件更包括多個(gè)接墊，面對(duì)該第二介電層設(shè)置，上述第二導(dǎo)通孔由該第二介電層延伸至上述接墊。
6.如權(quán)利要求5所述的內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于更包括多個(gè)導(dǎo)電材，分別填充于上述第二導(dǎo)通孔內(nèi)。
7.如權(quán)利要求5所述的內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于其中上述第二導(dǎo)通孔包括激光盲孔。
8.如權(quán)利要求5所述的內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于更包括粘著層，填充于上述接墊之間。
9.如權(quán)利要求5所述的內(nèi)埋式電子元件封裝結(jié)構(gòu)，其特征在于其中該電子元件包括半導(dǎo)體芯片。
10.如權(quán)利要求5所述的內(nèi)埋式電 子元件封裝結(jié)構(gòu)，其特征在于其中該介電層的材質(zhì)包括半固化樹脂。
【文檔編號(hào)】H01L23/498GK103904062SQ201210586713
【公開日】2014年7月2日 申請(qǐng)日期:2012年12月28日 優(yōu)先權(quán)日:2012年12月28日
【發(fā)明者】卓瑜甄, 鄭偉鳴 申請(qǐng)人:欣興電子股份有限公司