Bcd工藝中的隔離型橫向齊納二極管及其制造方法
【專利摘要】本發(fā)明公開了一種BCD工藝中的隔離型橫向齊納二極管，包括N型深阱；N型區(qū)和P型區(qū)形成于由高壓P阱和P阱所包圍的第一有源區(qū)中、且分別由N和P型源漏注入?yún)^(qū)組成，N型區(qū)和P型區(qū)橫向排列并相隔橫向距離一，由N型區(qū)和P型區(qū)以及兩者之間的摻雜區(qū)組成隔離型橫向齊納二極管的PN結(jié)，通過調(diào)節(jié)橫向距離一調(diào)節(jié)隔離型橫向齊納二極管的擊穿電壓；低壓N阱，形成于第一有源區(qū)外的N型深阱中，表面形成有由N型源漏注入?yún)^(qū)組成的N型深阱引出區(qū)。本發(fā)明還公開了一種BCD工藝中的隔離型橫向齊納二極管的制造方法。本發(fā)明器件工藝能夠和BCD工藝良好的集成，不僅能夠降低工藝成本，還能使整個集成電路的系統(tǒng)性能和可靠性得到提高。
【專利說明】BCD工藝中的隔離型橫向齊納二極管及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種BCD工藝中的隔離型橫向齊納二極管。本發(fā)明還涉及一種BCD工藝中的隔離型橫向齊納二極管的制造方法。
【背景技術(shù)】
[0002]齊納二極管一般用作穩(wěn)壓管，也是一種晶體二極管。它是利用PN結(jié)的擊穿區(qū)具有穩(wěn)定電壓的特性來工作的。穩(wěn)壓管在穩(wěn)壓設(shè)備和一些電子電路中獲得廣泛的應(yīng)用。把這種類型的二極管稱為穩(wěn)壓管，以區(qū)別用在整流、檢波和其他單向?qū)щ妶龊系亩O管。穩(wěn)壓二極管的特點就是擊穿后，其兩端的電壓基本保持不變。這樣，當(dāng)把穩(wěn)壓管接入電路以后，若由于電源電壓發(fā)生波動，或其它原因造成電路中各點電壓變動時，負(fù)載兩端的電壓將基本保持不變。穩(wěn)壓管反向擊穿后，電流雖然在很大范圍內(nèi)變化，但穩(wěn)壓管兩端的電壓變化很小。利用這一特性，穩(wěn)壓管在電路中能起穩(wěn)壓作用。因為這種特性，穩(wěn)壓管主要被作為穩(wěn)壓器或電壓基準(zhǔn)元件使用。其伏安特性見穩(wěn)壓二極管可以串聯(lián)起來以便在較高的電壓上使用，通過串聯(lián)就可獲得更多的穩(wěn)定電壓。
[0003]隔離型橫向齊納二極管可以實現(xiàn)正負(fù)電壓的加載，而不是僅限制于加載正電壓或者負(fù)電壓。
[0004] B⑶工藝是一種單片集成工藝技術(shù)，1986年由意法半導(dǎo)體(ST)公司率先研制成功，這種技術(shù)能夠在同一芯片上制作雙極型晶體管(Bipolar)，互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)和雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管(DMOS)器件。B⑶工藝把Bipolar和CMOS器件同時制作在同一芯片上，它綜合了雙極型晶體管器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動能力和CMOS集成度高、低功耗的優(yōu)點，使其互相取長補(bǔ)短，發(fā)揮各自的優(yōu)點。更為重要的是，它集成了 DMOS功率器件，DMOS可以在開關(guān)模式下工作，功耗極低。不需要昂貴的封裝和冷卻系統(tǒng)就可以將大功率傳遞給負(fù)載。低功耗是BCD工藝的一個主要優(yōu)點之一。整合過的BCD工藝制程，可大幅降低功率耗損，提高系統(tǒng)性能，節(jié)省電路的封裝費用，并具有更好的可靠性。
[0005]由于穩(wěn)壓管在穩(wěn)壓設(shè)備和一些電子電路中的廣泛應(yīng)用，如果能夠?qū)⒏綦x型橫向齊納二極管和BCD工藝集成在一起實現(xiàn)，將會進(jìn)一步降低成本、提高電路系統(tǒng)的性能以及可靠性。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是提供一種BCD工藝中的隔離型橫向齊納二極管，能夠和BCD工藝良好的集成，不僅能夠降低工藝成本，還能使整個集成電路的系統(tǒng)性能和可靠性得到提高。為此，本發(fā)明還提供一種BCD工藝中的隔離型橫向齊納二極管的制造方法。
[0007]為解決上述技術(shù)問題，本發(fā)明提供的BCD工藝中的隔離型橫向齊納二極管包括:
[0008]N型深阱，形成于半導(dǎo)體襯底上并用于實現(xiàn)隔離型橫向齊納二極管的隔離。
[0009]在所述半導(dǎo)體襯底上形成有淺溝槽隔離結(jié)構(gòu)并由所述淺溝槽隔離隔離出有源區(qū)。
[0010]高壓P阱，形成于所述N型深阱中并被所述N型深阱包圍，所述高壓P阱包圍一個所述有源區(qū)，被所述高壓P阱所包圍的有源區(qū)定義為第一有源區(qū)。
[0011]P阱，所述P阱的結(jié)深小于所述高壓P阱的結(jié)深、且所述P阱疊加在所述高壓P阱中，所述P阱的結(jié)深大于所述淺溝槽隔離的底部深度，所述P阱包圍所述第一有源區(qū)。
[0012]N型區(qū)，由形成于所述第一有源區(qū)中的N型源漏注入?yún)^(qū)組成；P型區(qū)，由形成于所述第一有源區(qū)中的P型源漏注入?yún)^(qū)組成；所述N型區(qū)和所述P型區(qū)橫向排列于所述第一有源區(qū)的表面中并相隔橫向距離一，由所述N型區(qū)和所述P型區(qū)以及位于所述N型區(qū)和所述P型區(qū)之間的且是由所述P阱和所述高壓P阱疊加形成的區(qū)域一組成所述隔離型橫向齊納二極管的PN結(jié)，通過調(diào)節(jié)所述橫向距離一調(diào)節(jié)所述隔離型橫向齊納二極管的擊穿電壓。
[0013]低壓N阱，形成于所述N型深阱中并位于所述第一有源區(qū)外部，在所述低壓N阱表面形成有由N型源漏注入?yún)^(qū)組成的N型深阱引出區(qū)。
[0014]進(jìn)一步改進(jìn)，所述隔離型橫向齊納二極管的所述N型深阱的工藝條件和B⑶工藝中的DMOS器件的N型深阱的工藝條件相同；所述隔離型橫向齊納二極管的所述低壓N阱的工藝條件和B⑶工藝中的DMOS器件的低壓N阱的工藝條件相同。
[0015]進(jìn)一步改進(jìn)，所述高壓P阱的工藝條件和B⑶工藝中的DMOS器件的高壓P阱的工藝條件相同；所述P阱的工藝條件和所述BCD工藝中的DMOS器件的P阱的工藝條件相同。
[0016]進(jìn)一步改進(jìn)，所述N型區(qū)和所述N型深阱引出區(qū)的N型源漏注入?yún)^(qū)的工藝條件都和所述B⑶工藝中的CMOS器件的N型源漏注入?yún)^(qū)的工藝條件相同；所述P型區(qū)的P型源漏注入?yún)^(qū)的工藝條件和所述B⑶工藝中的CMOS器件的P型源漏注入?yún)^(qū)的工藝條件相同。
[0017]為解決上 述技術(shù)問題，本發(fā)明提供的BCD工藝中的隔離型橫向齊納二極管的制造方法包括如下步驟:
[0018]步驟一、采用離子注入工藝在半導(dǎo)體襯底上形成N型深阱。
[0019]步驟二、采用光刻工藝定義出隔離型橫向齊納二極管的高壓P阱的形成區(qū)域，進(jìn)行第一 P型離子注入工藝在所述高壓P阱的形成區(qū)域的所述N型深阱中形成高壓P阱。
[0020]步驟三、在所述半導(dǎo)體襯底上形成淺溝槽隔離結(jié)構(gòu)，由所述淺溝槽隔離隔離出有源區(qū)，所述高壓P阱包圍一個所述有源區(qū)，被所述高壓P阱所包圍的有源區(qū)定義為第一有源區(qū)。
[0021]步驟四、進(jìn)行第二 P型離子注入工藝在所述高壓P阱的形成區(qū)域中形成P阱，所述P阱的結(jié)深小于所述高壓P阱的結(jié)深、且所述P阱疊加在所述高壓P阱中，所述P阱的結(jié)深大于所述淺溝槽隔離的底部深度，所述P阱包圍所述第一有源區(qū)；進(jìn)行第一N型離子注入在所述第一有源區(qū)外的所述N型深阱中形成低壓N阱。
[0022]步驟五、進(jìn)行N型源漏注入同時形成N型區(qū)和N型深阱引出區(qū)，所述N型區(qū)位于所述第一有源區(qū)的表面中；所述N型深阱引出區(qū)位于所述低壓N阱表面。
[0023]進(jìn)行P型源漏注入形成P型區(qū)，所述P型區(qū)位于所述第一有源區(qū)的表面中；所述N型區(qū)和所述P型區(qū)橫向排列于所述第一有源區(qū)的表面中并相隔橫向距離一，由所述N型區(qū)、所述P型區(qū)以及位于所述N型區(qū)和所述P型區(qū)之間的且是由所述P阱和所述高壓P阱疊加形成的區(qū)域一組成所述隔離型橫向齊納二極管的PN結(jié)，通過調(diào)節(jié)所述橫向距離一調(diào)節(jié)所述隔離型橫向齊納二極管的擊穿電壓。
[0024]進(jìn)一步改進(jìn)，步驟一中所述N型深阱的離子注入工藝采用B⑶工藝中的DMOS器件的N型深阱注入；步驟四中所述第一 N型離子注入采用B⑶工藝中的DMOS器件的低壓N阱注入。
[0025]進(jìn)一步改進(jìn)，步驟二中的所述第一 P型離子注入采用B⑶工藝中的DMOS器件的高壓P阱注入；步驟四中的所述第二 P型離子注入采用B⑶工藝中的DMOS器件的P阱注入。
[0026]進(jìn)一步改進(jìn)，形成所述高壓P阱的所述第一 P型離子注入的工藝條件為:注入雜質(zhì)為硼，注入能量為200keV~260keV，注入劑量為2.0E12cnT2~5.0E12cnT2 ;形成所述P阱的所述第二 P型離子注入的工藝條件為:注入雜質(zhì)為硼，注入能量為SOkeV~140keV，注入劑量為 8.0E12cnT2 ~12E12cnT2。
[0027]進(jìn)一步改進(jìn)，步驟五中的所述N型源漏注入采用B⑶工藝中的CMOS器件的N型源漏注入；所述P型源漏注入采用所述B⑶工藝中的CMOS器件的P型源漏注入。
[0028]進(jìn)一步改進(jìn)，所述N型源漏注入的工藝條件為:注入雜質(zhì)為砷，注入能量為50keV~70keV，注入劑量為4.0E15cnT2~6.0E15cnT2 ;所述P型源漏注入的工藝條件為:注入雜質(zhì)為硼，注入能量為13keV~17keV，注入劑量為4.0E15cnT2~6.0E15cnT2。
[0029]本發(fā)明隔離型橫向齊納二極管的結(jié)構(gòu)能夠使得組成隔離型橫向齊納二極管的各功能區(qū)域工藝條件和BCD工藝中的各種工藝條件相同，從而能夠?qū)崿F(xiàn)隔離型橫向齊納二極管和BCD工藝良好的集成，不僅能夠降低工藝成本，還能使整個集成電路的系統(tǒng)性能和可靠性得到提高。本發(fā)明隔離型橫向齊納二極管通過N型深阱來實現(xiàn)隔離，具有良好的隔離效果。本發(fā)明通過調(diào)節(jié)N型 區(qū)和P型區(qū)的橫向距離就能調(diào)節(jié)器件的擊穿電壓，大大方便的器件的擊穿電壓調(diào)節(jié)，能夠?qū)崿F(xiàn)在同一硅片上很容易就制備出具有不同擊穿電壓的器件。
【專利附圖】

【附圖說明】
[0030]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0031]圖1是本發(fā)明實施例BCD工藝中的隔離型橫向齊納二極管的結(jié)構(gòu)示意圖；
[0032]圖2A-圖2E是本發(fā)明實施例方法的各步驟中的器件結(jié)構(gòu)示意圖。
【具體實施方式】
[0033]如圖1所示，是本發(fā)明實施例BCD工藝中的隔離型橫向齊納二極管的結(jié)構(gòu)示意圖；本發(fā)明實施例BCD工藝中的隔離型橫向齊納二極管包括:
[0034]N型深阱3，形成于半導(dǎo)體襯底上并用于實現(xiàn)隔離型橫向齊納二極管的隔離。本發(fā)明實施例中所述半導(dǎo)體襯底的結(jié)構(gòu)包括:P型硅襯底I，在所述硅襯底I上形成的N型埋層2，以及在形成有所述N型埋層2的所述硅襯底I的表面上方形成的P型外延層；所述N型深阱3通過離子注入工藝形成于所述P型外延層中。在本發(fā)明實施例中所述隔離型齊納二極管的所述N型深阱3的工藝條件和B⑶工藝中的DMOS器件的N型深阱的工藝條件相同；從而使得所述隔離型齊納二極管的所述N型深阱3和BCD工藝中的DMOS器件的N型深阱能夠集成在一起形成。
[0035]在所述半導(dǎo)體襯底上形成有淺溝槽隔離5結(jié)構(gòu)并由所述淺溝槽隔離5隔離出有源區(qū)。
[0036]高壓P阱4，形成于所述N型深阱3中并被所述N型深阱3包圍，所述高壓P阱4包圍一個所述有源區(qū)，被所述高壓P阱4所包圍的有源區(qū)定義為第一有源區(qū)。所述高壓P阱4的工藝條件和B⑶工藝中的DMOS器件的高壓P阱的工藝條件相同。[0037]P阱6，所述P阱6的結(jié)深小于所述高壓P阱4的結(jié)深、且所述P阱6疊加在所述高壓P阱4中，所述P阱6的結(jié)深大于所述淺溝槽隔離5的底部深度，所述P阱6包圍所述第一有源區(qū)。所述P阱6的工藝條件和所述B⑶工藝中的DMOS器件的P阱的工藝條件相同。
[0038]N型區(qū)9a，由形成于所述第一有源區(qū)中的N型源漏注入?yún)^(qū)組成。
[0039]P型區(qū)8，由形成于所述第一有源區(qū)中的P型源漏注入?yún)^(qū)組成；所述N型區(qū)9a和所述P型區(qū)8橫向排列于所述第一有源區(qū)的表面中并相隔橫向距離一 S，由所述N型區(qū)9a和所述P型區(qū)8以及位于所述N型區(qū)9a和所述P型區(qū)8之間的且是由所述P阱6和所述高壓P阱4疊加形成的區(qū)域一組成所述隔離型橫向齊納二極管的PN結(jié)10，通過調(diào)節(jié)所述橫向距離一 S調(diào)節(jié)所述隔離型橫向齊納二極管的擊穿電壓。
[0040]低壓N阱7，形成于所述N型深阱3中并位于所述第一有源區(qū)外部，在所述低壓N阱7表面形成有由N型源漏注入?yún)^(qū)組成的N型深阱引出區(qū)％。所述隔離型橫向齊納二極管的所述低壓N阱7的工藝條件和B⑶工藝中的DMOS器件的低壓N阱的工藝條件相同。
[0041]所述N型區(qū)9a和所述N型深阱引出區(qū)9b的N型源漏注入?yún)^(qū)的工藝條件都和所述B⑶工藝中的CMOS器件的N型源漏注入?yún)^(qū)的工藝條件相同；所述P型區(qū)8的P型源漏注入?yún)^(qū)的工藝條件和所述B⑶工藝中的CMOS器件的P型源漏注入?yún)^(qū)的工藝條件相同。
[0042]如圖2A至圖2E所示，是本發(fā)明實施例方法的各步驟中的器件結(jié)構(gòu)示意圖。本發(fā)明實施例BCD工藝中的隔離型橫向齊納二極管的制造方法包括如下步驟:
[0043]步驟一、如圖2A所示，先提供一半導(dǎo)體襯底，本發(fā)明實施例中選用P型硅襯底I ;在所述硅襯底I上制作N型埋層2，之后采用外延生長工藝在所述N型埋層2上形成P型外延層。采用離子注入工藝在所述P型外延層上形成N型深阱3。所述N型深阱3的離子注入工藝采用B⑶工藝中的DMOS器 件的N型深阱注入，在隔離型橫向齊納二極管和B⑶工藝集成時，所述隔離型橫向齊納二極管的所述N型深阱3能和所述B⑶工藝中的DMOS器件的N型深阱一起形成，所述N型深阱3的離子注入工藝的具體工藝條件為:注入雜質(zhì)為磷，注入能量為400keV~440keV，注入劑量為1.0E13cnT2~1.5E13cnT2。
[0044]步驟二、如圖2B所示，采用光刻工藝定義出隔離型橫向齊納二極管的高壓P阱4的形成區(qū)域，進(jìn)行第一 P型離子注入工藝在所述高壓P阱4的形成區(qū)域的所述N型深阱3中形成高壓P阱4。所述第一 P型離子注入采用B⑶工藝中的DMOS器件的高壓P阱注入，且該高壓P阱注入的具體工藝條件為:注入雜質(zhì)為硼，注入能量為200keV~260keV，注入劑量為2.0E12cnT2~5.0E12cnT2。在隔離型橫向齊納二極管和B⑶工藝集成時，所述隔離型橫向齊納二極管的所述高壓P阱4能和所述BCD工藝中的DMOS器件的高壓P阱一起形成。
[0045]步驟三、如圖2C所示，在所述半導(dǎo)體襯底上形成淺溝槽隔離5結(jié)構(gòu)，由所述淺溝槽隔離5隔離出有源區(qū)，所述高壓P阱4包圍一個所述有源區(qū)，被所述高壓P阱4所包圍的有源區(qū)定義為第一有源區(qū)。
[0046]步驟四、如圖2D所示，進(jìn)行第二 P型離子注入工藝在所述高壓P阱4的形成區(qū)域中形成P阱6，所述P阱6的結(jié)深小于所述高壓P阱4的結(jié)深、且所述P阱6疊加在所述高壓P阱4中，所述P阱6的結(jié)深大于所述淺溝槽隔離5的底部深度，所述P阱6包圍所述第一有源區(qū)。所述第二 P型離子注入采用B⑶工藝中的DMOS器件的P阱注入，形成所述P阱的所述第二 P型離子注入即所述P阱注入的具體工藝條件為:注入雜質(zhì)為硼，注入能量為80keV ~140keV，注入劑量為 8.0E12cnT2 ~12E12cnT2。
[0047]如圖2E所示，進(jìn)行第一 N型離子注入在所述第一有源區(qū)外的所述N型深阱3中形成低壓N阱7。所述第一 N型離子注入采用B⑶工藝中的DMOS器件的低壓N阱注入，所述低壓N阱7的離子注入工藝的具體工藝條件為:注入雜質(zhì)為磷，注入能量為IOOkeV~160keV，注入劑量為 3.0E12cnT2 ~6.0E12cnT2。
[0048]在隔離型橫向齊納二極管和BCD工藝集成時，所述隔離型橫向齊納二極管的所述P阱6能和所述BCD工藝中的DMOS器件的P阱一起形成；所述隔離型橫向齊納二極管的所述低壓N阱7能和所述B⑶工藝中的DMOS器件的低壓N阱一起形成。
[0049]步驟五、如圖1所示，進(jìn)行N型源漏注入同時形成N型區(qū)9a和N型深阱引出區(qū)9b，所述N型區(qū)9a位于所述第一有源區(qū)的表面中；所述N型深阱引出區(qū)9b位于所述低壓N阱7表面。
[0050]進(jìn)行P型源漏注入形成P型區(qū)8，所述P型區(qū)8位于所述第一有源區(qū)的表面中；所述N型區(qū)9a和所述P型區(qū)8橫向排列于所述第一有源區(qū)的表面中并相隔橫向距離一 S，由所述N型區(qū)9a、所述P型區(qū)8以及位于所述N型區(qū)9a和所述P型區(qū)8之間的且是由所述P阱6和所述高壓P阱4疊加形成的區(qū)域一組成所述隔離型橫向齊納二極管的PN結(jié)10，通過調(diào)節(jié)所述橫向距離一 S調(diào)節(jié)所述隔離型橫向齊納二極管的擊穿電壓。
[0051]所述N型源漏注入采用B⑶工藝中的CMOS器件的N型源漏注入，所述N型源漏注入的工藝條件為:注入雜質(zhì)為砷，注入能量為50keV~70keV，注入劑量為4.0E15cm_2~
6.0E15cm_2。所述P型源漏 注入采用所述B⑶工藝中的CMOS器件的P型源漏注入，所述P型源漏注入的工藝條件為:注入雜質(zhì)為硼，注入能量為13keV~17keV，注入劑量為4.0E15cnT2~6.0E15cnT2。在隔離型橫向齊納二極管和B⑶工藝集成時，所述隔離型橫向齊納二極管的所述N型區(qū)9a和N型深阱引出區(qū)9b都能和所述BCD工藝中的CMOS器件的N型源漏注入?yún)^(qū)一起形成；所述隔離型橫向齊納二極管的所述P型區(qū)8能和所述BCD工藝中的CMOS器件的P型源漏注入?yún)^(qū)一起形成。
[0052]以上通過具體實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種B⑶工藝中的隔離型橫向齊納二極管，其特征在于，包括: N型深阱，形成于半導(dǎo)體襯底上并用于實現(xiàn)隔離型橫向齊納二極管的隔離； 在所述半導(dǎo)體襯底上形成有淺溝槽隔離結(jié)構(gòu)并由所述淺溝槽隔離隔離出有源區(qū)； 高壓P阱，形成于所述N型深阱中并被所述N型深阱包圍，所述高壓P阱包圍一個所述有源區(qū)，被所述高壓P阱所包圍的有源區(qū)定義為第一有源區(qū)； P阱，所述P阱的結(jié)深小于所述高壓P阱的結(jié)深、且所述P阱疊加在所述高壓P阱中，所述P阱的結(jié)深大于所述淺溝槽隔離的底部深度，所述P阱包圍所述第一有源區(qū)； N型區(qū)，由形成于所述第一有源區(qū)中的N型源漏注入?yún)^(qū)組成；P型區(qū)，由形成于所述第一有源區(qū)中的P型源漏注入?yún)^(qū)組成；所述N型區(qū)和所述P型區(qū)橫向排列于所述第一有源區(qū)的表面中并相隔橫向距離一，由所述N型區(qū)和所述P型區(qū)以及位于所述N型區(qū)和所述P型區(qū)之間的且是由所述P阱和所述高壓P阱疊加形成的區(qū)域一組成所述隔離型橫向齊納二極管的PN結(jié)，通過調(diào)節(jié)所述橫向距離一調(diào)節(jié)所述隔離型橫向齊納二極管的擊穿電壓； 低壓N阱，形成于所述N型深阱中并位于所述第一有源區(qū)外部，在所述低壓N阱表面形成有由N型源漏注入?yún)^(qū) 組成的N型深阱引出區(qū)。
2.如權(quán)利要求1所述BCD工藝中的隔離型橫向齊納二極管，其特征在于:所述隔離型橫向齊納二極管的所述N型深阱的工藝條件和BCD工藝中的DMOS器件的N型深阱的工藝條件相同；所述隔離型橫向齊納二極管的所述低壓N阱的工藝條件和BCD工藝中的DMOS器件的低壓N阱的工藝條件相同。
3.如權(quán)利要求1所述BCD工藝中的隔離型橫向齊納二極管，其特征在于:所述高壓P阱的工藝條件和B⑶工藝中的DMOS器件的高壓P阱的工藝條件相同；所述P阱的工藝條件和所述B⑶工藝中的DMOS器件的P阱的工藝條件相同。
4.如權(quán)利要求1所述BCD工藝中的隔離型橫向齊納二極管，其特征在于:所述N型區(qū)和所述N型深阱引出區(qū)的N型源漏注入?yún)^(qū)的工藝條件都和所述B⑶工藝中的CMOS器件的N型源漏注入?yún)^(qū)的工藝條件相同；所述P型區(qū)的P型源漏注入?yún)^(qū)的工藝條件和所述B⑶工藝中的CMOS器件的P型源漏注入?yún)^(qū)的工藝條件相同。
5.一種B⑶工藝中的隔離型橫向齊納二極管的制造方法，其特征在于，包括如下步驟: 步驟一、采用離子注入工藝在半導(dǎo)體襯底上形成N型深阱； 步驟二、采用光刻工藝定義出隔離型橫向齊納二極管的高壓P阱的形成區(qū)域，進(jìn)行第一 P型離子注入工藝在所述高壓P阱的形成區(qū)域的所述N型深阱中形成高壓P阱； 步驟三、在所述半導(dǎo)體襯底上形成淺溝槽隔離結(jié)構(gòu)，由所述淺溝槽隔離隔離出有源區(qū)，所述高壓P阱包圍一個所述有源區(qū)，被所述高壓P阱所包圍的有源區(qū)定義為第一有源區(qū)；步驟四、進(jìn)行第二 P型離子注入工藝在所述高壓P阱的形成區(qū)域中形成P阱，所述P阱的結(jié)深小于所述高壓P阱的結(jié)深、且所述P阱疊加在所述高壓P阱中，所述P阱的結(jié)深大于所述淺溝槽隔離的底部深度，所述P阱包圍所述第一有源區(qū)；進(jìn)行第一N型離子注入在所述第一有源區(qū)外的所述N型深阱中形成低壓N阱； 步驟五、進(jìn)行N型源漏注入同時形成N型區(qū)和N型深阱引出區(qū)，所述N型區(qū)位于所述第一有源區(qū)的表面中；所述N型深阱引出區(qū)位于所述低壓N阱表面； 進(jìn)行P型源漏注入形成P型區(qū)，所述P型區(qū)位于所述第一有源區(qū)的表面中；所述N型區(qū)和所述P型區(qū)橫向排列于所述第一有源區(qū)的表面中并相隔橫向距離一，由所述N型區(qū)、所述P型區(qū)以及位于所述N型區(qū)和所述P型區(qū)之間的且是由所述P阱和所述高壓P阱疊加形成的區(qū)域一組成所述隔離型橫向齊納二極管的PN結(jié)，通過調(diào)節(jié)所述橫向距離一調(diào)節(jié)所述隔離型橫向齊納二極管的擊穿電壓。
6.如權(quán)利要求5所述的方法，其特征在于:步驟一中所述N型深阱的離子注入工藝采用B⑶工藝中的DMOS器件的N型深阱注入；步驟四中所述第一 N型離子注入采用B⑶工藝中的DMOS器件的低壓N阱注入。
7.如權(quán)利要求5所述的方法，其特征在于:步驟二中的所述第一P型離子注入采用BCD工藝中的DMOS器件的高壓P阱注入；步驟四中的所述第二 P型離子注入采用B⑶工藝中的DMOS器件的P阱注入。
8.如權(quán)利要求7所述的方法，其特征在于:形成所述高壓P阱的所述第一P型離子注入的工藝條件為:注入雜質(zhì)為硼，注入能量為200keV~260keV，注入劑量為2.0E12cnT2~5.0E12cm 2 形成所述P阱的所述第二 P型離子注入的工藝條件為:注入雜質(zhì)為硼，注入能量為80keV ~140keV，注入劑量為 8.0E12cnT2 ~12E12cnT2。
9.如權(quán)利要求5所述的方法，其特征在于:步驟五中的所述N型源漏注入采用BCD工藝中的CMOS器件的N型源漏注入；所述P型源漏注入采用所述B⑶工藝中的CMOS器件的P型源漏注入。
10.如權(quán)利要求9所述的方法，其特征在于:所述N型源漏注入的工藝條件為:注入雜質(zhì)為砷，注入能量為 50keV~70keV，注入劑量為4.0E15cnT2~6.0E15cnT2 ； 所述P型源漏注入的工藝條件為:注入雜質(zhì)為硼，注入能量為13keV~17keV，注入劑量為 4.0E15cnT2 ~6.0E15cnT2。
【文檔編號】H01L29/866GK104022162SQ201310064778
【公開日】2014年9月3日 申請日期:2013年3月1日 優(yōu)先權(quán)日:2013年3月1日
【發(fā)明者】劉冬華, 胡君, 石晶, 段文婷, 錢文生 申請人:上海華虹宏力半導(dǎo)體制造有限公司