制造包括含硅層和含金屬層的半導(dǎo)體器件的方法和半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種用于制造半導(dǎo)體器件的方法，所述方法包括以下步驟：形成含硅層；在含硅層之上形成含金屬層；在含硅層與含金屬層之間形成切口防止層；刻蝕含金屬層；以及通過刻蝕切口防止層和含硅層來形成導(dǎo)電結(jié)構(gòu)。
【專利說明】制造包括含硅層和含金屬層的半導(dǎo)體器件的方法和半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年7月26日提交的申請?zhí)枮?0-2012-0081835的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體制造工藝，更具體而言，涉及一種包括含娃層和含金屬層的導(dǎo)電結(jié)構(gòu)。
【背景技術(shù)】
[0004]近來，諸如DRAM的半導(dǎo)體存儲器件正以高速操作。因此，低電阻材料用作柵電極或位線的材料。例如，當(dāng)含金屬層被形成作為柵電極或位線的材料時，可以實(shí)施有利于高速操作的結(jié)構(gòu)。含金屬層可以包括選自氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、氮化鎢硅(WSiN)以及鎢硅化物(WSix)中的兩種或多種的層疊的層。在所述材料之中，TiN、WN、WSiN或15込可以用作擴(kuò)散阻擋(diffusion barrier)。例如，當(dāng)將多晶硅層與鎢層層疊時，TiN、WN、WSiN或WSix可以用作多晶硅層與鎢層之間的擴(kuò)散阻擋。
[0005]圖1是說明由現(xiàn)有方法形成的柵結(jié)構(gòu)的示圖。
[0006]參見圖1，在半導(dǎo)體襯底11之上形成有柵電介質(zhì)層12。在柵電介質(zhì)層12之上層疊有含娃層13和含金屬層。含金屬層包括擴(kuò)散阻擋層14和金屬層15。
[0007]在金屬層15之上形成有掩模圖案16，然后通過利用掩模圖案16作為刻蝕阻擋層，來刻蝕含金屬層和含娃層13以形成柵結(jié)構(gòu)。
[0008]一般地，當(dāng)刻蝕含硅層13和含金屬層的層疊結(jié)構(gòu)時，使用諸如反應(yīng)離子刻蝕(reactive ion etching,RIE)的干法刻蝕工藝。在干法刻蝕工藝期間，可以針對不同種類材料執(zhí)行各向異性刻蝕。
[0009]然而在針對含金屬層的刻蝕工藝期間，因?yàn)楹鑼?3更快被刻蝕，所以在含硅層13與含金屬層之間的界面處可能會發(fā)生切口 17。當(dāng)含硅層13的上部部分被刻蝕時，出現(xiàn)切口 17。當(dāng)切口 17的尺寸進(jìn)一步地增加時，含硅層13的上部部分會被完全切斷。此外，當(dāng)切口嚴(yán)重時，含金屬層的一部分會丟失(參見附圖標(biāo)記18)。

【發(fā)明內(nèi)容】

[0010]本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體結(jié)構(gòu)以及制造具有所述半導(dǎo)體結(jié)構(gòu)的半導(dǎo)體器件的方法，所述半導(dǎo)體結(jié)構(gòu)能在含金屬層的刻蝕工藝期間防止下部材料的切口。
[0011]根據(jù)本發(fā)明的一個實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:形成含硅層；在含娃層之上形成含金屬層；在含娃層與含金屬層之間形成切口防止層；刻蝕含金屬層；以及通過刻蝕切口防止層和含硅層來形成導(dǎo)電結(jié)構(gòu)。
[0012]根據(jù)本發(fā)明的另一個實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:在半導(dǎo)體襯底之上形成層間電介質(zhì)層；通過刻蝕層間電介質(zhì)層來形成接觸孔；形成填充接觸孔的初步插塞，其中，所述初步插塞包括含硅層和形成在含硅層之上的切口防止層；在包括初步插塞的層間電介質(zhì)層之上形成含金屬層；以及通過刻蝕含金屬層和初步插塞來形成位線和位線接觸插塞。
[0013]根據(jù)本發(fā)明的另一個實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:形成第一多晶娃層；在第一多晶娃層之上形成含鶴層；在第一多晶娃層與含鶴層之間形成第二多晶硅層，所述第二多晶硅層包含碳和氮的至少一種；刻蝕含鎢層；以及刻蝕第二多晶硅層和第一多晶娃層。
[0014]根據(jù)本發(fā)明的另一個實(shí)施例，一種半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)包括:第一含硅層；第二含娃層，所述第二含娃層被形成在第一含娃層之上并且包含碳和氮中的至少一種；以及基于鎢的含金屬層，所述基于鎢的含金屬層被形成在第二含硅層之上。
【專利附圖】

【附圖說明】
[0015]圖1是說明由現(xiàn)有方法形成的柵結(jié)構(gòu)的示圖。
[0016]圖2A至圖2D是說明根據(jù)本發(fā)明的第一實(shí)施例的用于形成柵電極的方法的示圖。
[0017]圖3A至圖3E是說明根據(jù)本發(fā)明的第二實(shí)施例的用于形成柵電極的方法的示圖。
[0018]圖4A至圖41是說明根據(jù)本發(fā)明的第三實(shí)施例的用于形成位線的方法的示圖。
【具體實(shí)施方式】
[0019]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可以用不同的方式實(shí)施，而不應(yīng)解釋為限于本文所提供的實(shí)施例。確切地說，提供這些實(shí)施例使得本說明書清楚且完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在說明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相似的部分。
[0020]附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對比例進(jìn)行了夸大處理。應(yīng)當(dāng)容易理解，本公開中的“在…上”和“在…之上”的含義應(yīng)當(dāng)采用最廣義的方式來解釋，使得“在…上”的意思不僅是“直接在某物上”，而是還包括在具有中間特征或中間層的情況下的“在某物上”的意思；“在…之上”的意思不僅是指“在某物之上”，還可以包括在沒有中間特征或中間層的情況下的“在某物之上”(即，直接在某物上)的意思。
[0021]本發(fā)明的實(shí)施例提供一種能防止形成在含金屬層之下的含硅層的切口的結(jié)構(gòu)。對于這種結(jié)構(gòu)，在含硅層的上部部分中包含能控制刻蝕速率的化學(xué)物類。包含化學(xué)物類的含硅層具有低刻蝕速率來防止含硅層的切口。例如，可以利用摻雜諸如碳或氮的化學(xué)物類的含硅層，所述含硅層具有很低的刻蝕速率。當(dāng)選擇性地將化學(xué)物類注入在預(yù)期會出現(xiàn)含硅層的切口的位置處，并且在所述位置下方形成一般的含硅層時，則不論如何執(zhí)行用于含金屬層的刻蝕工藝，仍可以防止含硅層出現(xiàn)切口。預(yù)期會出現(xiàn)切口的位置可以與含硅層的整個厚度的1/2或1/3相對應(yīng)，并且可以對應(yīng)于距含金屬層的界面的任意下部的位置。
[0022]利用能控制刻蝕速率以防止切口的化學(xué)物類的結(jié)構(gòu)可以應(yīng)用于形成包括含硅層和含金屬層的半導(dǎo)體結(jié)構(gòu)的方法。半導(dǎo)體結(jié)構(gòu)可以包括柵電極、位線接觸插塞和/或位線。
[0023]圖2A至圖2D是說明根據(jù)本發(fā)明的第一實(shí)施例的用于形成柵電極的方法的示圖。
[0024]參見圖2A，準(zhǔn)備半導(dǎo)體襯底21。半導(dǎo)體襯底21可以包括要形成晶體管的區(qū)域。例如，半導(dǎo)體襯底21可以包括要形成NMOSFET的區(qū)域或要形成PM0SFET的區(qū)域。此外，半導(dǎo)體襯底21可以包括要形成NMOSFET的區(qū)域和要形成PM0SFET的區(qū)域。半導(dǎo)體襯底21可以包括由硅、鍺或硅鍺形成的襯底，但是不限制于此。另外，可以使半導(dǎo)體襯底21的整體或部分發(fā)生應(yīng)變。此外，盡管未示出，半導(dǎo)體襯底21可以包括由通常的阱形成工藝形成的阱。
[0025]在半導(dǎo)體襯底21之上形成柵電介質(zhì)層22。柵電介質(zhì)層22可以包括氧化硅、氧氮化硅或高k材料。當(dāng)柵電介質(zhì)層22包括高k材料時，還可以在半導(dǎo)體襯底21與柵電介質(zhì)層22之間形成界面層(未示出)。界面層可以包括氧化硅或氧氮化硅。高k材料具有比氧化硅(SiO2)大的介電常數(shù)，所述氧化硅具有大約3.9的介電常數(shù)。高k材料具有比SiO2大的物理厚度，而具有比SiO2小的等效氧化物厚度(equivalent oxide thickness,EOT)。用作柵電介質(zhì)層22的高k材料包括諸如金屬氧化物、金屬硅酸鹽或金屬硅酸鹽氮化物的含金屬材料。金屬氧化物包括包含諸如鉿(Hf)、鋁(Al)、鑭(La)或鋯(Zr)的金屬的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化招(Al2O3)、氧化鑭(LaO2)、氧化錯(ZrO2)或它們的組合。金屬硅酸鹽包括包含諸如Hf或Zr的金屬的硅酸鹽。例如，金屬硅酸鹽可以包括鉿硅酸鹽(HaSiO)、鋯硅酸鹽(ZrSiOx)或它們的組合?？梢酝ㄟ^將氮包含到金屬硅酸鹽中來獲得金屬硅酸鹽氮化物。金屬硅酸鹽氮化物可以包括鉿硅酸鹽氮化物(HaSiON)。用于形成柵電介質(zhì)層22的工藝可以包括適用于要沉積的材料的沉積工藝。例如，形成工藝可以包括化學(xué)氣相沉積(CVD)、低壓CVD (LPCVD)、等離子體增強(qiáng)CVD (PECVD)、金屬有機(jī)CVD (M0CVD)、原子層沉積(ALD)以及等離子體增強(qiáng)ALD (PEALD)0
[0026]在柵電介質(zhì)層22之上形成含娃層23A。含娃層23A可以包括多晶娃層。多晶娃層可以摻雜雜質(zhì)。雜質(zhì)可以包括N型雜質(zhì)或P型雜質(zhì)。N型雜質(zhì)可以包括磷或砷(As)，而P型雜質(zhì)可以包括硼。摻雜N型雜質(zhì)的多晶硅層變成N型多晶硅柵。摻雜P型雜質(zhì)的多晶硅層變成P型多晶硅柵。含硅層23A可以通過CVD、ALD或類似方法形成。當(dāng)沉積含硅層23A時，可以利用包含雜質(zhì)的氣體或硅源氣體來原位地?fù)诫sN型雜質(zhì)或P型雜質(zhì)。此外，可以在未摻雜狀態(tài)下形成含硅層23A，隨后用N型雜質(zhì)或P型雜質(zhì)摻雜。
[0027]在含硅層23A之上形成切口防止層24A。切口防止層24A可以具有與在隨后的干法刻蝕工藝期間出現(xiàn)切口的區(qū)域相對應(yīng)的厚度。切口防止層24A可以包括含硅材料。切口防止層24A可以由與含硅層23A相同的材料形成。切口防止層24A可以包括多晶硅。在本發(fā)明的本實(shí)施例中，在切口防止層24A中包含用于防止切口的材料。即，在切口防止層24A內(nèi)注入化學(xué)物類，由此在后續(xù)的干法刻蝕工藝期間減小刻蝕速率。因此，可以防止切口。切口防止層24A中所包含的化學(xué)物類包括能控制刻蝕速率的材料。化學(xué)物類可以包括碳或氮。在這種情況下，碳或氮可以獨(dú)立地用作化學(xué)物類，或者碳和氮可以同時用作化學(xué)物類。因此，切口防止層24A包含碳或氮中的至少一種。切口防止層24A可以包括摻雜碳的多晶硅、摻雜氮的多晶硅以及摻雜碳氮的多晶硅(SiCN)?？梢酝ㄟ^在沉積多晶硅時原位地?fù)诫s化學(xué)物類，或者在沉積多晶硅之后離子注入化學(xué)物類來形成切口防止層24A。為了摻雜或離子注入碳或氮，還可以利用含碳?xì)怏w或含氮?dú)怏w。含碳?xì)怏w可以包括CH4、CH2、C2H2等。含氮?dú)怏w可以包括NH3、N2等。切口防止層24A的厚度與出現(xiàn)切口處的厚度相對應(yīng)。例如，切口防止層24A可以具有大約100 A至300 A的厚度。
[0028]由于即使在含金屬層25A被刻蝕時含化學(xué)物類的切口防止層24A也不被刻蝕，所以切口不會出現(xiàn)。[0029]切口防止層24A除了化學(xué)物類以外，還可以包括N型雜質(zhì)或P型雜質(zhì)。因此，含硅層23A可以包括摻雜第一雜質(zhì)的多晶硅層，并且切口防止層24A可以包括摻雜第二雜質(zhì)的多晶硅層。這里，第一雜質(zhì)可以包括N型雜質(zhì)或P型雜質(zhì)，而第二雜質(zhì)可以包括氮、碳或氮和碳的混合物。摻雜第二雜質(zhì)的多晶硅層還可以注入有如第一雜質(zhì)的N型雜質(zhì)或P型雜質(zhì)。
[0030]參見圖2B,在切口防止層24A之上形成含金屬層。含金屬層可以包括金屬、金屬氮化物、金屬娃化物以及金屬娃氮化物。含金屬層可以包括選自金屬、金屬氮化物、金屬娃化物以及金屬硅氮化物中的兩種或多種的層疊的層。例如，可以通過將硅化鎢(WSi)、氮化鎢(WN)以及鎢(W)層疊來形成含金屬層。在另一個實(shí)施例中，可以通過將WS1、氮化鎢硅(WSiN)以及W層疊來形成含金屬層。含金屬層中可以包括層疊的擴(kuò)散阻擋層25A和金屬層26A。在這種情況下，WS1、WN以及WSiN可以用作用于防止含硅層23A與金屬層26A之間反應(yīng)的擴(kuò)散阻擋層25A。
[0031]經(jīng)由上述系列工藝，形成層疊有含硅層23A、切口防止層24A、擴(kuò)散阻擋層25A以及金屬層26A的柵層疊。當(dāng)含鎢材料用作擴(kuò)散阻擋層25A和金屬層26A時，即使厚度減小也可以獲得低電阻，并且可以減小寄生電容。作為比較性實(shí)例，含鈦材料可以用作含金屬層。然而，由于含鈦材料具有比含鎢材料大的電阻，所以含鈦材料在減小電阻方面存在限制。此外，當(dāng)應(yīng)用含鎢材料時，與當(dāng)應(yīng)用含鈦材料相比可以更加改善切口防止效果。
[0032]參見圖2C，形成掩模圖案27。掩模圖案27可以包括相對于擴(kuò)散阻擋層25A、金屬層26A以及含硅層23A具有高刻蝕選擇性的材料。掩模圖案27可以由光致抗蝕劑形成。此外，掩模圖案27可以包括圖案化的硬掩模層。硬掩模層可以包括諸如氧化物或氮化物的絕緣層。
[0033]利用掩模圖案27作為刻蝕掩模，刻蝕形成含金屬層的擴(kuò)散阻擋層25A和金屬層26A。因此，形成金屬電極202。金屬電極202可以包括擴(kuò)散阻擋層圖案25和金屬層圖案
26。針對含金屬層的刻蝕工藝可以包括諸如RIE的干法刻蝕工藝。如果含金屬層是基于鎢的層，則可以利用SF6、Cl2或SFf^P Cl2的混合物來執(zhí)行刻蝕工藝。除了 SF6以外，可以利用諸如NF3、F2、HF等基于氟的氣體。此外，在刻蝕工藝期間還可以添加諸如N2和O2的氣體。由于利用上述氣體來刻蝕含金屬層，所以形成垂直輪廓。當(dāng)刻蝕基于鎢的含金屬層時，基于氟的氣體可以用作主要刻蝕氣體。通常地，干法刻蝕工藝包括主刻蝕工藝(main etchprocess)和過刻蝕工藝(over etch process)。以在下部材料上方不出現(xiàn)刻蝕的材料的殘留物的方式，來執(zhí)行在主刻蝕工藝之后所執(zhí)行的過刻蝕工藝。
[0034]在上述刻蝕工藝期間，含金屬材料的刻蝕速率不同于含硅材料的刻蝕速率。例如，切口防止層24A與含金屬層相比具有大的刻蝕速率。因此，在切口防止層24A中可能會出現(xiàn)切口。在本發(fā)明的本實(shí)施例中，形成包含用于減小刻蝕速率以防止切口的化學(xué)物類的切口防止層24A，以減小刻蝕速率。因此，在含金屬層的刻蝕工藝期間，在可能會發(fā)生切口的切口防止層24A中可以防止切口。此外，盡管充分地執(zhí)行過刻蝕工藝，切口也不會發(fā)生。在擴(kuò)散阻擋層圖案25——諸如在用作含金屬層的材料之中的硅化鎢——中可能會出現(xiàn)切口。然而，在本發(fā)明的本實(shí)施例中，形成切口防止層24A以防止擴(kuò)散阻擋層圖案25的損耗。
[0035]參見圖2D，利用掩 模圖案27作為刻蝕掩模來刻蝕切口防止層24A和含硅層23A。因此，形成硅電極201。硅電極201可以包括含硅層圖案23和切口防止層圖案24。因此，硅電極201的上部部分中可以形成有切口防止層圖案。切口防止層24A和含硅層23A的刻蝕工藝可以包括諸如RIE的干法刻蝕工藝。例如，可以利用SF6、HBr、Cl2或它們的混合物來執(zhí)行刻蝕工藝。除了 SF6以外，可以利用諸如NF3、F2、HF等基于氟的氣體。此外，在刻蝕工藝期間還可以添加諸如N2和O2的氣體。由于利用上述氣體來刻蝕切口防止層24A和含金屬層23A,所以形成垂直輪廓。由于切口防止層24A和含娃層23A包括多晶娃,所以HBr可以用作主刻蝕氣體。通常，干法刻蝕工藝包括主刻蝕工藝和過刻蝕工藝。以在下部材料上方不出現(xiàn)刻蝕的材料的殘留物的方式，來執(zhí)行在主刻蝕工藝之后所執(zhí)行的過刻蝕工藝。
[0036]在針對含硅層23A的刻蝕工藝期間，可能會在含硅層23A的上部部分中出現(xiàn)切口。在本發(fā)明的本實(shí)施例中，在含硅層之上形成包含用于減小刻蝕速率以防止切口的化學(xué)物類的切口防止層24A，以便減小刻蝕速率。因此，盡管充分地執(zhí)行過刻蝕工藝，但在硅電極201的上部部分中不會出現(xiàn)切口。在針對含硅層23A的過刻蝕工藝期間，可能會在擴(kuò)散阻擋層圖案25——諸如在用作金屬電極202的材料之中的硅化鎢——中出現(xiàn)切口。然而，在本發(fā)明的本實(shí)施例中，形成切口防止層圖案24以防止擴(kuò)散阻擋層圖案25的損耗。
[0037]如上所述，當(dāng)形成硅電極201時，在柵電介質(zhì)層22之上形成包括層疊有硅電極201和金屬電極202的柵電極。在硅電極201與金屬電極202之間，形成切口防止層圖案24。切口防止層圖案24可以作為硅電極201的一部分而起柵電極的作用。
[0038]隨后，去除掩模圖案27。當(dāng)掩模圖案27包括硬掩模層時，掩模圖案27可以保留下來。此外，可以執(zhí)行離子注入工藝以形成源極區(qū)和漏極區(qū)。此外，在柵電極的側(cè)壁上形成柵間隔件。在形成柵間隔件之前，可以形成輕摻雜的源極區(qū)和漏極區(qū)，并且在形成柵間隔件之后，可以形成高濃度的源極區(qū)和漏極區(qū)。
[0039]圖3A至圖3E是說明根據(jù)本發(fā)明的第二實(shí)施例的用于形成柵電極的方法的示圖。
[0040]參見圖3A，準(zhǔn)備半導(dǎo)體襯底31。半導(dǎo)體襯底31可以包括要形成晶體管的區(qū)域。例如，半導(dǎo)體襯底31可以包括要形成NMOSFET的區(qū)域或要形成PM0SFET的區(qū)域。此外，半導(dǎo)體襯底31可以包括要形成NMOSFET的區(qū)域和要形成PM0SFET的區(qū)域。半導(dǎo)體襯底31可以包括由硅、鍺或硅鍺形成的襯底，但是不限制于此。此外，可以使半導(dǎo)體襯底31的整體或部分發(fā)生應(yīng)變。此外，盡管未示出，半導(dǎo)體襯底31可以包括由通常的阱形成工藝形成的阱。
[0041]在半導(dǎo)體襯底31之上形成柵電介質(zhì)層32。柵電介質(zhì)層32可以包括氧化硅、氧氮化硅或高k材料。當(dāng)柵電介質(zhì)層32包括高k材料時，還可以在半導(dǎo)體襯底31與柵電介質(zhì)層32之間形成界面層。界面層可以包括氧化硅或氧氮化硅。高k材料具有比氧化硅(SiO2)大的介電常數(shù)，所述氧化硅具有大約3.9的介電常數(shù)。此外，高k材料具有比SiO2大的物理厚度，而具有比SiO2小的EOT。用作柵電介質(zhì)層32的高k材料包括諸如金屬氧化物、金屬硅酸鹽或金屬硅酸鹽氮化物的含金屬材料。金屬氧化物包括包含諸如Hf、Al、La或Zr的金屬的氧化物。金屬氧化物可以包括Hf02、Al203、La02、Zr02或者它們的組合。金屬硅酸鹽包括包含諸如Hf或Zr的娃酸鹽。金屬娃酸鹽可以包括HfSiO、ZrSiOx或者它們的組合。金屬硅酸鹽氮化物可以通過將氮加入到金屬硅酸鹽中來獲得。金屬硅酸鹽氮化物可以包括HfSiON。用于形成柵電介質(zhì)層32的工藝可以包括適用于要沉積的金屬的沉積工藝。例如，形成工藝可以包括 CVD、LPCVD, PECVD, MOCVD, ALD 以及 PEALD。
[0042]在柵電介質(zhì)層32之上形成含娃層33A。含娃層33A可以包括多晶娃層。多晶娃層可以摻雜雜質(zhì)。雜質(zhì)可以包括N型雜質(zhì)或P型雜質(zhì)。N型雜質(zhì)可以包括磷或As，而P型雜質(zhì)可以包括硼。摻雜N型雜質(zhì)的多晶硅層變成N型多晶硅柵。摻雜P型雜質(zhì)的多晶硅層變成P型多晶硅柵。含硅層33A可以通過CVD、ALD等來形成。當(dāng)沉積含硅層33A時，可以利用含雜質(zhì)的氣體和硅源氣體原位地?fù)诫sN型雜質(zhì)或P型雜質(zhì)。此外，含硅層33A可以在未摻雜狀態(tài)下形成，隨后經(jīng)由離子注入工藝摻雜N型雜質(zhì)或P型雜質(zhì)。
[0043]參見圖3B，在含硅層33A的上部部分中形成切口防止層35A。切口防止層35A可以具有與在隨后的干法刻蝕工藝期間可能出現(xiàn)切口的區(qū)域相對應(yīng)的厚度。為了形成切口防止層35A，可以執(zhí)行化學(xué)物類注入。經(jīng)由化學(xué)物類注入，將化學(xué)物類摻雜或注入到含硅層33A的上部部分中。因此，形成包含化學(xué)物類的切口防止層35A。切口防止層35A可以包括與含硅層33A相同的材料。即，切口防止層35A可以包括含硅材料。切口防止層35A可以包括多晶硅。在本發(fā)明的本實(shí)施例中，將用于防止切口的材料注入到切口防止層35A中。S卩，化學(xué)物類包含在切口防止層35A中，以在隨后的干法刻蝕工藝期間減小刻蝕速率。因此，可以防止切口。注入到切口防止層35A中的化學(xué)物類包括能用于控制刻蝕速率的材料?；瘜W(xué)物類可以包括碳或氮。在這種情況下，碳或氮可以獨(dú)立地用作化學(xué)物類，或者碳和氮可以同時用作化學(xué)物類。因此，切口防止層35A可以包含碳和氮中的至少一種。切口防止層35A可以包括摻雜碳的多晶硅、摻雜氮的多晶硅以及摻雜碳氮的多晶硅(S i CN )。
[0044]化學(xué)物類注入34可以包括摻雜和離子注入。此外，化學(xué)物類注入34可以包括在包括碳和氮的至少一種的氛圍中的熱處理或等離子體處理。為了注入碳和氮中的至少一種，可以利用含碳?xì)怏w和含氮?dú)怏w中的至少一種。含碳?xì)怏w可以包括CH4、CH2、C2H2等。含氮?dú)怏w可以包括NH3、N2等。
[0045]切口防止層35A的厚度與可能會出現(xiàn)切口處的厚度相對應(yīng)。例如，切口防止層35A可以具有大約IGOA至300A的厚度。
[0046]由于即使當(dāng)含金屬層36A被刻蝕時注入有物類的切口防止層35A也不被刻蝕，所以不會發(fā)生切口。
[0047]切口防止層35A除了化學(xué)物類以外還可以包括N型或P型雜質(zhì)。因此，含硅層33A可以包括摻雜第一雜質(zhì)的多晶硅層，而切口防止層35A可以包括摻雜第二雜質(zhì)的多晶硅層。這里，第一雜質(zhì)可以包括N型雜質(zhì)或P型雜質(zhì)，而第二雜質(zhì)可以包括氮、碳或氮和碳的混合物。摻雜第二雜質(zhì)的多晶硅層還可以注入有如第一雜質(zhì)的N型或P型雜質(zhì)。
[0048]參見圖3C,在切口防止層35A之上形成含金屬層。含金屬層可以包括金屬、金屬氮化物、金屬娃化物以及金屬娃氮化物。含金屬層可以包括選自金屬、金屬氮化物、金屬娃化物以及金屬硅氮化物中的兩種或多種的層疊的層。例如，可以通過將硅化鎢、氮化鎢以及鎢層疊來形成含金屬層。在另一個實(shí)施例中，含金屬層可以通過將硅化鎢、氮化鎢硅以及鎢層疊來形成。含金屬層中可以層疊有擴(kuò)散阻擋層36A和金屬層37A。在這種情況下，硅化鎢、氮化鎢以及氮化鎢硅可以用作防止含硅層33A與金屬層37A之間反應(yīng)的擴(kuò)散阻擋層36A。
[0049]經(jīng)由上述系列工藝，形成層疊有含硅層33A、切口防止層35A、擴(kuò)散阻擋層36A以及金屬層37A的柵層疊。
[0050]參見圖3D，形成掩模圖案38。掩模圖案38可以由光致抗蝕劑來形成。此外，掩模圖案38可以包括圖案化的硬掩模層。硬掩模層可以包括諸如氧化物或氮化物的絕緣層。
[0051]利用掩模圖案38作為刻蝕掩模，刻蝕形成含金屬層的金屬層37A和擴(kuò)散阻擋層36A。因此，形成金屬電極302。金屬電極302可以包括擴(kuò)散阻擋層圖案36和金屬層圖案37。針對含金屬層的刻蝕工藝可以包括諸如RIE的干法刻蝕工藝。如果含金屬層是基于鎢的層，則可以利用SF6、Cl2或者SFdP Cl2的混合物來執(zhí)行刻蝕工藝。除了 SF6以外，可以利用諸如NF3、F2、HF等基于氟的氣體。另外，還可以在刻蝕工藝期間加入注入N2和O2的氣體。由于利用上述氣體來刻蝕含金屬層，所以形成垂直輪廓。當(dāng)刻蝕基于鎢的含金屬層時，基于氟的氣體可以用作主刻蝕氣體。通常，干法刻蝕工藝可以包括主刻蝕工藝和過刻蝕工藝。以在下部材料上方不出現(xiàn)刻蝕的材料的殘留物的方式，來執(zhí)行在主刻蝕工藝之后所執(zhí)行的過刻蝕工藝。
[0052]在上述刻蝕工藝期間，含金屬材料的刻蝕速率與含硅材料的刻蝕速率不同。例如，含硅層33A比含金屬層具有更大的刻蝕速率。因此，在含硅層的上部部分中可能會出現(xiàn)切口。在本發(fā)明的本實(shí)施例中，在含硅層33A之上形成包含用于減小刻蝕速率以防止切口的化學(xué)物類的切口防止層35A，以減小刻蝕速率。因此，在含金屬層的刻蝕工藝期間可能會出現(xiàn)切口的切口防止層35A中，不會出現(xiàn)切口。此外，盡管充分地執(zhí)行過刻蝕工藝，切口也不會出現(xiàn)。在擴(kuò)散阻擋層圖案36——諸如用作含金屬層的材料之中的硅化鎢——中可能會出現(xiàn)切口。然而，在本發(fā)明的本實(shí)施例中，形成切口防止層35A以防止擴(kuò)散阻擋層圖案36的損耗。
[0053]參見圖3E，通過利用掩模圖案38作為刻蝕掩模來刻蝕切口防止層35A和含硅層33A。因此，形成硅電極301。硅電極301可以包括含硅層圖案33和切口防止層圖案35。因此，硅電極301的上部部分中可以形成有切口防止層圖案35。針對切口防止層35A和含硅層33A的刻蝕工藝可以包括諸如RIE的干法刻蝕工藝。例如，可以利用SF6、HBr、Cl2或者它們的混合物來執(zhí)行刻蝕工藝。除了 SF6以外，可以利用諸如NF3、F2、HF等基于氟的氣體。此外，在刻蝕工藝期間還可以添加諸如N2和O2的氣體。由于利用上述氣體來刻蝕切口防止層35A和含娃層33A,所以形成垂直輪廓。由于切口防止層35A和含娃層33A包括多晶娃，所以HBr可以用作主刻蝕氣體。通常，干法刻蝕工藝包括主刻蝕工藝和過刻蝕工藝。以不在下部材料上方出現(xiàn)刻蝕的材料的殘留物的方式，來執(zhí)行在主刻蝕工藝之后所執(zhí)行的過刻蝕工藝。
[0054]在針對含硅層33A的刻蝕工藝期間，在切口防止層圖案35中可能會出現(xiàn)接口。在本發(fā)明的本實(shí)施例中，在含硅層33A之上形成包含用于減小刻蝕速率以防止切口的化學(xué)物類的切口防止層圖案35，以減小刻蝕速率。因此，盡管充分地執(zhí)行過刻蝕工藝，在硅電極301的上部部分中也不會出現(xiàn)切口。在針對含硅層33A的過刻蝕工藝期間，在擴(kuò)散阻擋層圖案36——諸如用作金屬電極302的材料之中的硅化鎢——中可能會出現(xiàn)切口。然而，在本發(fā)明的本實(shí)施例中，形成切口防止層圖案35以防止擴(kuò)散阻擋層圖案36的損耗。
[0055]當(dāng)如上所述形成硅電極301時，在柵電介質(zhì)層32之上形成層疊有硅電極301和金屬電極302的柵電極。在硅電極301與金屬電極302之間，形成切口防止層圖案35。切口防止層圖案35可以作為硅電極301的一部分而起柵電極的作用。
[0056]隨后，去除掩模圖案38。當(dāng)掩模圖案38包括硬掩模層時，掩模圖案38可以保留下來。此外，可以執(zhí)行離子注入工藝以形成源極區(qū)和漏極區(qū)。此外，在柵電極的兩個側(cè)壁上形成柵間隔件。在形成柵間隔件之前，可以形成輕摻雜的源極區(qū)和漏極區(qū)，并且在形成柵間隔件之后，可以形成高濃度的源極區(qū)和漏極區(qū)。
[0057]根據(jù)本發(fā)明的第一實(shí)施例和第二實(shí)施例，當(dāng)形成柵電極時，在可能會出現(xiàn)切口的含硅層的下部部分中的切口處預(yù)先形成注入諸如碳和氮的化學(xué)物類的切口防止層。因此，可以在含金屬層的刻蝕工藝期間防止切口。
[0058]此后，將描述根據(jù)本發(fā)明的第三實(shí)施例的用于形成位線的方法。
[0059]圖4A至圖41是說明根據(jù)本發(fā)明的第三實(shí)施例的用于形成位線的方法的示圖。
[0060]參見圖4A，形成隔離層42以在半導(dǎo)體襯底41中限定有源區(qū)。利用硬掩模層圖案43作為刻蝕掩模，刻蝕半導(dǎo)體襯底41以形成柵溝槽44。在柵溝槽44的表面上形成柵電介質(zhì)層45。然后，在柵電介質(zhì)層45之上形成部分地填充柵溝槽44的掩埋柵46。掩埋柵46可以包括金屬層。掩埋柵46通過以下工藝來形成:在所得結(jié)構(gòu)的整個表面上沉積填充柵溝槽44的金屬層，然后順序執(zhí)行化學(xué)機(jī)械拋光(CMP)工藝和回蝕工藝。因此，形成部分地填充柵溝槽44的掩埋柵46。
[0061]在掩埋柵46之上形成覆蓋層47。覆蓋層47可以包括氮化物。覆蓋層47用來保護(hù)掩埋柵46?？梢酝ㄟ^在包括掩埋柵46的半導(dǎo)體襯底41上沉積氮化物并且執(zhí)行回蝕工藝來形成覆蓋層47。因此，將覆蓋層47形成為填充掩埋柵46之上的空間。在另一個實(shí)施例中，可以在半導(dǎo)體襯底41的整個表面上形成覆蓋層47，以填充掩埋柵46之上的空間。此外，在另一個實(shí)施例中，還可以在包括覆蓋層47的半導(dǎo)體襯底的整個表面上形成密封層。密封層可以包括氮化物。
[0062]參見圖4B，在包括覆蓋層47的所得結(jié)構(gòu)的整個表面上形成層間電介質(zhì)層48。層間電介質(zhì)層48可以包括諸如硼磷娃酸鹽玻璃(boron phosphorus silicate glass, BPSG)的氧化物。在層間電介質(zhì)層48之上形成第一掩模圖案49。這里，第一掩模圖案49可以限定孔?？梢岳霉庵驴刮g劑層或硬掩模層來形成第一掩模圖案49。
[0063]利用第一掩模圖案49作為刻蝕掩模來刻蝕層間電介質(zhì)層48和硬掩模層圖案43。因此，形成位線接觸孔50。當(dāng)去除硬掩模層圖案43時，要與位線接觸的半導(dǎo)體襯底41的表面被部分暴露出來。
[0064]參見圖4C，去除第一掩模圖案49。
[0065]盡管未示出，但是可以在位線接觸孔50的側(cè)壁上形成間隔件。間隔件可以包括氧化物、氮化物或它們的層疊結(jié)構(gòu)。
[0066]在所得結(jié)構(gòu)的整個表面上形成含硅層51A，直到填滿位線接觸孔50。含硅層51A可以包括多晶硅層。多晶硅層可以被摻雜雜質(zhì)或未被摻雜雜質(zhì)。雜質(zhì)可以包括N型雜質(zhì)或P型雜質(zhì)。N型雜質(zhì)可以包括磷或As。P型雜質(zhì)可以包括硼。含硅層51A可以通過CVD、ALD或相似方法來形成。當(dāng)沉積含硅層51A時，可以利用含雜質(zhì)的氣體和硅源氣體原位地?fù)诫sN型或P型雜質(zhì)。此外，在未摻雜的狀態(tài)下形成含硅層51A之后，可以利用離子注入來摻雜N型或P型雜質(zhì)。
[0067]參見圖4D，選擇性地去除含硅層51A來形成含硅層圖案51B，以填充位線接觸孔。為了形成含硅層圖案51B，可以執(zhí)行CMP或回蝕工藝?？梢詫⒑鑼訄D案51B的表面凹陷地比層間電介質(zhì)層48的表面多。
[0068]參見圖4E，在包括含硅層圖案51B的所得結(jié)構(gòu)的整個表面上形成切口防止層52A。切口防止層52A可以具有與在后續(xù)的干法刻蝕工藝期間可能會出現(xiàn)切口的區(qū)域相對應(yīng)的厚度。切口防止層52A可以由與含硅層5IA相同的材料形成。例如，切口防止層52A可以包括含硅材料。切口防止層52A可以包括多晶硅。在本發(fā)明的本實(shí)施例中，在切口防止層52A中包含用于防止切口的材料。即，在切口防止層52A中包含化學(xué)物類，以在后續(xù)的干法刻蝕工藝期間減小刻蝕速率。因此，可以防止切口。切口防止層52A中包含的化學(xué)物類可以包括能控制刻蝕速率的材料?；瘜W(xué)物類可以包括碳或氮。在這種情況下，碳和氮可以獨(dú)立地或同時用作所述物類。因此，切口防止層52A可以包含碳和氮中的至少一種。切口防止層52A可以包括摻雜碳的多晶硅、摻雜氮的多晶硅以及摻雜碳氮的多晶硅(SiCN)?？梢酝ㄟ^在沉積多晶硅時原位地?fù)诫s化學(xué)物類，或者在沉積多晶硅之后離子注入化學(xué)物類來形成切口防止層52A。為了摻雜或離子注入碳或氮，還可以利用含碳的氣體或含氮的氣體。含碳的氣體可以包括CH4、CH2、C2H2等。含氮的氣體可以包括NH3、N2等。切口防止層52A的厚度與可能會出現(xiàn)切口處的厚度相對應(yīng)。例如，切口防止層52A可以具有大約丨OOA至300人的厚度。
[0069]由于即使在含金屬層被刻蝕時包含化學(xué)物類的切口防止層52A也不被刻蝕，所以切口不會發(fā)生。
[0070]切口防止層52A除了化學(xué)物類以外還可以包括N型雜質(zhì)或P型雜質(zhì)。
[0071]參見圖4F，選擇性地去除切口防止層52A，以在含硅層圖案5IB之上保留初步切口防止層圖案52B。相應(yīng)地，在層間電介質(zhì)層48之上不保留切口防止層。
[0072]含硅層圖案5IB和初步切口防止層圖案52B稱為初步插塞，以填充位線接觸孔。
[0073]在附圖中示出，初步插塞可以通過其它工藝來形成。例如，將含硅層圖案51B形成為填充位線接觸孔50，并且將化學(xué)物類注入含硅層圖案51B的上部部分，以形成初步切口防止層圖案52B。
[0074]參見圖4G，在初步切口防止層圖案52B和層間電介質(zhì)層48之上形成擴(kuò)散阻擋層53A。
[0075]在擴(kuò)散阻擋層53A之上形成金屬層54A。擴(kuò)散阻擋層53A和金屬層54A可以包括金屬、金屬氮化物、金屬娃化物以及金屬娃氮化物。擴(kuò)散阻擋層53A和金屬層54A可以包括選自金屬、金屬氮化物、金屬硅化物以及金屬硅氮化物中的兩種或多種的層疊的層。此外，擴(kuò)散阻擋層53A和金屬層54A可以包括含鎢材料。例如，擴(kuò)散阻擋層53A和金屬層54A可以通過將硅化鎢、氮化鎢以及鎢層疊來形成。此外，擴(kuò)散阻擋層53A和金屬層54A可以通過將硅化鎢、氮化鎢硅以及鎢層疊來形成。在這種情況下，硅化鎢、氮化鎢以及氮化鎢硅可以用作擴(kuò)散阻擋層53A。
[0076]經(jīng)由上述系列工藝，形成位線層疊，在所述位線層疊中形成有含硅層圖案51B、初步切口防止層圖案52B、擴(kuò)散阻擋層53A以及金屬層54A。
[0077]參見圖4H，形成第二掩模圖案55。第二掩模圖案55可以由光致抗蝕劑形成。此夕卜，第二掩模圖案55可以包括圖案化的硬掩模層。硬掩模層可以包括諸如氧化物或氮化物的絕緣層。
[0078]利用第二掩模圖案55作為刻蝕掩模，執(zhí)行位線圖案化。例如，刻蝕金屬層54A和擴(kuò)散阻擋層53A。因此，形成位線402。位線402包括擴(kuò)散阻擋層圖案53和金屬層圖案54。針對金屬層54A和擴(kuò)散阻擋層53A的刻蝕工藝可以包括諸如RIE的干法刻蝕。如果金屬層54A和擴(kuò)散阻擋層53A是基于鎢的層，則可以利用SF6Xl2以及它們的混合物來執(zhí)行刻蝕工藝。除了 SF6以外，可以利用諸如NF3、F2、HF等的基于氟的氣體。此外，在刻蝕工藝期間還可以添加諸如N2或O2的氣體。由于利用上述氣體刻蝕金屬層54A和擴(kuò)散阻擋層53A，所以形成垂直輪廓。當(dāng)刻蝕擴(kuò)散阻擋層53A和基于鎢的金屬層54A時，基于氟的氣體可以用作主刻蝕氣體。通常，干法刻蝕工藝包括主刻蝕工藝和過刻蝕工藝。以在下部材料上方不出現(xiàn)刻蝕的材料的殘留物的方式，來執(zhí)行在主刻蝕工藝之后所執(zhí)行的過刻蝕工藝，
[0079]在上述刻蝕工藝期間，含金屬材料的刻蝕速率與含硅材料的刻蝕速率不同。例如，含硅層圖案51B具有比金屬層54A和擴(kuò)散阻擋層53A大的刻蝕速率。因此，在含硅層圖案51B的上部部分中可能會出現(xiàn)切口。在本發(fā)明的本實(shí)施例中，形成包含用于減小刻蝕速率以防止切口的化學(xué)物類的初步切口防止層圖案52B，以減小含硅層圖案51B的上部部分的刻蝕速率。因此，在針對金屬層54A和擴(kuò)散阻擋層53A的刻蝕工藝期間，在可能會出現(xiàn)切口的初步切口防止層圖案52B中不會出現(xiàn)切口。此外，盡管充分地執(zhí)行過刻蝕工藝，但是切口不會出現(xiàn)。在用作擴(kuò)散阻擋層53A的材料之中的諸如硅化鎢的材料中可能會出現(xiàn)切口。然而，在本發(fā)明的本實(shí)施例中，形成初步切口防止層圖案52B以防止硅化鎢的損耗。
[0080]參見圖41，通過利用第二掩模圖案55作為刻蝕掩模來刻蝕初步切口防止層圖案52B和含硅層圖案51B。因此，形成位線接觸插塞401。位線接觸插塞401包括硅插塞51和切口防止層圖案52。因此，位線接觸插塞401的上部部分可以包括形成在其中的切口防止層圖案52。針對初步切口防止層圖案52B和含硅層圖案5IB的刻蝕工藝可以包括諸如RIE的干法刻蝕工藝。例如，可以利用SF6、HBr, Cl2或者它們的混合物來執(zhí)行刻蝕工藝。除了SF6以外，可以利用諸如NF3、F2、HF等基于氟的氣體。此外，在刻蝕工藝期間還可以添加諸如隊或02的氣體。由于利用上述氣體刻蝕初步切口防止層圖案52B和含硅層圖案51B，所以形成垂直輪廓。由于初步切口防止層圖案52B和含硅層圖案51B包括多晶硅，所以HBr可以用作主刻蝕氣體。通常，干法刻蝕工藝包括主刻蝕工藝和過刻蝕工藝。在執(zhí)行，以在下部材料上方不出現(xiàn)刻蝕的材料的殘留物的方式，來執(zhí)行在主刻蝕工藝之后所執(zhí)行的過刻蝕工藝。
[0081]在針對含硅層圖案51B的刻蝕工藝期間，在含硅層圖案51B的上部部分中可能會出現(xiàn)切口。在本發(fā)明的本實(shí)施例中，在硅插塞51之上形成包含用于減小刻蝕速率以防止切口的化學(xué)物類的切口防止層圖案52，以減小刻蝕速率。因此，盡管充分地執(zhí)行過刻蝕工藝，切口不會出現(xiàn)。在針對硅插塞51的過刻蝕工藝期間，在用作擴(kuò)散阻擋層53的材料之中的諸如硅化鎢的材料中可能會出現(xiàn)切口。然而，在本發(fā)明的本實(shí)施例中，形成切口防止層圖案52以防止娃化鶴的損耗。
[0082]隨后，去除第二掩模圖案55。當(dāng)?shù)诙谀D案55包括硬掩膜層時，第二掩模圖案55可以保留下來。然后，在位線接觸插塞和位線的側(cè)壁上可以形成位線間隔件。
[0083]在本發(fā)明的第三實(shí)施例中，描述了 GBL刻蝕工藝。GBL刻蝕工藝是指用于同時形成外圍區(qū)的柵極和單元區(qū)的位線的刻蝕工藝。形成在單元區(qū)的位線可以具有內(nèi)襯GBL( innerGBL，IGBL)結(jié)構(gòu)。GBL刻蝕工藝是為了使位線接觸插塞和位線的臨界尺寸(⑶)相等。在這種情況下，位線接觸孔具有比位線接觸插塞和位線小的CD。因此，可以保證與后續(xù)的儲存節(jié)點(diǎn)接觸(SNC)的覆蓋余量(overlay margin)。
[0084]根據(jù)本發(fā)明的實(shí)施例，由于在可能會出現(xiàn)切口的含硅層的區(qū)域中預(yù)先形成注入有諸如碳或氮的化學(xué)物類的切口防止層，所以可以在針對后續(xù)的含金屬層的刻蝕工藝期間防止切口。由于切口不會出現(xiàn)，所以可以形成垂直輪廓。此外，由于不減小含硅層的面積，所以可以防止半導(dǎo)體結(jié)構(gòu)的電阻的增加。
[0085]此外，由于使用基于鎢的材料來形成含金屬層，所以可以減小半導(dǎo)體結(jié)構(gòu)的厚度以實(shí)現(xiàn)低電阻，并且可以減小寄生電容。
[0086]盡管已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
【權(quán)利要求】
1.一種用于制造半導(dǎo)體器件的方法，包括以下步驟: 形成含硅層； 在所述含硅層之上形成含金屬層； 在所述含硅層與所述含金屬層之間形成切口防止層； 刻蝕所述含金屬層；以及 通過刻蝕所述切口防止層和所述含硅層來形成導(dǎo)電結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其中，形成所述切口防止層的步驟包括如下步驟:注入用于控制刻蝕速率的化學(xué)物類。
3.如權(quán)利要求2所述的方法，其中，注入所述化學(xué)物類的步驟包括如下步驟:注入碳和氮中的至少一種。
4.如權(quán)利要求2所述的方法，其中，注入所述化學(xué)物類的步驟包括如下步驟:當(dāng)形成所述切口防止層時原位地?fù)诫s碳和氮中的至少一種。
5.如權(quán)利要求1所述的方法，其中，將第一多晶娃層形成作為所述含娃層，并且將包含碳和氮中的至少一種的第二多晶硅層形成作為所述切口防止層。
6.如權(quán)利要求5所述的方法，其中，所述第一多晶硅層和所述第二多晶硅層包括具有N型雜質(zhì)或P型雜質(zhì)的摻雜多晶硅層。
7.如權(quán)利要求5所述的方法，其中，用未摻雜的多晶硅層形成所述第一多晶硅層，以及用具有N型雜質(zhì)或P型雜質(zhì)的摻雜多晶硅層形成所述第二多晶硅層。
8.如權(quán)利要求1所述的方法，其中，將多晶硅層形成作為所述含硅層，以及通過將碳和氮中的至少一種注入到所述多晶硅層的上部部分中來形成所述切口防止層。
9.如權(quán)利要求1所述的方法，其中，所述切口防止層包括摻雜N型雜質(zhì)或P型雜質(zhì)的多晶娃層。
10.如權(quán)利要求1所述的方法，其中，所述導(dǎo)電結(jié)構(gòu)包括柵電極或位線。
11.如權(quán)利要求1所述的方法，其中，所述含金屬層包括基于鎢的材料。
12.一種制造半導(dǎo)體器件的方法，包括以下步驟: 在半導(dǎo)體襯底之上形成層間電介質(zhì)層； 通過刻蝕所述層間電介質(zhì)層來形成接觸孔； 形成填充所述接觸孔的初步插塞，其中，所述初步插塞包括含硅層和形成在所述含硅層之上的切口防止層； 在包括所述初步插塞的所述層間電介質(zhì)層之上形成含金屬層；以及 通過刻蝕所述含金屬層和所述初步插塞來形成位線和位線接觸插塞。
13.如權(quán)利要求12所述的方法，其中，所述切口防止層包含用于控制刻蝕速率的化學(xué)物類。
14.如權(quán)利要求12所述的方法，其中，所述切口防止層包含碳和氮中的至少一種。
15.如權(quán)利要求12所述的方法，其中，將第一多晶硅層形成作為所述含硅層，以及在所述第一多晶硅層之上形成包含碳和氮中的至少一種的第二多晶硅層，作為所述切口防止層。
16.如權(quán)利要求15所述的方法，其中，所述第一多晶硅層和所述第二多晶硅層包含N型雜質(zhì)或P型雜質(zhì)。
17.如權(quán)利要求12所述的方法，其中，將多晶硅層形成作為所述含硅層，以及通過將碳和氮中的至少一種注入到所述多晶硅層的上部部分中，來形成所述切口防止層。
18.如權(quán)利要求17所述的方法，其中，所述多晶硅層包含N型雜質(zhì)或P型雜質(zhì)。
19.如權(quán)利要求12所述的方法，其中，形成所述含金屬層的步驟包括以下步驟: 形成基于鎢的金屬阻擋層；以及 在所述基于鎢的金屬阻擋層之上形成基于鎢的金屬層。
20.一種用于制造半導(dǎo)體器件的方法，包括以下步驟: 形成第一多晶娃層； 在所述第一多晶硅層之上形成含鎢層； 在所述第一多晶硅層與所述含鎢層之間形成第二多晶硅層，所述第二多晶硅層包含碳和氮中的至少一種； 刻蝕所述含鎢層；以及 刻蝕所述第二多晶硅層和所述第一多晶硅層。
21.如權(quán)利要求20所述的方法，其中，形成所述含鎢層的步驟包括以下步驟: 形成基于鎢的阻擋層；以及 在所述基于鎢的阻擋層之上形成鎢層。
22.如權(quán)利要求21的方法，其中，所述基于鎢的阻擋層包括硅化鎢或氮化鎢硅。
23.—種半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu),包括: 第一含娃層； 第二含硅層，所述第二含硅層被形成在所述第一含硅層之上并且包含碳和氮中的至少一種；以及 基于鎢的含金屬層，所述基于鎢的含金屬層被形成在所述第二含硅層之上。
24.如權(quán)利要求23所述的半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)，其中，所述第一含硅層和所述第二含娃層包括摻雜雜質(zhì)的多晶娃層。
25.如權(quán)利要求23所述的半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)，其中，所述含金屬層包括: 基于鎢的阻擋層；以及 鎢層，所述鎢層被形成在所述基于鎢的阻擋層之上。
26.如權(quán)利要求23所述的半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu),其中，所述第一含娃層、第二含娃層以及所述基于鎢的含金屬層的層疊結(jié)構(gòu)形成柵電極或位線接觸插塞和位線。
【文檔編號】H01L21/8242GK103579117SQ201310066157
【公開日】2014年2月12日 申請日期:2013年3月1日 優(yōu)先權(quán)日:2012年7月26日
【發(fā)明者】盧徑奉, 羅相君, 殷庸碩, 金秀浩, 金臺瀚, 李美梨 申請人:愛思開海力士有限公司