防止發(fā)光二極管芯片電極脫落的加工方法及加工設(shè)備的制作方法
【專利摘要】本申請公開了防止發(fā)光二極管芯片電極脫落的加工方法及加工設(shè)備，該方法：利用真空鍍膜技術(shù)蒸鍍第一部分厚度的透明導(dǎo)電層，通過光刻將P焊盤下的ITO去除，該ITO區(qū)域直徑比P主電極直徑小3um-10um；制作發(fā)光二極管芯片的P電極與N電極；利用真空鍍膜技術(shù)蒸鍍第二部分厚度的透明導(dǎo)電層，通過光刻將P焊盤下的ITO去除，被去除的ITO區(qū)域直徑比P主電極直徑小3um-10um；第一部分厚度與第二部分厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度；進行電極合金形成歐姆接觸；對發(fā)光二極管芯片進行后處理。在電極形成的前后分兩次蒸鍍透明導(dǎo)電層，使得電極夾在透明導(dǎo)電層的中間，以便有效的對電極形成保護，防止電極脫落。方法及設(shè)備得以結(jié)合不同的工藝流程實施，適用性較強。
【專利說明】防止發(fā)光二極管芯片電極脫落的加工方法及加工設(shè)備

【技術(shù)領(lǐng)域】
[0001] 本申請涉及半導(dǎo)體【技術(shù)領(lǐng)域】，具體地說，涉及防止發(fā)光二極管芯片電極脫落的加 工方法及加工設(shè)備。

【背景技術(shù)】
[0002] 發(fā)光二極管（Light-Emitting Diode，簡稱LED)是一種將電能轉(zhuǎn)化為光能的半導(dǎo) 體電子器件。其原理可以概括為，當(dāng)電流流過時，電子與空穴在其內(nèi)復(fù)合而發(fā)出單色光。LED 照明已廣泛應(yīng)用于家居、裝飾、辦公、招牌甚至路燈用途。
[0003] 目前的LED芯片工藝主要有三道光刻工藝、四道光刻工藝和五道光刻工藝。三道 光刻工藝和四道光刻工藝，從流程上來說均是先沉積氧化硅再蒸鍍金屬電極，所以電極的 表面沒有氧化硅的遮蓋，所以有一定的概率會出現(xiàn)松動甚至脫落；目前產(chǎn)品電極脫落導(dǎo)致 故障的概率約在2%?3%，這一數(shù)量在大批量生產(chǎn)過程中，能夠?qū)е螺^大的經(jīng)濟損失。
[0004] 五道光刻工藝從流程上改為先蒸鍍電極再沉積氧化硅。雖然電極表面有氧化硅的 覆蓋，但因為電極的最后一層金屬是黃金，而黃金與氧化硅的結(jié)合不牢固，所以氧化硅很容 易從電極表面脫落。電極脫落的風(fēng)險依然存在。
[0005] 可見，現(xiàn)有技術(shù)存在的缺陷在于，電極表面缺乏有效的保護，導(dǎo)致電極易松動脫 落。


【發(fā)明內(nèi)容】

[0006] 有鑒于此，本申請所要解決的技術(shù)問題是提供了防止發(fā)光二極管芯片電極脫落的 加工方法及加工設(shè)備，通過兩次蒸鍍透明導(dǎo)電層，使得電極夾在透明導(dǎo)電層當(dāng)中，從而防止 了電極的脫落。
[0007] 為了解決上述技術(shù)問題，本申請有如下技術(shù)方案：一種防止發(fā)光二極管芯片電極 脫落的加工方法，其特征在于，包括：
[0008] 利用真空鍍膜技術(shù)蒸鍍第一部分厚度的透明導(dǎo)電層，通過光刻將P焊盤下的ΙΤ0 去除，被去除的ΙΤ0區(qū)域直徑比P主電極直徑小3um-10um ;
[0009] 制作發(fā)光二極管芯片的P電極與N電極；
[0010] 利用真空鍍膜技術(shù)蒸鍍第二部分厚度的透明導(dǎo)電層，通過光刻將P焊盤下的Ι-- 去除，被去除的ΙΤ0區(qū)域直徑比P主電極直徑小3um-10um ;所述第一部分厚度與第二部分 厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度；
[0011] 進行電極合金形成歐姆接觸；
[0012] 對所述發(fā)光二極管芯片進行后處理。
[0013] 優(yōu)選地，其中，所述制作發(fā)光二極管芯片的P電極與N電極為，利用三道光刻工藝 制作P電極與N電極，具體包括：
[0014] 利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該區(qū)域內(nèi)露出參雜硅， 進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐姆接觸；
[0015] 沉積氧化硅，并在P電極和N電極的位置對氧化硅進行蝕刻；
[0016] 在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉積電極金 屬；
[0017] 再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極。
[0018] 優(yōu)選地，其中，所述制作發(fā)光二極管芯片的P電極與N電極為，利用四道光刻工藝 制作P電極與N電極，具體包括：
[0019] 在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧化硅，通過光刻去除部分氧 化硅，保留所述P焊盤下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層， 保留芯片邊緣的氧化娃；
[0020] 蒸鍍第一部分厚度的透明導(dǎo)電層之后，利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和 量子阱層，以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形 成歐姆接觸；
[0021] 在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉積電極金 屬；
[0022] 再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極。
[0023] 優(yōu)選地，其中，所述制作發(fā)光二極管芯片的P電極與N電極為，利用五道光刻工藝 制作P電極與N電極，具體包括：
[0024] 在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧化硅，通過光刻去除部分氧 化硅，保留所述P焊盤下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層；
[0025] 蒸鍍第一部分厚度的透明導(dǎo)電層之后，利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和 量子阱層，以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形 成歐姆接觸；
[0026] 在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉積電極金 屬；
[0027] 再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極；
[0028] 重復(fù)沉積氧化硅,利用光刻去除P電極和N電極上方的氧化硅，以使金屬焊盤露 出。
[0029] 優(yōu)選地，其中，所述對所述發(fā)光二極管芯片進行后處理具體為：
[0030] 將芯片背面研磨拋光；
[0031] 在芯片背面制作DBR反射層或0DR反射層；
[0032] 將芯片切割裂片成單個的芯粒；
[0033] 將芯片點測分Bin入庫。
[0034] 優(yōu)選地，其中，所述第一部分厚度與第二部分厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度 具體為：
[0035] 所述第一部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之二；
[0036] 所述第二部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之一。
[0037] 為了解決上述技術(shù)問題，本申請還有如下技術(shù)方案：一種防止發(fā)光二極管芯片電 極脫落的加工設(shè)備，其特征在于，包括：
[0038] 真空鍍膜模塊，用于利用真空鍍膜技術(shù)蒸鍍第一部分厚度的透明導(dǎo)電層，并在制 作發(fā)光二極管芯片的P電極與N電極后，利用真空鍍膜技術(shù)蒸鍍第二部分厚度的透明導(dǎo)電 層；所述第一部分厚度與第二部分厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度；
[0039] 電極制作模塊，用于制作發(fā)光二極管芯片的P電極與N電極；并在蒸鍍第二部分厚 度的透明導(dǎo)電層后，進行電極合金形成歐姆接觸；
[0040] 后處理模塊，用于對所述發(fā)光二極管芯片進行后處理。
[0041] 優(yōu)選地，其中，當(dāng)電極制作模塊基于三道光刻工藝，則所述電極制作模塊包括：
[0042] 第一光刻單元，用于利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該 區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐姆接觸；在沉 積氧化硅之后，在P電極和N電極的位置對氧化硅進行蝕刻；在P電極和N電極的位置進行 負膠光刻；
[0043] 第一氧化硅沉積單元，用于沉積氧化硅；
[0044] 第一金屬沉積單兀，用于對P電極和N電極的位置沉積電極金屬；對P電極和N電 極的位置進行去膠清洗，形成P電極和N電極。
[0045] 優(yōu)選地，其中，當(dāng)電極制作模塊基于四道光刻工藝，則所述電極制作模塊包括：
[0046] 第二光刻單元，用于在預(yù)先沉積氧化硅后，通過光刻去除部分氧化硅，保留P焊盤 下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層，保留芯片邊緣的氧化 硅；蒸鍍第一部分厚度的透明導(dǎo)電層之后，利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子 阱層，以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐 姆接觸；在P電極和N電極的位置進行負膠光刻；
[0047] 第二氧化硅沉積單元，用于在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧 化硅；
[0048] 第二金屬沉積單元，用于對P電極和N電極的位置沉積電極金屬；對P電極和N電 極的位置進行去膠清洗，形成P電極和N電極。
[0049] 優(yōu)選地，其中，當(dāng)電極制作模塊基于五道光刻工藝，則所述電極制作模塊包括：
[0050] 第三光刻單元，用于在預(yù)先沉積氧化硅后，通過光刻去除部分氧化硅，保留所述P 焊盤下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層；蒸鍍第一部分厚 度的透明導(dǎo)電層之后，利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該區(qū)域內(nèi) 露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐姆接觸；在P電極和 N電極的位置進行負膠光刻；重復(fù)沉積氧化硅后，利用光刻去除P電極和N電極上方的氧化 硅；
[0051] 第三氧化硅沉積單元，用于在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧 化硅；形成P電極和N電極之后重復(fù)沉積氧化硅；
[0052] 第三金屬沉積單元，用于對P電極和N電極的位置沉積電極金屬；再剝離掉除電極 以外的多余金屬并去膠清洗，形成P電極和N電極。
[0053] 優(yōu)選地，其中，所述后處理模塊包括：
[0054] 研磨拋光單元，用于將芯片背面研磨拋光；
[0055] 反射層單元，用于在芯片背面制作DBR反射層或0DR反射層；
[0056] 切割單元，用于將芯片切割裂片成單個的芯粒；
[0057] 入庫單元，用于將芯片點測分Bin入庫。
[0058] 優(yōu)選地，其中，所述第一部分厚度與第二部分厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度 具體為：
[0059] 所述第一部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之二；
[0060] 所述第二部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之一。
[0061] 與現(xiàn)有技術(shù)相比，本申請所述的方法和系統(tǒng)，達到了如下效果：
[0062] (1)在電極形成的前后分兩次蒸鍍透明導(dǎo)電層，使得電極夾在透明導(dǎo)電層的中間， 以便有效的對電極形成保護，防止電極脫落。
[0063] (2)所述方法及設(shè)備得以結(jié)合不同的工藝流程實施，適用性較強。
[0064] 當(dāng)然，實施本申請的任一產(chǎn)品必不一定需要同時達到以上所述的所有技術(shù)效果。

【專利附圖】

【附圖說明】
[0065] 此處所說明的附圖用來提供對本申請的進一步理解，構(gòu)成本申請的一部分，本申 請的示意性實施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當(dāng)限定。在附圖中：
[0066] 圖1為現(xiàn)有技術(shù)三道光刻工藝流程圖；
[0067] 圖2為本申請實施例所述方法流程圖；
[0068] 圖3為本申請實施例中基于三道光刻工藝制作電極流程圖；
[0069] 圖4為本申請實施例中基于四道光刻工藝制作電極流程圖；
[0070] 圖5為本申請實施例中基于五道光刻工藝制作電極流程圖；
[0071] 圖6為本申請實施例所述設(shè)備結(jié)構(gòu)示意圖。

【具體實施方式】
[0072] 如在說明書及權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定組件。本領(lǐng)域技術(shù)人員 應(yīng)可理解，硬件制造商可能會用不同名詞來稱呼同一個組件。本說明書及權(quán)利要求并不以 名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的準(zhǔn)則。如在 通篇說明書及權(quán)利要求當(dāng)中所提及的"包含"為一開放式用語，故應(yīng)解釋成"包含但不限定 于"。"大致"是指在可接收的誤差范圍內(nèi)，本領(lǐng)域技術(shù)人員能夠在一定誤差范圍內(nèi)解決所述 技術(shù)問題，基本達到所述技術(shù)效果。說明書后續(xù)描述為實施本申請的較佳實施方式，然所述 描述乃以說明本申請的一般原則為目的，并非用以限定本申請的范圍。本申請的保護范圍 當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
[0073] 無論是三道光刻工藝、四道光刻工藝和五道光刻工，都是現(xiàn)有技術(shù)中常規(guī)使用的 LED芯片制作工藝。下面以三道光刻工藝為例，簡單的介紹其工藝流程，參見圖1所示：
[0074] 步驟a、利用真空鍍膜技術(shù)蒸鍍透明導(dǎo)電層，通過光刻將P焊盤（即P主電極）下 的ΙΤ0去除，被去除的ΙΤ0區(qū)域直徑比P主電極直徑小3um-10um。
[0075] 步驟b、利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該區(qū)域內(nèi)露出參 雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成良好的歐姆接觸。
[0076] 步驟c、沉積氧化娃，并在P電極和N電極的位置對氧化硅進行蝕刻。
[0077] 步驟d、在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉積 電極金屬。再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極。
[0078] 步驟e、進行電極合金形成歐姆接觸。
[0079] 步驟f、對所述發(fā)光二極管芯片進行后處理。
[0080] 以上步驟b?步驟d是P電極和N電極的形成過程，當(dāng)電極制作完成后，對電極進 行電極合金形成歐姆接觸，最終進行后處理步驟。
[0081] 所述后處理步驟可包括：將芯片背面研磨拋光；在芯片背面制作DBR反射層或0DR 反射層；將芯片切割裂片成單個的芯粒；將芯片點測分Bin入庫。
[0082] 還需要說明的是，步驟a?步驟f的書寫順序，并不一定意味著工藝必然的執(zhí)行順 序，例如步驟a和步驟b在生產(chǎn)過程中，往往可以調(diào)換；可以認為步驟的順序?qū)τ诂F(xiàn)有技術(shù) 乃至后續(xù)本申請所闡述方法都不存在必然的限定。
[0083] 四道光刻工藝的流程與三道光刻工藝比較類似，在此不作贅述。三道光刻工藝和 四道光刻工藝，從流程上來說均是先沉積氧化硅再蒸鍍金屬電極，所以電極的表面沒有氧 化硅的遮蓋，缺乏保護，所以電極脫落的概率高。
[0084] 五道光刻工藝與三道光刻工藝的重要區(qū)別在于，進行電極合金形成歐姆接觸后， 還需重復(fù)對電極沉積氧化硅，再去除P電極和N電極上方的氧化硅，以使金屬焊盤露出，剩 余的氧化硅能夠形成保護層。但是所述氧化硅保護層很不牢固，所以依然存在電極脫落的 風(fēng)險。
[0085] 參見圖2所示，為本申請實施例所述防止發(fā)光二極管芯片電極脫落的加工方法的 具體實施例。本實施例中將在電極形成的前后分兩次蒸鍍透明導(dǎo)電層，使得電極夾在透明 導(dǎo)電層的中間，以便有效的對電極形成保護，防止電極脫落。本實施例中所述方法包括：
[0086] 步驟201、利用真空鍍膜技術(shù)蒸鍍第一部分厚度的透明導(dǎo)電層。
[0087] 不同于現(xiàn)有技術(shù)的是，本實施例中所述透明導(dǎo)電層的蒸鍍將分兩次進行，所以在 本步驟中僅蒸鍍第一部分厚度的透明導(dǎo)電層。也就是說經(jīng)過本步驟中的蒸鍍，透明導(dǎo)電層 的厚度僅僅達到了一部分，未達到標(biāo)準(zhǔn)厚度或者說未達到設(shè)計的厚度。
[0088] 步驟202、制作發(fā)光二極管芯片的P電極與N電極。
[0089] 本實施例中，制作發(fā)光二極管芯片的P電極和N電極的方法，可以基于三道光刻工 藝、四道光刻工藝和五道光刻工藝；三種工藝制作P電極和N電極的流程有所不用，在本步 驟中不作具體的限定。總之，基于以上三種工藝制作P電極和N電極的方案，均可以結(jié)合在 本實施例的整體技術(shù)方案之下。
[0090] 需要說明的是，本步驟中由于透明導(dǎo)電層的蒸鍍沒有最終完成，所以在形成P電 極和N電極之后，暫時不進行電極合金形成歐姆接觸。
[0091] 步驟203、利用真空鍍膜技術(shù)蒸鍍第二部分厚度的透明導(dǎo)電層。
[0092] 本步驟中，將完成透明導(dǎo)電層的蒸鍍。也就是說，所述第一部分厚度與第二部分厚 度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度；通過電極形成前后的兩次蒸鍍，使得透明導(dǎo)電層的厚度 恰好達到了標(biāo)準(zhǔn)厚度；所述標(biāo)準(zhǔn)厚度的具體數(shù)值可視具體的設(shè)計情況而定。
[0093] 并且，第二次透明導(dǎo)電層的蒸鍍位于電極形成之后，恰好可以使得電極夾在兩次 蒸鍍的透明導(dǎo)電層之間，使得透明導(dǎo)電層對電極形成了有效的保護，本實施例借此得以有 效的防止電極脫落。
[0094] 本實施例中優(yōu)選的，令第一部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之二；令第 二部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之一。
[0095] 步驟204、進行電極合金形成歐姆接觸。
[0096] 本實施例中，在透明導(dǎo)電層蒸鍍完成之后，進行電極合金形成歐姆接觸。
[0097] 步驟205、對所述發(fā)光二極管芯片進行后處理。
[0098] 本實施例中所述后處理可參考前述。
[0099] 通過以上技術(shù)方案可知，本實施例存在的有益效果是：在電極形成的前后分兩次 蒸鍍透明導(dǎo)電層，使得電極夾在透明導(dǎo)電層的中間，以便有效的對電極形成保護，防止電極 脫落。
[0100] 圖2所示實施例為本申請所述方法的一個基礎(chǔ)實施例，本實施例將在圖2所示實 施例的基礎(chǔ)之上，結(jié)合三種不同工藝，更為詳細的闡述P電極和N電極的制作過程。具體如 下：
[0101] 當(dāng)利用三道光刻工藝制作P電極與N電極，則參照圖3所示，前述步驟202可做如 下具體描述：
[0102] 步驟301、利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該區(qū)域內(nèi)露出 參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成良好的歐姆接觸。
[0103] 步驟302、沉積氧化硅，并在P電極和N電極的位置對氧化硅進行蝕刻。
[0104] 步驟303、在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉 積電極金屬。
[0105] 步驟304、再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極。
[0106] 當(dāng)利用四道光刻工藝制作P電極與N電極，則參照圖4所示，前述步驟202可做如 下具體描述：
[0107] 步驟401、在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧化硅，通過光刻去 除部分氧化硅，保留P焊盤下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻 擋層，保留芯片邊緣的氧化硅起保護作用。
[0108] 步驟402、蒸鍍第一部分厚度的透明導(dǎo)電層之后，通過光刻將P焊盤下的ΙΤ0去除， 被去除的ΙΤ0區(qū)域直徑比P主電極直徑小3um-10um。利用干法刻蝕法去除相應(yīng)區(qū)域的參雜 鎂和量子阱層，以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之 間形成良好的歐姆接觸。
[0109] 步驟403、在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉 積電極金屬。
[0110] 步驟404、再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極。
[0111] 當(dāng)利用五道光刻工藝制作P電極與N電極，則參照圖4所示，前述步驟202可做如 下具體描述：
[0112] 步驟501、在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧化硅，通過光刻去 除部分氧化硅，保留P焊盤下方的部分氧化硅和P電極延長線下的氧化硅形成CBL (current blocking layer)電流阻擋層。
[0113] 步驟502、蒸鍍第一部分厚度的透明導(dǎo)電層之后，通過光刻將P焊盤下的ΙΤ0去除， 被去除的ΙΤ0區(qū)域直徑比P主電極直徑小3um-10um。利用干法刻蝕法去除相應(yīng)區(qū)域的參雜 鎂和量子阱層，以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之 間形成良好的歐姆接觸。
[0114] 步驟503、在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉 積電極金屬。
[0115] 步驟504、再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極。
[0116] 步驟505、重復(fù)沉積氧化娃,利用光刻去除P電極和N電極上方的氧化娃，以使金屬 焊盤露出。
[0117] 本實施例中僅對前述實施例中的步驟202進行了進一步的描述，其余步驟同前述 實施例完全一致，不再重復(fù)敘述。通過本實施例可知，以上三種工藝均可以結(jié)合到本實施例 所述方法的整體技術(shù)方案之下；本實施例存在的有益效果是：所述方法得以結(jié)合不同的工 藝流程實施，適用性較強。
[0118] 參見圖6所示，為本申請所述防止LED芯片電極脫落的加工設(shè)備，本實施例中所述 設(shè)備用于實現(xiàn)前述實施例中所述方法，其技術(shù)方案本質(zhì)上與前述方法實施例相同，前述實 施例中相應(yīng)描述，同樣適用于本實施例當(dāng)中。具體包括：
[0119] 真空鍍膜模塊601，用于利用真空鍍膜技術(shù)蒸鍍第一部分厚度的透明導(dǎo)電層，并在 制作發(fā)光二極管芯片的P電極與N電極后，利用真空鍍膜技術(shù)蒸鍍第二部分厚度的透明導(dǎo) 電層；所述第一部分厚度與第二部分厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度。
[0120] 優(yōu)選的，所述第一部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之二；所述第二部分 厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之一。
[0121] 電極制作模塊602,用于制作發(fā)光二極管芯片的P電極與N電極；并在蒸鍍第二部 分厚度的透明導(dǎo)電層后，進行電極合金形成歐姆接觸。
[0122] 當(dāng)電極制作模塊基于三道光刻工藝，則所述電極制作模塊602包括：
[0123] 第一光刻單元，用于利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該 區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成良好的歐姆接 觸；在沉積氧化硅之后，在P電極和N電極的位置對氧化硅進行蝕刻；在P電極和N電極的 位置進行負膠光刻；
[0124] 第一氧化硅沉積單元，用于沉積氧化硅；
[0125] 第一金屬沉積單元，用于對P電極和N電極的位置沉積電極金屬；再剝離掉除電極 以外的多余金屬并去膠清洗，形成P電極和N電極。
[0126] 當(dāng)電極制作模塊基于四道光刻工藝，則所述電極制作模塊602包括：
[0127] 第二光刻單元，用于在預(yù)先沉積氧化硅后，通過光刻去除部分氧化硅，保留P焊盤 下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層，保留芯片邊緣的氧化 硅起保護作用；蒸鍍第一部分厚度的透明導(dǎo)電層之后，通過光刻將P焊盤下的ΙΤ0去除，被 去除的ΙΤ0區(qū)域直徑比P主電極直徑小3um-10um。利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂 和量子阱層，以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間 形成良好的歐姆接觸；在P電極和N電極的位置進行負膠光刻；
[0128] 第二氧化硅沉積單元，用于在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧 化硅；
[0129] 第二金屬沉積單元，用于對P電極和N電極的位置沉積電極金屬；再剝離掉除電極 以外的多余金屬并去膠清洗，形成P電極和N電極。
[0130] 當(dāng)電極制作模塊基于五道光刻工藝，則所述電極制作模塊602包括：
[0131] 第三光刻單元，用于在預(yù)先沉積氧化硅后，通過光刻去除部分氧化硅，保留P焊盤 下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層；蒸鍍第一部分厚度的 透明導(dǎo)電層之后，通過光刻將P焊盤下的ITO去除，被去除的ITO區(qū)域直徑比P主電極直徑 小3um-10um。利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該區(qū)域內(nèi)露出參雜 硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成良好的歐姆接觸；在P電極和N 電極的位置進行負膠光刻；重復(fù)沉積氧化硅后，利用光刻去除P電極和N電極上方的氧化 硅；
[0132] 第三氧化硅沉積單元，用于在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧 化硅；形成P電極和N電極之后重復(fù)沉積氧化硅；
[0133] 第三金屬沉積單元，用于對P電極和N電極的位置沉積電極金屬；再剝離掉除電極 以外的多余金屬并去膠清洗，形成P電極和N電極。
[0134] 后處理模塊603,用于對所述發(fā)光二極管芯片進行后處理。
[0135] 所述后處理模塊603包括：
[0136] 研磨拋光單元，用于將芯片背面研磨拋光；
[0137] 反射層單元，用于在芯片背面制作DBR反射層或0DR反射層；
[0138] 切割單元，用于將芯片切割裂片成單個的芯粒；
[0139] 入庫單元，用于將芯片點測分Bin入庫。
[0140] 通過以上技術(shù)方案可知，本實施例存在的有益效果是：在電極形成的前后分兩次 蒸鍍透明導(dǎo)電層，使得電極夾在透明導(dǎo)電層的中間，以便有效的對電極形成保護，防止電極 脫落；所述設(shè)備得以結(jié)合不同的工藝流程實施，適用性較強。
[0141] 通過以上實施例可見，本申請存在的有益效果是：
[0142] (1)在電極形成的前后分兩次蒸鍍透明導(dǎo)電層，使得電極夾在透明導(dǎo)電層的中間， 以便有效的對電極形成保護，防止電極脫落。
[0143] (2)所述方法及設(shè)備得以結(jié)合不同的工藝流程實施，適用性較強。
[0144] 本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本申請的實施例可提供為方法、裝置、或計算機程序 產(chǎn)品。因此，本申請可采用完全硬件實施例、完全軟件實施例、或結(jié)合軟件和硬件方面的實 施例的形式。而且，本申請可采用在一個或多個其中包含有計算機可用程序代碼的計算機 可用存儲介質(zhì)（包括但不限于磁盤存儲器、CD-ROM、光學(xué)存儲器等）上實施的計算機程序產(chǎn) 品的形式。
[0145] 上述說明示出并描述了本申請的若干優(yōu)選實施例，但如前所述，應(yīng)當(dāng)理解本申請 并非局限于本文所披露的形式，不應(yīng)看作是對其他實施例的排除，而可用于各種其他組合、 修改和環(huán)境，并能夠在本文所述發(fā)明構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識 進行改動。而本領(lǐng)域人員所進行的改動和變化不脫離本申請的精神和范圍，則都應(yīng)在本申 請所附權(quán)利要求的保護范圍內(nèi)。
【權(quán)利要求】
1. 一種防止發(fā)光二極管芯片電極脫落的加工方法，其特征在于，包括： 利用真空鍍膜技術(shù)蒸鍍第一部分厚度的透明導(dǎo)電層，通過光刻將P焊盤下的ITO去除， 被去除的ITO區(qū)域直徑比P主電極直徑小3um-10um ; 制作發(fā)光二極管芯片的P電極與N電極； 利用真空鍍膜技術(shù)蒸鍍第二部分厚度的透明導(dǎo)電層，通過光刻將P焊盤下的ITO去除， 被去除的ITO區(qū)域直徑比P主電極直徑小3um-10um ;所述第一部分厚度與第二部分厚度相 加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度； 進行電極合金形成歐姆接觸； 對所述發(fā)光二極管芯片進行后處理。
2. 根據(jù)權(quán)利要求1所述防止發(fā)光二極管芯片電極脫落的加工方法，其特征在于，所述 制作發(fā)光二極管芯片的P電極與N電極為，利用三道光刻工藝制作P電極與N電極，具體包 括： 利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該區(qū)域內(nèi)露出參雜硅，進行 透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐姆接觸； 沉積氧化硅，并在P電極和N電極的位置對氧化硅進行蝕刻； 在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉積電極金屬； 再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極。
3. 根據(jù)權(quán)利要求1所述防止發(fā)光二極管芯片電極脫落的加工方法，其特征在于，所述 制作發(fā)光二極管芯片的P電極與N電極為，利用四道光刻工藝制作P電極與N電極，具體包 括： 在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧化硅，通過光刻去除部分氧化硅， 保留所述P焊盤下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層，保留 芯片邊緣的氧化硅； 蒸鍍第一部分厚度的透明導(dǎo)電層之后，利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子 阱層，以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐 姆接觸； 在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉積電極金屬； 再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極。
4. 根據(jù)權(quán)利要求1所述防止發(fā)光二極管芯片電極脫落的加工方法，其特征在于，所述 制作發(fā)光二極管芯片的P電極與N電極為，利用五道光刻工藝制作P電極與N電極，具體包 括： 在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧化硅，通過光刻去除部分氧化硅， 保留所述P焊盤下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層； 蒸鍍第一部分厚度的透明導(dǎo)電層之后，利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子 阱層，以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐 姆接觸； 在P電極和N電極的位置進行負膠光刻；并對P電極和N電極的位置沉積電極金屬； 再剝離掉除電極以外的多余金屬并去膠清洗，形成P電極和N電極； 重復(fù)沉積氧化硅，利用光刻去除P電極和N電極上方的氧化硅，以使金屬焊盤露出。
5. 根據(jù)權(quán)利要求1?4任意一項所述防止發(fā)光二極管芯片電極脫落的加工方法，其特 征在于，所述對所述發(fā)光二極管芯片進行后處理具體為： 將芯片背面研磨拋光； 在芯片背面制作DBR反射層或ODR反射層； 將芯片切割裂片成單個的芯粒； 將芯片點測分Bin入庫。
6. 根據(jù)權(quán)利要求根據(jù)權(quán)利要求1?4任意一項所述防止發(fā)光二極管芯片電極脫落的加 工方法，其特征在于，所述第一部分厚度與第二部分厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度具 體為： 所述第一部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之二； 所述第二部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之一。
7. -種防止發(fā)光二極管芯片電極脫落的加工設(shè)備，其特征在于，包括： 真空鍍膜模塊，用于利用真空鍍膜技術(shù)蒸鍍第一部分厚度的透明導(dǎo)電層，并在制作發(fā) 光二極管芯片的P電極與N電極后，利用真空鍍膜技術(shù)蒸鍍第二部分厚度的透明導(dǎo)電層；所 述第一部分厚度與第二部分厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度； 電極制作模塊，用于制作發(fā)光二極管芯片的P電極與N電極；并在蒸鍍第二部分厚度的 透明導(dǎo)電層后，進行電極合金形成歐姆接觸； 后處理模塊，用于對所述發(fā)光二極管芯片進行后處理。
8. 根據(jù)權(quán)利要求1所述防止發(fā)光二極管芯片電極脫落的加工設(shè)備，其特征在于，當(dāng)電 極制作模塊基于三道光刻工藝，則所述電極制作模塊包括： 第一光刻單元，用于利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該區(qū)域 內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐姆接觸；在沉積氧 化硅之后，在P電極和N電極的位置對氧化硅進行蝕刻；在P電極和N電極的位置進行負膠 光刻； 第一氧化硅沉積單元，用于沉積氧化硅； 第一金屬沉積單兀，用于對P電極和N電極的位置沉積電極金屬；對P電極和N電極的 位置進行去膠清洗，形成P電極和N電極。
9. 根據(jù)權(quán)利要求1所述防止發(fā)光二極管芯片電極脫落的加工設(shè)備，其特征在于，當(dāng)電 極制作模塊基于四道光刻工藝，則所述電極制作模塊包括： 第二光刻單元，用于在預(yù)先沉積氧化硅后，通過光刻去除部分氧化硅，保留P焊盤下方 的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層，保留芯片邊緣的氧化硅；蒸 鍍第一部分厚度的透明導(dǎo)電層之后，利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層， 以使該區(qū)域內(nèi)露出參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐姆接 觸；在P電極和N電極的位置進行負膠光刻； 第二氧化硅沉積單元，用于在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧化 硅； 第二金屬沉積單兀，用于對P電極和N電極的位置沉積電極金屬；對P電極和N電極的 位置進行去膠清洗，形成P電極和N電極。
10. 根據(jù)權(quán)利要求1所述防止發(fā)光二極管芯片電極脫落的加工設(shè)備，其特征在于，當(dāng)電 極制作模塊基于五道光刻工藝，則所述電極制作模塊包括： 第三光刻單元，用于在預(yù)先沉積氧化硅后，通過光刻去除部分氧化硅，保留所述P焊盤 下方的部分氧化硅和P電極延長線下的氧化硅形成CBL電流阻擋層；蒸鍍第一部分厚度的 透明導(dǎo)電層之后，利用干法刻蝕法去除相應(yīng)區(qū)域的參雜鎂和量子阱層，以使該區(qū)域內(nèi)露出 參雜硅，進行透明導(dǎo)電層合金，使透明導(dǎo)電層和摻雜鎂之間形成歐姆接觸；在P電極和N電 極的位置進行負膠光刻；重復(fù)沉積氧化硅后，利用光刻去除P電極和N電極上方的氧化硅； 第三氧化硅沉積單元，用于在蒸鍍第一部分厚度的透明導(dǎo)電層之前，預(yù)先沉積氧化硅； 形成P電極和N電極之后重復(fù)沉積氧化硅； 第三金屬沉積單元，用于對P電極和N電極的位置沉積電極金屬；再剝離掉除電極以外 的多余金屬并去膠清洗，形成P電極和N電極。
11. 根據(jù)權(quán)利要求7?10任意一項所述防止發(fā)光二極管芯片電極脫落的加工設(shè)備，其 特征在于，所述后處理模塊包括： 研磨拋光單元，用于將芯片背面研磨拋光； 反射層單元，用于在芯片背面制作DBR反射層或ODR反射層； 切割單元，用于將芯片切割裂片成單個的芯粒； 入庫單元，用于將芯片點測分Bin入庫。
12. 根據(jù)權(quán)利要求7?10任意一項所述防止發(fā)光二極管芯片電極脫落的加工設(shè)備，其 特征在于，所述第一部分厚度與第二部分厚度相加為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度具體為： 所述第一部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之二； 所述第二部分厚度為透明導(dǎo)電層的標(biāo)準(zhǔn)厚度的三分之一。
【文檔編號】H01L33/00GK104103728SQ201410382458
【公開日】2014年10月15日 申請日期:2014年8月6日 優(yōu)先權(quán)日:2014年8月6日
【發(fā)明者】胡棄疾, 苗振林, 汪延明 申請人:湘能華磊光電股份有限公司