本發(fā)明涉及半導體，具體而言，涉及一種功率器件及其制備方法。

背景技術：

1、寬禁帶半導體材料碳化硅(sic)由于具有高臨界擊穿電場、高熱導率和高電子飽和速度等優(yōu)點，成為了耐高壓、耐高溫和高頻率大功率、低開關損耗電力電子器件的理想選擇。

2、溝槽型sic?umosfet相比平面dmosfet有更小的元胞尺寸，沒有結型場效應晶體管(jfet)區(qū)影響，溝道密度高，垂直晶面缺陷密度低，溝道遷移率更高，側壁理論電子遷移率是(0001)晶面的2倍，柵耐壓性更好。

3、而平面dmosfet?sic/sio2界面存在較高的界面態(tài)密度，溝道遷移率偏低，通常需通過降低柵氧化層厚度或提高柵極電壓來提高溝道遷移率，但是這都會嚴重影響sicmosfet的柵氧可靠性，使得漏電增大，器件性能惡化。

4、雖然umosfet可以改善上述情況，但是當前由于sic不同晶面氧化速率差異很大，晶面氧化最快，(0001)晶面氧化最慢，側壁介于兩者之間，這樣導致溝槽型側壁和底部柵氧厚度存在明顯差異，底壁柵氧厚度過小，而且溝槽底部承受最大的電場強度，有很高的fn(fowler-nordheim)隧穿風險，柵耐壓性變差，可靠性存在較大風險。

技術實現(xiàn)思路

1、本發(fā)明的目的包括，例如，提供了一種功率器件及其制備方法，其能夠大幅提升溝槽柵耐壓特性，柵漏電也可以顯著改善，大大提升了器件的可靠性。

2、本發(fā)明的實施例可以這樣實現(xiàn)：

3、第一方面，本發(fā)明提供一種功率器件，包括：

4、襯底；

5、半導體外延層，所述半導體外延層設置在所述襯底上；

6、第一摻雜區(qū)和第二摻雜區(qū)，所述第一摻雜區(qū)和所述第二摻雜區(qū)設置在所述半導體外延層中，且所述第一摻雜區(qū)和所述第二摻雜區(qū)之間形成有溝槽；

7、柵氧化層，所述柵氧化層設置在所述溝槽的側壁和至少部分底壁上；

8、耐壓注入層，所述耐壓注入層設置在所述半導體外延層中，并離子注入有p型離子，且所述耐壓注入層位于所述溝槽的側壁和底壁的拐角處；

9、耐壓氧化層，所述耐壓氧化層設置在所述溝槽的底壁上；

10、柵電極，所述柵電極設置在所述耐壓氧化層上，并被配置為埋設于所述溝槽中；

11、其中，所述耐壓注入層所述耐壓氧化層的厚度大于所述柵氧化層的厚度。

12、第二方面，本發(fā)明提供一種功率器件的制備方法，用于制備如前述實施方式任一項所述的功率器件，所述制備方法包括：

13、在襯底上形成半導體外延層；

14、在所述半導體外延層遠離所述襯底的一側形成第一摻雜區(qū)和第二摻雜區(qū)；

15、在所述半導體外延層遠離所述襯底的一側形成溝槽，所述溝槽位于所述第一摻雜區(qū)和所述第二摻雜區(qū)之間；

16、在所述溝槽的槽口所在平面覆蓋掩膜層；

17、在所述溝槽的側壁和底壁沉積形成柵氧化層；

18、在所述柵氧化層的側壁和所述掩膜層的側壁形成第一電極層；

19、以預設傾角θ對所述溝槽的側壁和底壁的拐角處離子注入形成耐壓注入層；

20、在所述溝槽的底壁上形成耐壓氧化層；

21、去除所述掩膜層；

22、在所述耐壓氧化層上形成第二電極層，所述第一電極層和所述第二電極層構成柵電極，所述柵電極被配置為埋設于所述溝槽；

23、其中，所述耐壓注入層所述耐壓氧化層的厚度大于所述柵氧化層的厚度。

24、本發(fā)明實施例的有益效果包括，例如：

25、本發(fā)明實施例提供的功率器件及其制備方法，在半導體外延層上形成第一摻雜區(qū)和第二摻雜區(qū)，并在第一摻雜區(qū)和第二摻雜區(qū)之間形成溝槽，而溝槽的側壁和部分底壁形成有柵氧化層，而溝槽的側壁和底壁的拐角處的半導體外延層中還離子注入形成有耐壓注入層。并且，溝槽的底壁上還形成有耐壓氧化層，該耐壓氧化層的厚度大于柵氧化層的厚度。相較于現(xiàn)有技術，本發(fā)明在溝槽型器件的溝槽底部通過離子注入在溝槽拐角處形成p+區(qū)域的耐壓注入層，同時在溝槽底部能夠形成較厚的耐壓氧化層，從而可以大幅提升溝槽柵耐壓特性，柵漏電也可以顯著改善，大大提升了sic?mosfet柵可靠性。

技術特征：

1.一種功率器件，其特征在于，包括：

2.根據(jù)權利要求1所述的功率器件，其特征在于，所述耐壓氧化層的厚度小于所述溝槽的槽口所在平面與位于所述溝槽的底壁部分的所述柵氧化層之間的距離d。

3.根據(jù)權利要求2所述的功率器件，其特征在于，所述耐壓氧化層的厚度為所述柵氧化層的5/3-10倍。

4.根據(jù)權利要求1所述的功率器件，其特征在于，所述柵氧化層包括側壁氧化層和底壁氧化層，所述側壁氧化層覆蓋所述溝槽的側壁，所述底壁氧化層部分覆蓋所述溝槽的底壁，并形成有開口，所述耐壓氧化層嵌設在所述開口中并與所述半導體外延層接觸。

5.根據(jù)權利要求4所述的功率器件，其特征在于，所述開口與所述側壁氧化層相間隔，且所述耐壓氧化層與所述側壁氧化層相間隔，所述柵電極延伸至所述耐壓氧化層和所述側壁氧化層之間的間隙。

6.根據(jù)權利要求5所述的功率器件，其特征在于，所述柵電極包括第一電極層和第二電極層，所述第一電極層設置在所述側壁氧化層的表面，所述耐壓氧化層與所述第一電極層的表面相接，所述第二電極層設置在所述耐壓氧化層的表面，并與所述第一電極層的表面相接。

7.根據(jù)權利要求6所述的功率器件，其特征在于，所述第一電極層遠離所述襯底的一側表面、所述第二電極層遠離所述襯底的一側表面以及所述溝槽的槽口所在平面相平齊。

8.根據(jù)權利要求1-7任一項所述的功率器件，其特征在于，所述耐壓氧化層中部的厚度小于兩側的厚度。

9.根據(jù)權利要求8所述的功率器件，其特征在于，所述耐壓氧化層的中部形成有耐壓凹槽，所述耐壓凹槽的深度小于所述耐壓氧化層的厚度。

10.根據(jù)權利要求1-7任一項所述的功率器件，其特征在于，所述耐壓氧化層的表面形成有多個耐壓凹槽，每個所述耐壓凹槽的深度小于所述耐壓氧化層的厚度。

11.根據(jù)權利要求1所述的功率器件，其特征在于，所述耐壓注入層與所述第一摻雜區(qū)和/或所述第二摻雜區(qū)相間隔。

12.根據(jù)權利要求11所述的功率器件，其特征在于，所述耐壓注入層部分包覆于所述溝槽的側壁和底壁。

13.一種功率器件的制備方法，用于制備如權利要求1-12任一項所述的功率器件，其特征在于，所述制備方法包括：

14.根據(jù)權利要求13所述的功率器件的制備方法，其特征在于，所述預設傾角θ滿足以下關系：

15.根據(jù)權利要求13所述的功率器件的制備方法，其特征在于，在所述柵氧化層的側壁和所述掩膜層的側壁形成第一電極層的步驟，包括：

技術總結
本發(fā)明提供了一種功率器件及其制備方法，涉及半導體技術領域，該功率器件包括襯底、半導體外延層、第一摻雜區(qū)、第二摻雜區(qū)、柵氧化層、耐壓注入層、耐壓氧化層和柵電極，第一摻雜區(qū)和第二摻雜區(qū)設置在半導體外延層中，且之間形成有溝槽；柵氧化層設置在溝槽的側壁和至少部分底壁上；耐壓注入層位于溝槽的側壁和底壁的拐角處；耐壓氧化層設置在溝槽的底壁上；柵電極設置在耐壓氧化層上；其中，耐壓注入層耐壓氧化層的厚度大于柵氧化層的厚度。相較于現(xiàn)有技術，本發(fā)明在溝槽底部通過離子注入在溝槽拐角處形成耐壓注入層，同時在溝槽底部能夠形成較厚的耐壓氧化層，從而可以大幅提升溝槽柵耐壓特性，柵漏電也可以顯著改善，大大提升了柵可靠性。

技術研發(fā)人員：連建偉,林志東
受保護的技術使用者：湖南三安半導體有限責任公司
技術研發(fā)日：
技術公布日：2024/10/21