本發(fā)明涉及高電子遷移率晶體管，尤其涉及一種alingan勢壘層增強(qiáng)型高電子遷移率晶體管及其制備方法。

背景技術(shù)：

1、第三代半導(dǎo)體材料氮化鎵(gan)具有禁帶寬度大、臨界電場高、飽和速度快等優(yōu)點(diǎn)，在高壓、高頻、高功率密度和高溫等領(lǐng)域具有廣闊的應(yīng)用前景?；趃an異質(zhì)結(jié)的高電子遷移率晶體管(hemt)，由于壓電效應(yīng)和極化效應(yīng)，在氮化鋁鎵(algan)和gan的界面處會自然形成高密度、高遷移率的二維電子氣(2deg)，傳統(tǒng)的hemt利用2deg來實(shí)現(xiàn)更強(qiáng)的電流驅(qū)動。然而，這些自然形成的2dge使器件在零柵極偏壓下依然處于開啟狀態(tài)，即耗盡型器件，因此需要增強(qiáng)型hemt來保證器件的安全性。

2、目前已有多種技術(shù)來實(shí)現(xiàn)增強(qiáng)型hemt，如凹槽柵極結(jié)構(gòu)、p帽層?xùn)艠O結(jié)構(gòu)、薄勢壘層結(jié)構(gòu)、氟離子注入和級聯(lián)等。凹槽柵極結(jié)構(gòu)是制造具有高閾值電壓的增強(qiáng)型hemt器件的最有潛力的方法，它通過刻蝕勢壘層來減少2deg密度從而增加閾值電壓，然而刻蝕界面或多或少都會影響器件的性能，這是不可避免的。p帽層?xùn)艠O結(jié)構(gòu)通過在帽層中摻入p型雜質(zhì)即mg離子來消耗2deg，以此提高導(dǎo)帶從而增加器件的閾值電壓，然而過多的摻入mg離子會導(dǎo)致mg離子擴(kuò)散進(jìn)入溝道，導(dǎo)致溝道的退化，并且2deg的消耗會導(dǎo)致漏極的飽和電流減小，摻入p型雜質(zhì)的量要適當(dāng)，需要在器件的閾值電壓和漏極飽和電流之間折衷考慮。因此，研究一種alingan勢壘層增強(qiáng)型高電子遷移率晶體管及其制備方法，以提高二維電子氣的濃度進(jìn)而提高器件的飽和輸出電流具有重要意義。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種alingan勢壘層增強(qiáng)型高電子遷移率晶體管及其制備方法，以解決現(xiàn)有技術(shù)中二維電子氣的濃度低，器件飽和輸出電流低的問題。

2、為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供以下技術(shù)方案：

3、本發(fā)明提供了一種alingan勢壘層增強(qiáng)型高電子遷移率晶體管，所述alingan勢壘層增強(qiáng)型高電子遷移率晶體管包括自下而上依次設(shè)置的襯底、緩沖層、溝道層和勢壘層；

4、所述alingan勢壘層增強(qiáng)型高電子遷移率晶體管還包括設(shè)置于勢壘層上的源極、復(fù)合柵極、鈍化層和漏極；

5、所述復(fù)合柵極包括p-gan帽層?xùn)艠O和凹槽柵極。

6、作為優(yōu)選，所述襯底的材料為藍(lán)寶石、硅、碳化硅或氮化鎵。

7、作為優(yōu)選，所述緩沖層和溝道層的材料為氮化鎵；所述緩沖層的厚度為2.8～2.95μm；所述溝道層的厚度為50～200nm。

8、作為優(yōu)選，所述勢壘層的材料為alxinyga1-x-yn，其中0.49≤x≤0.76，0＜y≤0.17；所述勢壘層的厚度為10～30nm。

9、作為優(yōu)選，所述勢壘層上設(shè)置有凹槽，所述p-gan帽層?xùn)艠O位于凹槽中，其中凹槽的深度為5～25nm。

10、作為優(yōu)選，所述p-gan帽層?xùn)艠O的上表面高于所述勢壘層的上表面；所述p-gan帽層?xùn)艠O的厚度為20～100nm。

11、作為優(yōu)選，所述鈍化層的材料為氮化硅或二氧化硅；所述鈍化層的厚度為100～300nm。

12、本發(fā)明提供一種上述所述alingan勢壘層增強(qiáng)型高電子遷移率晶體管的制備方法，包括如下步驟：

13、(1)在襯底上依次沉積緩沖層、溝道層和勢壘層；

14、(2)在勢壘層上沉積掩膜層，然后刻蝕勢壘層形成凹槽，去掉掩膜層后沉積p-gan層；

15、(3)對p-gan層進(jìn)行掩膜刻蝕，保留凹槽部分的p-gan層，去掉掩膜層，形成p-gan帽層；

16、(4)在勢壘層上沉積鈍化層，刻蝕鈍化層形成源極、柵極和漏極的開孔；

17、(5)在源極、柵極和漏極的開孔處沉積金屬層，形成源極、柵極和漏極。

18、作為優(yōu)選，所述步驟(1)中，在襯底上依次沉積緩沖層、溝道層和勢壘層采用金屬有機(jī)化學(xué)氣相沉積技術(shù)。

19、作為優(yōu)選，所述步驟(2)中，在勢壘層上沉積掩膜層采用電子束蒸發(fā)或磁控濺射技術(shù)。

20、本發(fā)明的有益效果：

21、(1)本發(fā)明設(shè)置復(fù)合柵極，將凹槽柵極和p-gan帽層?xùn)艠O結(jié)合使用，可有效提高高電子遷移率晶體管(hemt)的閾值電壓，解決了p-gan帽層?xùn)艠O中mg激活率低對閾值電壓提升的限制問題。

22、(2)本發(fā)明采用alingan作為勢壘層，具有更強(qiáng)的自發(fā)極化強(qiáng)度，能夠提高二維電子氣的密度，進(jìn)而增加器件的飽和輸出電流，alingan材料可以通過調(diào)節(jié)al和in的組分，能與gan材料晶格不失配，晶格匹配的alingan材料能夠在不降低alingan/gan異質(zhì)結(jié)構(gòu)質(zhì)量的情況下最大限度地增加導(dǎo)帶帶階，提高二維電子氣的濃度，極大的提高器件的性能。

技術(shù)特征：

1.一種alingan勢壘層增強(qiáng)型高電子遷移率晶體管，其特征在于，所述alingan勢壘層增強(qiáng)型高電子遷移率晶體管包括自下而上依次設(shè)置的襯底、緩沖層、溝道層和勢壘層；

2.根據(jù)權(quán)利要求1所述的alingan勢壘層增強(qiáng)型高電子遷移率晶體管，其特征在于，所述襯底的材料為藍(lán)寶石、硅、碳化硅或氮化鎵。

3.根據(jù)權(quán)利要求1或2所述的alingan勢壘層增強(qiáng)型高電子遷移率晶體管，其特征在于，所述緩沖層和溝道層的材料為氮化鎵；所述緩沖層的厚度為2.8～2.95μm；所述溝道層的厚度為50～200nm。

4.根據(jù)權(quán)利要求3所述的alingan勢壘層增強(qiáng)型高電子遷移率晶體管，其特征在于，所述勢壘層的材料為alxinyga1-x-yn，其中0.49≤x≤0.76，0＜y≤0.17；所述勢壘層的厚度為10～30nm。

5.根據(jù)權(quán)利要求2或4所述的alingan勢壘層增強(qiáng)型高電子遷移率晶體管，其特征在于，所述勢壘層上設(shè)置有凹槽，所述p-gan帽層?xùn)艠O位于凹槽中，其中凹槽的深度為5～25nm。

6.根據(jù)權(quán)利要求5所述的alingan勢壘層增強(qiáng)型高電子遷移率晶體管，其特征在于，所述p-gan帽層?xùn)艠O的上表面高于所述勢壘層的上表面；所述p-gan帽層?xùn)艠O的厚度為20～100nm。

7.根據(jù)權(quán)利要求6所述的alingan勢壘層增強(qiáng)型高電子遷移率晶體管，其特征在于，所述鈍化層的材料為氮化硅或二氧化硅；所述鈍化層的厚度為100～300nm。

8.權(quán)利要求1～7任意一項(xiàng)所述的alingan勢壘層增強(qiáng)型高電子遷移率晶體管的制備方法，其特征在于，包括如下步驟：

9.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，所述步驟(1)中，在襯底上依次沉積緩沖層、溝道層和勢壘層采用金屬有機(jī)化學(xué)氣相沉積技術(shù)。

10.根據(jù)權(quán)利要求8或9所述的制備方法，其特征在于，所述步驟(2)中，在勢壘層上沉積掩膜層采用電子束蒸發(fā)或磁控濺射技術(shù)。

技術(shù)總結(jié)
本發(fā)明提供了一種AlInGaN勢壘層增強(qiáng)型高電子遷移率晶體管及其制備方法，屬于高電子遷移率晶體管技術(shù)領(lǐng)域。本發(fā)明的AlInGaN勢壘層增強(qiáng)型高電子遷移率晶體管包括自下而上依次設(shè)置的襯底、緩沖層、溝道層和勢壘層，還包括設(shè)置于勢壘層上的源極、復(fù)合柵極、鈍化層和漏極，其中復(fù)合柵極包括P?GaN帽層?xùn)艠O和凹槽柵極。本發(fā)明設(shè)置的復(fù)合柵極，將凹槽柵極和P?GaN帽層?xùn)艠O結(jié)合使用，可以有效提高高電子遷移率晶體管(HEMT)的閾值電壓，解決了P?GaN帽層?xùn)艠O中Mg激活率低對閾值電壓提升的限制問題。本發(fā)明采用AlInGaN作為勢壘層，能夠提高二維電子氣的濃度，進(jìn)而增加器件的飽和輸出電流。

技術(shù)研發(fā)人員：蔡麗娥,牛凱,陳志超,林浩翔,林海峰
受保護(hù)的技術(shù)使用者：廈門理工學(xué)院
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21