本發(fā)明屬于半導(dǎo)體，具體涉及一種帶有突出p阱的umosfet器件及其制備方法。

背景技術(shù)：

1、隨著電力電子行業(yè)的迅速發(fā)展，起決定性作用的功率半導(dǎo)體器件成為影響電力電子設(shè)備成本和效率的直接因素?，F(xiàn)階段半導(dǎo)體硅基功率器件已經(jīng)十分成熟，但隨著功率半導(dǎo)體逐漸向大功率、高頻率和低功耗的方向發(fā)展，硅(silicon，si)基器件由于其本身的物理特征限制，開始難以適用于一些高壓、高溫、高效率以及高功率密度的應(yīng)用場景。

2、碳化硅(siliconcarbide，sic)材料因其優(yōu)越的物理特性，開始廣泛得到從業(yè)人員的關(guān)注，因此，sic?mosfet(siliconcarbide?metal?oxide?semiconductor?field?effecttransistor)技術(shù)隨之發(fā)展，與硅基器件相比，碳化硅材料高熱導(dǎo)率、大禁帶寬度等特征決定了其在高電流密度、高擊穿場強(qiáng)和高工作溫度的應(yīng)用場景。相比于同等級(jí)下的simosfet，sic?mosfet的特征導(dǎo)通電阻、開關(guān)損耗使其適用于更高的工作頻率，其高熱導(dǎo)率則大幅提升了高溫穩(wěn)定性；但是現(xiàn)有的umosfet(trench?gate?metal?oxide?semiconductorfield?effect?transistor)器件在柵氧化層角落容易電場聚集，導(dǎo)致氧化層可靠性、使用壽命降低等問題。

3、因此，亟需改善現(xiàn)有技術(shù)中存在的上述問題。

技術(shù)實(shí)現(xiàn)思路

1、為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種帶有突出p阱的umosfet器件及其制備方法。本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實(shí)現(xiàn)：

2、第一方面，本發(fā)明提供一種帶有突出p阱的umosfet器件，包括：

3、漂移區(qū)；

4、溝道區(qū)，位于漂移區(qū)的上方，且與漂移區(qū)層疊設(shè)置；溝道區(qū)包括溝槽，溝槽的底部設(shè)置有第一電流傳輸層、以及位于第一電流傳輸層兩側(cè)的角落堆積區(qū)；第一電流傳輸層的下方設(shè)置有第二電流傳輸層，第二電流傳輸層與第一電流傳輸層層疊設(shè)置，第二電流傳輸層由第一電流傳輸層的下表面延伸至所述漂移區(qū)，沿垂直于漂移區(qū)的方向，第二電流傳輸層的正投影位于第一電流傳輸層的正投影的中間，第二電流傳輸層的摻雜濃度小于第一電流傳輸層的摻雜濃度；第一電流傳輸層和角落堆積區(qū)的上方設(shè)置有柵介質(zhì)層，柵介質(zhì)層呈u型結(jié)構(gòu)，柵介質(zhì)層內(nèi)設(shè)置有柵電極。

5、第二方面，本申請(qǐng)還提供一種帶有突出p阱的umosfet器件的制備方法，包括：

6、提供一漂移區(qū)；

7、在漂移區(qū)上生長溝道區(qū)，通過刻蝕的方法，在溝道區(qū)刻蝕形成溝槽；在溝槽的底部進(jìn)行離子注入，分別形成溝槽底部的第一電流傳輸層、溝槽側(cè)壁的離子注入層、以及溝槽角落的角落堆積區(qū)；在第一電流傳輸層、離子注入層和角落堆積區(qū)的上表面沉積屏蔽層，并將位于第一電流傳輸層上方的部分屏蔽層刻蝕掉，暴露出第一電流傳輸層，在暴露出的第一電流傳輸層上進(jìn)行離子注入，形成第二電流傳輸層，第二電流傳輸層由第一電流傳輸層的下表面延伸至漂移區(qū)；刻蝕掉剩余的屏蔽層，對(duì)部分第一電流傳輸層、離子注入層和部分角落堆積區(qū)進(jìn)行氧化，形成二氧化硅犧牲氧化層，將二氧化硅犧牲氧化層進(jìn)行腐蝕，以去除所述離子注入層；在處理后的溝槽內(nèi)沉淀呈u型結(jié)構(gòu)的柵介質(zhì)層，并在柵介質(zhì)層上淀積柵電極。

8、本發(fā)明的有益效果：

9、本發(fā)明提供的一種帶有突出p阱的umosfet器件及其制備方法，溝道區(qū)中設(shè)置有溝槽柵，溝槽柵設(shè)置于柵介質(zhì)層上，柵介質(zhì)層設(shè)置于溝道區(qū)中的溝槽內(nèi)；現(xiàn)有技術(shù)中，umosfet器件容易在柵介質(zhì)層角落聚集電場，使得柵介質(zhì)層上的缺陷較多，影響器件的可靠性；而本發(fā)明中，溝槽柵的柵介質(zhì)層下方設(shè)置有第一電流傳輸層和第二電流傳輸層，原本聚集在柵介質(zhì)層角落的電場被推入至半導(dǎo)體內(nèi)，可以理解為，由于突出的p型阱區(qū)的深度大于柵氧化層的深度，pn結(jié)的存在可以將聚集在柵氧化層角落的電場推入碳化硅體內(nèi)；同時(shí)，由于p型阱區(qū)是外延生長，并且p型阱區(qū)可以解決柵氧化層可靠性問題，不需要其他額外的高摻雜p型區(qū)域，可以有效降低器件的元胞尺寸，進(jìn)而有效降低器件的特征導(dǎo)通電阻。進(jìn)一步地，本發(fā)明考慮到p型阱區(qū)與柵氧化層之間存在較小間距的區(qū)域，如果此處n型區(qū)內(nèi)的摻雜濃度較小，那么由于p型阱區(qū)與n型區(qū)域之間的耗盡，使得限制電流通路包括兩個(gè)因素，其一、溝道中反型層的形成；其二、電流傳輸路徑上的部分n型區(qū)被耗盡，且該因素為閾值電壓的主要影響因素；因此，本發(fā)明中第一電流傳輸層的摻雜濃度大于第二電流傳輸層的摻雜濃度，第一電流傳輸層采用較高的摻雜濃度，將電流通路的限制重新調(diào)整為溝道中反型層的形成，可以解決突出p阱umosfet器件存在的p阱與溝槽柵之間耗盡，從而影響器件閾值電壓正偏的問題；第二電流傳輸層采用較低的摻雜濃度，用于打開n型摻雜的導(dǎo)電通路的同時(shí)防止由于電流傳輸層摻雜濃度較高導(dǎo)致的柵氧化層可靠性問題。

10、以下將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)說明。

技術(shù)特征：

1.一種帶有突出p阱的umosfet器件，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的帶有突出p阱的umosfet器件，其特征在于，所述第一電流傳輸層的摻雜濃度為9e16cm-3~1e18cm-3，所述角落堆積區(qū)的摻雜濃度為9e16cm-3~1e18cm-3，且所述第一電流傳輸層與所述角落堆積區(qū)同時(shí)制備。

3.根據(jù)權(quán)利要求1所述的帶有突出p阱的umosfet器件，其特征在于，所述第二電流傳輸層的摻雜濃度為3e16cm-3~5e17cm-3。

4.根據(jù)權(quán)利要求1所述的帶有突出p阱的umosfet器件，其特征在于，還包括：

5.根據(jù)權(quán)利要求1所述的帶有突出p阱的umosfet器件，其特征在于，還包括：

6.一種帶有突出p阱的umosfet器件的制備方法，其特征在于，包括：

7.根據(jù)權(quán)利要求6所述的帶有突出p阱的umosfet器件的制備方法，其特征在于，還包括：

8.根據(jù)權(quán)利要求6所述的帶有突出p阱的umosfet器件的制備方法，其特征在于，還包括：

9.根據(jù)權(quán)利要求8所述的帶有突出p阱的umosfet器件的制備方法，其特征在于，還包括：

10.根據(jù)權(quán)利要求6所述的帶有突出p阱的umosfet器件的制備方法，其特征在于，所述通過刻蝕的方法，在所述溝道區(qū)刻蝕形成溝槽，包括：

技術(shù)總結(jié)
本發(fā)明公開了一種帶有突出P阱的UMOSFET器件及其制備方法，包括：漂移區(qū)，以及位于漂移區(qū)上方的溝道區(qū)；溝道區(qū)包括溝槽，溝槽的底部設(shè)置有第一電流傳輸層、以及位于第一電流傳輸層兩側(cè)的角落堆積區(qū)；第一電流傳輸層的下方設(shè)置有第二電流傳輸層，第二電流傳輸層與第一電流傳輸層層疊設(shè)置，第二電流傳輸層由第一電流傳輸層的下表面延伸至所述漂移區(qū)，沿垂直于漂移區(qū)的方向，第二電流傳輸層的正投影位于第一電流傳輸層的正投影的中間，第二電流傳輸層的摻雜濃度小于第一電流傳輸層的摻雜濃度；第一電流傳輸層和角落堆積區(qū)的上方設(shè)置有柵介質(zhì)層，柵介質(zhì)層呈U型結(jié)構(gòu)，柵介質(zhì)層內(nèi)設(shè)置有柵電極。本發(fā)明能夠改善器件的性能。

技術(shù)研發(fā)人員：何曉寧,肖雨佳,李思政,李釗君,李陽善,高俊澤
受保護(hù)的技術(shù)使用者：陜西半導(dǎo)體先導(dǎo)技術(shù)中心有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21